Présentation

Test de l’intégrité des signaux numériques
des interconnexions des SoC
Benoit Côté
Laurent Faniel
Gilbert Kowarzyk
13 décembre 2005

Agenda
Introduction
Problématique
Test de l’intégrité du signal
Solution basée sur le JTAG
Solution basée sur le BIST
Solution basée sur le BIST avec processeur
Comparaison des méthodes
Conclusion

Problématique
L’étude de l’intégrité des signaux mesure la capacité d’un signal à générer
une réponse correcte/attendue dans le circuit.
Les tensions doivent avoir les bonnes valeurs
Les transitions doivent se faire au bon moment
Les SoC, circuits comportant plusieurs blocs IP, ont typiquement un dé de
taille plutôt élevée et des fils longs entre les IP.
La réduction d’échelle dans les nouvelles technologies et l’augmentation de la
fréquence d’opération ont créé de nouveaux problèmes, entre-autres une
augmentation de la résistance et de la capacitance de couplage entre fils.
Les phénomènes inductifs doivent aussi être considérés à cause des fils longs (bus,
réseau d’horloge, réseau d’alimentation).

Problématique
Ref: [5] Ref: [5]

Problématique
Principaux problèmes d’intégrité des signaux:
Diaphonie (Crosstalk) : distorsion du signal dû au effets de
couplage entre les signaux.
«Overshoot » : montée du signal au-dessus du seuil de la
tension d’alimentation pendant un instant.
Réflexion (ou écho) d’une partie du signal.
Interférence électro-magnétique : due aux propriétés
«d’antenne » du circuit.