1
École des Mines de Saint-Etienne. 158, cours Fauriel. 42 023 Saint-Etienne Cedex 2. Tél. 04 77 42 01 23. Fax. 04 77 42 66 66.
Jean-Jacques Girardot
girardot@emse.fr
http://kiwi.emse.fr/ASI/
Troisième séance
Instructions et Modes d’Adressage
Cours Architecture des Systèmes
Informatiques
2
École des Mines de Saint-Etienne. 158, cours Fauriel. 42 023 Saint-Etienne Cedex 2. Tél. 04 77 42 01 23. Fax. 04 77 42 66 66.
Instructions et modes d’adressages
CPU & Registres
Exemples : MAC, une machine virtuelle simplifiée
Mémoire & Modes d’adressage
Instructions
Sémantique
Représentation
Format des instructions
Assembleur
3
École des Mines de Saint-Etienne. 158, cours Fauriel. 42 023 Saint-Etienne Cedex 2. Tél. 04 77 42 01 23. Fax. 04 77 42 66 66.
Qu’y a-t-il dans une CPU ?
Unité arithmétique et logique
Unité de commande
Registres spécialisés et généraux
données [nombres entiers, nombres flottants] (Data Registers)
adresses (Adresses Registers)
pointeur d’instruction (PC, Program Counter/IP Instruction Pointer)
état du calculateur (PSW, Program Status Word/Flags)
pointeur de pile (SP, ou Stack Pointer)
4
École des Mines de Saint-Etienne. 158, cours Fauriel. 42 023 Saint-Etienne Cedex 2. Tél. 04 77 42 01 23. Fax. 04 77 42 66 66.
Déroulement d’un programme
Adresse de lancement
La première instruction à exécuter
Valeur initiale du registre PC (Program Counter)
Exécution séquentielle
Rangement des instructions en MC par adresses croissantes
Branchement (conditionnel ou non)
Changer l’adresse de la prochaine instruction à exécuter
Exceptions et Interruptions
Suspension du déroulement normal d’un programme
5
École des Mines de Saint-Etienne. 158, cours Fauriel. 42 023 Saint-Etienne Cedex 2. Tél. 04 77 42 01 23. Fax. 04 77 42 66 66.
Exceptions et Interruptions
Évènements qui provoquent l’arrêt du déroulement
normal d’un programme
Exception (évènement interne) : une opération provoque une erreur
Division par zéro
Accès à une adresse mémoire incorrecte
Code opération invalide, etc.
Interruption (évènement externe) : signal extérieur à la CPU
Une unité d’E/S termine une opération/est en erreur
Le signal “reset” est actionné
1 / 24 100%