Aucun titre de diapositive

André Seznec
Caps Team
IRISA/INRIA
1
Processeurs Hautes
Performances Panorama et
Nouveaux Défis
André Seznec
IRISA/INRIA
http://www.irisa.fr/caps

Microprocesseurs Hautes Performances
André Seznec
Caps Team
Irisa
2
Plan
Quelques données en 2000
Quel jeu d'instructions
Le pipeline
Le parallélisme d’instructions
L’exécution spéculative
La hiérarchie mémoire
Le parallélisme de processus

Microprocesseurs Hautes Performances
André Seznec
Caps Team
Irisa
3
Quelques repères (2000)
Fréquence : 400 Mhz à 1 Ghz
Durée d'une opération ALU: 1 cycle
Durée d'une opération flottante : 3 cycles
Lecture/écriture dans un registre : 1 cycle
souvent un chemin critique ...
Lecture/écriture du cache L1: 1-2 cycles
dilemme taille-associativité-temps
d’accès

Microprocesseurs Hautes Performances
André Seznec
Caps Team
Irisa
4
Quelques repères (2000)
L'intégration : 0.25m, 0.18m, 0.125m(2001)
10 à 20 millions de transistors de logique
Le reste en mémoire cache: jusqu'à 100
millions de transistors
20 à 60 Watts
> 100 W bientôt
400 à 600 broches
> 1000 bientôt

Microprocesseurs Hautes Performances
André Seznec
Caps Team
Irisa
5
Quelques repères (sept 2000)
Processeurs x86 pour PC:
bas de gamme: 500 Mhz, <100 $
haut de gamme: 1,1 Ghz, 700 $
La mémoire DRAM : 1$ le Mbyte
La mémoire SRAM : 50$ le Mbyte