Partie 2

Laurence Pierre!
2016-2017
Getting Started with the Internet of Things, C.Pfister, O'Reilly
Systèmes embarqués
communicants pour
l'Internet des objets!
Laurence PIERRE, Bernard TOURANCHEAU
Master 2 Génie Informatique!
http://users-tima.imag.fr/amfors/lpierre/M2GI/SEIOT.html
Laurence Pierre!67!
2. Processeurs (embarqués) -
Quelques caractéristiques!
M2 Pro Génie Informatique!

Laurence Pierre!
Rappels CISC et RISC!
! Processeur CISC (Complex Instruction Set
Computer) :
• Jeu étendu d'instructions complexes (une instruction
= plusieurs opérations élémentaires)
• Compilation et programmation en assembleur
relativement facilitées, code compact, limitation des
accès mémoire, mais…
• … instructions de format variable,
• temps de décodage et d'exécution des instructions
trop long
M2 Pro Génie Informatique!68!
Laurence Pierre!
Rappels CISC et RISC!
! Processeur RISC (Reduced Instruction Set
Computer) :
• Jeu d'instructions réduit (une instruction = une
opération élémentaire), codage uniforme
• Modes d'adressage simples, utilisation intensive des
registres du processeur
• Compilation moins facile, code moins compact,
plus d'accès mémoire (pénalisation réduite grâce
aux caches), mais…
• … décodage et exécution rapides des instructions
(un cycle sur architecture pipelinée)
M2 Pro Génie Informatique!69!

Laurence Pierre!
Processeurs ARM!
! Principales caractéristiques
• Architecture RISC 32 bits
• Architecture load/store : calculs
dans les registres, transferts
mémoire par load/store
• Structure pipelinée
" ARM7 : pipeline 3 étages
" ARM9 : pipeline 5 étages
• Thumb mode : instructions 16 bits (fonctionnalités
réduites, mais gain en performance)
• Jazelle : optimisation pour Java (JVM câblée)
M2 Pro Génie Informatique!70!
Laurence Pierre!
...Processeurs RISC!
! Architecture RISC
• Instructions de longueur fixe, uniformes : code
opération et zones d'adresses aux mêmes positions
• Grand nombre de registres, mémoires caches
• Séquenceur (génération des signaux de commande
pour l'exécution des instructions) câblé (pas
microprogrammé)
• Architecture pipelinée
• Quelques exemples
" PowerPC (Apple, IBM, Freescale)
" LEON, processeur open source
" Processeurs ARM
M2 Pro Génie Informatique!71!

Laurence Pierre!
Rappel - MSP430!
! MSP430: architecture 16-bits RISC-like
M2 Pro Génie Informatique!72!
http://www.embedded.com/print/4390534
http://teleinfo.pb.bialystok.pl/files/ti/msp430_europe.pdf
Laurence Pierre!
Quelques points étudiés ici!
! Organisation de la mémoire, mémoires caches
(organisation, accès, cohérence)
! Traitement pipeliné (principes, processeurs
pipelinés)
! Quelques notions liées à la conception basse
consommation
M2 Pro Génie Informatique!73!

Laurence Pierre!
1 – Organisation de la
mémoire / accès!
74!
M2 Pro Génie Informatique!
Laurence Pierre!
Mémoires!
! Rappel : classification des principaux types de
mémoires
75!
http://www.info.univ-angers.fr/~richer!
M2 Pro Génie Informatique!