1
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Ch.8
Mémoire
MounirBoukadoum
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Plan
•Vuearchitecturaled’unordinateur
•L’interfaceCPU‐Mémoire
•Lamémoireetlesdifférentestechnologies
•CPU‐Bus‐E/S
•Protocolesdebus
2
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Architecturefondamentaled’unordinateur
•CPU+mémoire+périphériques
–Blocs/composantsindépendantstravaillantensemble
souslecontrôleduprocesseurcentral
–Circuitsd’interconnexion(gluecircuits)etprotocoles
decommunicationcomprisdetous
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Lignesd’interconnexions
dansunecarte‐mère
•Bussystème(FrontSideBus) :relie
leuPauconcentrateurdecontrôle
mémoire (MCHounorth bridge)
•Busgraphique:relieleMCHàla
cartegraphique
–Uncontrôleurinterne(IGE)prendle
relaienutilisantlamémoirevivelocale
silacarteestabsente
•Busmémoire:relieleMCHàla
mémoirevive
•Busd’extensiond’E/S:reliele
concentrateurducontrôleurd’E/S
(ICHousouth bridge)auxconnecteurs
d’E/S
–PortsUSB,sériels,etc.
3
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Modeétendu
CPU
Mémoire
Alimentation
Port
Horloge
Mémoire
Port
Interrupt
Interrupt
Bus d'adresses
Bus de données
Bus de contrôle
Périphérique
Périphérique
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
InterfaceCPUMemoire
•Comprend:
–Busd`adressesunidirectionnel
–Busdedonnéesbidirectionnel
–Lignedecommandedelecture(“read”)
–Lignedecommanded’écriture(“write”)
–Ligneindicatriced’étatprêt(“ready”)
–Ligne(s)decommandeindicatrice(s)
detaille(8,16,32bit)
•L’accèsàuneadressedemande:
–Lecture:
(1)Générerl’adresseetl’indicationdetaille,
(2)ActiverReadetcopierlesdonnéessiReadyoufindecycle
–Écriture:
(1)Générerl’adresseetl’indicationdetaille,
(2)ActiverWriteetattendreReadyoufindecycle
addressbus
databus
CPU Memory
Read*
Write*
Ready
size
*Peuventêtre
combinéesenR/W*
ethorloge
4
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Organisationhiérarchiquedelamémoire
•LeCPUetlamémoiren’opèrentpasàlamêmevitesse,
àmoinsd’utiliserdesmémoiresaucoûtélevé!
•L’usaged’unemémoirecacheoffreuncompromis
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
•Sil'informationcherchéenese
trouvepasdanslacache
interne(appeléeL1pour
niveau1),leCPUvachercher
plusloin
–lamémoirecacheexterne(L2,
quelquefois,elleestaussiinterne)
estpluslente,maisoffreplusde
capacité(jusqu’`aplusieursMo)
•Danslesarchiteures deHarvard,
l’usaged’unemémoireexterne
ramènel’architectureàunede
VanNewman(pasdebusde
donnéesetinstructions
différenciés)
5
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Typesdemémoire
•Dépendentdel’usage
–Mémoireprimaire:mémoiredetravail,généralementvolatile
–Mémoiresecondaire:mémoiredesauvegarde;nonvolatile
•Variésenfonctiondelataille,duformat,etdelatechnologie
–Taille:1,4,8bits
–Format=capacitéxtaille(e.g.,1Gx1)
Traduit et adapté de l’anglaisTraduit et adapté de sources anglaises
Circuitsdemémoire
•Pucesdemémoire+
contrôleurd’accès
•Chaquepucefournitunou
plusieursbitsparadresse
–Lespucespeuventêtre
groupéesenparallèlepour
obtenir8/16/32bits
•Uncontrôleurdécodeles
adresseetgénèreslessignaux
decommande
•Exemple:
–8pucesauformat16x1,
fournissantchacune1bitpour
formerunemémoirede16x8
addressbus
databus
CPU Memory
Read
Write
Ready
Size
1‐of‐16
decoder
10110010
10000001
01010011
address
0000
0001
1111
Boîtiersde16x1‐bit
16x8‐bitmemoryarray
D7D6D5D4D3D2D1D0
1 / 20 100%
La catégorie de ce document est-elle correcte?
Merci pour votre participation!

Faire une suggestion

Avez-vous trouvé des erreurs dans l'interface ou les textes ? Ou savez-vous comment améliorer l'interface utilisateur de StudyLib ? N'hésitez pas à envoyer vos suggestions. C'est très important pour nous!