G ´en ´eration et propagation du bruit d`un SMPS

G´ en´ eration et
propagation du bruit
d’un SMPS
Eric FELTRIN, Laboratoire Amp` ere, Lyon & STMicroelectronics, Grenoble - [email protected]
18 avril 2016
De plus en plus de syst`emes sont con-
stitu´es de circuits int´egr´es pour le
traitement du signal et ces circuits sont
accompagn´es de leur cellule de power man-
agement. Pour r´eduire la consommation
et la dissipation thermique, l’int´egration du
power management avec le cœur num´erique
et les fonctions analogiques associ´ees devient
indispensable. Le grand nombre de circuits
int´egr´es fait de l’efficacit´e ´energ´etique un
enjeu majeur c’est pourquoi une alimenta-
tion `a d´ecoupage (SMPS) a remplac´e les
r´egulateurs lin´eaires (LDO). Mais cette ar-
chitecture commutant un ´etage de puissance
g´en`ere du bruit susceptible de perturber
les autres blocs pr´esents sur la mˆeme puce.
L’´etude de l’´emission et de la propagation des
perturbations dues au d´ecoupage de l’´etage
de puissance devient incontournable pour as-
surer le bon fonctionnement de la puce et no-
tamment des blocks analogiques sensibles.
L’objectif de cette ´etude est de mod´eliser la
g´en´eration et la propagation du bruit dans un
syst`eme int´egr´e. Trois formes de bruit ont ´et´e
identifi´ees: le couplage capacitif de la sortie
de l’´etage de puissance avec le substrat et les
interconnexions, les interf´erences conduites
dues aux ´echelons de courant au travers des
inductances parasites, les interf´erences ray-
onn´ees par les interconnections et les fils de
bonding.
Les mod`eles de perturbations obtenus
seront ensuite compar´es `a des mesures sur
une cellule ”simple” comme une r´ef´erence de
tension puis `a un bloc plus complexe, un con-
vertisseur analogique num´erique. La finalit´e
de cette ´etude est de trouver des solutions
pour r´eduire l’impact du SMPS sur le reste
du circuit.
L’´ etage de puissance du SMPS
L’´etage de puissance repr´esente la source de bruit
principale du SMPS. La figure 1 pr´esente un mod`ele
de cet ´etage de puissance. Les interconnexions et les
fils de bonding sont mod´elis´es par une inductance et
une r´esistance s´erie. Pour ´eviter un court-circuit au
moment des transitions un d´elai de non recouvrement
est introduit.
Les diff´erents ´etats de l’´etage de sortie avec la
valeur de VLX et les transitions sont pr´esent´es sous
forme de machine `a ´etats dans la figure 2.
La sortie VLX est charg´ee par une large inductance
( ∼µH ) assimilable `a une source de courant en ”dent
de scie”.
http://jnrdm2016.sciencesconf.org/ •JNRDM TOULOUSE 2016 page 1 of 5

V−
LN
VN
V+
LP
VP
VLX
VGP
VGN
1
42
3
Figure 1: Sch´ema de l’´etage de puissance du SMPS
P MOS DIODE NMOS
VLX =VPVLX =VN−VT H VLX =VN
12
3
4
Figure 2: ´ Etats de l’´etage de puissance
Les sources de bruit
L’ensemble du circuit forme un r´esonateur (les
fils de bonding forme l’inductance et les MOSFETs
la capacit´e) [ 1 ] qui est excit´e par les changements
d’´etats de l’´etage de puissance. L’amplitude de cette
excitation et la fr´equence de r´esonnance d´ependent de
la transition ´etudi´ee. Ces variations font l’objet des
prochains paragraphes. Le spectre final est compos´e
de chacune de ses fr´equences de r´esonnance.
Excitation du r´ eseau
Les principales excitations du r´eseau sont: les
variations du courant dans les interconnexions et les
fils de bonding, ainsi que l’injection de charges des
MOSFETs lors des commutations.
Les variations de courant dans les fils bonding inter-
vient au moment de l’activation ou de la d´esactivation
du PMOS, correspondant aux transitions ¬ et ¯ . Le
front montant ou descendant de courant engendre
une variation des potentiels VP et VN qui excite le
r´eseau RLC du circuit [2].
L’injection de charges ajoute un courant
ind´esirable au moment des transitions qui s’ajoute
aux variations pr´esent´ees dans le paragraphe
pr´ec´edent. Pour comprendre l’impact de l’injection
de charges `a chaque transition, il est n´ecessaire
d’´etudier chaque front individuellement. La figure
3 illustre l’injection de charges lors de la transition
¬ . L’inversion de VLX due au seuil de la diode est
n´eglig´ee devant la tension d’alimentations et les ca-
pacit´es drain-bulk sont n´eglig´ees devant les capacit´es
de grille des MOSFETs dans le cadre de l’´etude de
l’injection de charges dans le circuit.
Cgsn
Cgdn
VN
VN
Cgsp
Cgdp
VP
−∆V+∆V
Figure 3: Injection de charges pour le front ¬
La diff´erence de potentiel aux bornes de Cgsn
reste inchang´ee lors de ce front donc cette capacit´e
n’injecte pas de charge parasite lors de ce front. La
tension de grille du PMOS augmente jusqu’`a VP , la
capacit´e Cgsp est donc court-circuit´ee et les charges
sont redistribu´ees de la source vers la grille. Cette
recombinaison ne g´en`ere donc aucun courant parasite
sur l’alimentation. Le cas de Cgdn est un peu plus
compliqu´e. Cette capacit´e semble court-circuit´e au
potentiel VN mais la diode empˆeche la redistribution
de charges. Les charges sont donc ´evacu´ees par le
port VLX . Cependant le courant de sortie ´etant fix´e
la diode fournira moins de courant au nœud VLX .
Ainsi la capacit´e Cgdn ne g´en`ere aucune variation de
courant sur l’alimentation. Finalement pour le front
¬ seule la capacit´e Cgdp contribue `a l’excitation du
r´eseau RLC mais il y contribue doublement car les
potentiels `a ses deux terminaux varient dans des sens
oppos´es.
En appliquant le mˆeme raisonnement aux trois
autres fronts, on obtient les r´esultats suivants:
¬∆Q=Cgdp(∆V−(−∆V)) = 2Cgdp∆V
http://jnrdm2016.sciencesconf.org/ •JNRDM TOULOUSE 2016 page 2 of 5

∆Q=Cgdn∆V+Cgsn∆V= (Cgdn +Cgsn)∆V
®∆Q= 0
¯ ∆ Q = Cgdp (2∆ V ) + Cgsp ∆ V + Cgdn ∆ V =
(2Cgdp +Cgsp +Cgdn)∆V
avec ∆ V = VP−VN et en n´egligeant la tension de
seuil de la diode.
Au cours de la transition ¬ , l’injection de charges
s’oppose `a la diminution du courant due `a l’ouverture
du PMOS ce qui a pour effet de retarder la conduc-
tion sur la diode. Le r´eseau est excit´e par la chute
retard´ee du courant.
Le bruit de la transition est dˆu uniquement `a
l’injection de charges car le courant passe de la diode
au NMOS reste donc dans les fils de bonding du V− .
Lors de la transition ® , il n’y a pas d’injection de
charge. De plus le courant passant du NMOS `a la
diode, reste constant dans les fils de bonding. La
g´en´eration de bruit lors de cette transition est donc
n´egligeable.
Contrairement `a la transition ¬ , la transition ¯
s’op`ere avec un front montant du courant dans les
fils de bonding de V+ auquel s’ajoute l’injection de
charge ce qui engendre une forte excitation du r´eseau
RLC.
Une simulation Spice utilisant un mod`ele de pack-
age complexe valide jusqu’`a 5GHz. Les courants des
ports d’alimentations de l’´etage de puissance sont
repr´esent´es figure : le courant issue V+ et le courant
issue V− . La zone gris´e repr´esente l’injection de
charges.
On retrouve les comportements `a chaque transition
d´ecrit dans le paragraphe pr´ec´edent. On observe
´egalement les oscillations du r´eseau qui font l’objet
de la prochaine section.
R´ esonateur RLC
On souhaite maintenant d´eterminer la structure
du r´eseau RLC du circuit dans chaque ´etat pour
d´eterminer les fr´equences d’oscillation du bruit g´en´er´e
par l’´etage de puissance. La figure 5 pr´esente le
sch´ema ´equivalent du circuit lorsque le PMOS est
activ´e.
Pour simplifier ce sch´ema, on n´eglige les r´esistances
d’acc`es des grilles des MOSFET et la r´esistance de
Ron ( 6 1Ω). On n´eglige ´egalement les capacit´es
drain-bulk devant les capacit´es de grille ( Cdb 
Cg ). On obtient pour chaque ´etat les capacit´es
´equivalentes de l’´etage de puissance suivantes:
PMOS: C= 2Cgp +Cgn
NMOS: C=Cgp + 2Cgn
I(V−)I(V+)
I(V+)I(V−)
Figure 4: ´ Evolution des courants lors des transitions
(dur´ee: 20ns)
Le PMOS est deux fois plus large que le NMOS
pour avoir approximativement le mˆeme Ron (pour
compenser le rapport deux entre les mobilit´es du
PMOS et du NMOS), les capacit´es du PMOS sont
donc deux fois plus grandes que celles du NMOS.
La valeur des capacit´es Cg diminue d’un facteur
deux environ entre l’´etat passant et bloqu´e. On
obtient donc fNMOS ≈ 1 . 5 fP MOS (on s’int´eresse
pas `a l’´etat bloqu´e car cet ´etat est fugace: phase
de non-overlapping). La fr´equence mesur´ee sur les
courbes de la figure est de fP MOS ≈ 130 MHz et
fNMOS ≈ 167 MHz . En utilisant le mod`ele pr´esent´e
pr´ec´edemment et les valeurs de capacit´es extraits du
mod`ele Spice, les fr´equences obtenues sont fP MOS ≈
137 MHz et fNMOS ≈ 164 MHz . Ce calcul semble
donc une bonne approche en comparaison du mod`ele
Spice.
Les chemins de propagation
La g´en´eration de bruit ´etant d´efinie, on cherche
les chemins de propagation du bruit de la source
vers la victime. Quatre chemins ont ´et´e identifi´es: le
couplage par substrat, le couplage entre les intercon-
http://jnrdm2016.sciencesconf.org/ •JNRDM TOULOUSE 2016 page 3 of 5

VN
Cdbn
Ronp
VP
Cgsn
Cgdn
Cgdp
Cgsp
VN
VNVP
VN
2Cgp Cgn
Figure 5: Sch´ema ´equivalent dans l’´etat PMOS ON
nexions, l’alimentation commune au niveau du PCB
[3] et le rayonnement ´electromagn´etique.
Le couplage substrat
Les MOSFETs de puissance sont isol´es pour aug-
menter l’imp´edance entre l’alimentation de l’´etage
de puissance et l’alimentation des autres fonctions
analogiques. Cette isolation est pr´esent´ee figure 6.
NISO
N N
NISO
N
VP
VN
VLX
Figure 6: Sch´ema en coupe des MOSFETs de puissance
Cependant cette isolation reste tr`es perm´eable, il
apparait des diodes et des bipolaires avec le substrat
et leurs capacit´es parasites associ´ees permettant la
propagation du bruit dans le substrat ext´erieur `a
l’´etage de puissance connect´e `a la masse du circuit
[4].
Lors des simulations SPICE, la variations de
l’alimentation positive VP polarisant la poche N et
NWELL induisent des courants dans les capacit´es
parasites des diodes de jonction ip = CpdVP
dt
avec
Cp≈17pF .
Mod´ elisation de la propagation
Les autres chemins de propagation sont plus con-
ventionnels: le couplage entre interconnexions et la
propagation conduite du bruit peuvent ˆetre mod´elis´es
par extraction du layout et du PCB et le mod`ele de
package int`egre d´ej`a le couplage entre les fils de
bonding.
Pour mod´eliser la propagation du bruit au sein
de la puce, le logiciel d´evelopp´e par CWS permet `a
partir des donn´ees technologiques et du layout de
d´eterminer le bruit `a un point donn´e du circuit. Ce
type de logiciel habituellement utilis´e pour quan-
tifier l’influence de la partie num´erique et sur la
partie analogique permet de suivre la propagation
du bruit au sein d’une puce entre diff´erents blocs.
`
A partir du mod`ele de courant des sources de bruit
et des param`etres S des cellules sensibles, le logiciel
d´etermine l’imp´edance des diff´erents chemins de prop-
agation et d´etermine l’amplitude du bruit aux points
d’entr´ees-sorties des cellules victimes. Un mod`ele
Spice du package et une extraction des param`etres
S du PCB ont ´et´e inclus dans la simulation pour
mod´eliser les interactions entre les fils de bonding et
les pistes ext´erieures `a la puce.
La mise en place de l’environnement de travail
de ce logiciel est en cours. Les premiers r´esultats
semblent indiquer que le substrat serait le principal
chemin de propagation du bruit du SMPS (devant
la perturbation due `a la propagation conduite par la
carte de test).
Conclusion
L’´etude de la perturbation du SMPS est d´ecoup´ee
en trois parties: la g´en´eration, la propagation et
l’impact du bruit du SMPS sur un bloc analogique
voisin.
La commutation de l’´etage de puissance g´en`ere des
appels de courant sur les fils d’alimentation. Ce sont
ces variations de courant `a travers les inductances
parasites des interconnexions qui excitent le r´eseau
LC compos´e des inductances des fils de bonding et
de la capacit´e ´equivalente des MOSFETs qui peuvent
ˆetre mod´elis´es par les capacit´es de grille.
Les appels en courant sont dus `a l’inductance
du filtre de sortie du SMPS qui ´etant de grande
valeur ( ∼µH ) impose la continuit´e du courant de
sortie. Lors de la commutation ce courant transite de
l’alimentation positive `a n´egative (ou inversement)
ce qui engendre des fronts de courant.
`
A ces fronts
s’ajoutent l’injection de charges des capacit´es de grille
des MOSFETs rendant les commutations encore plus
http://jnrdm2016.sciencesconf.org/ •JNRDM TOULOUSE 2016 page 4 of 5

bruyantes.
Ce bruit se propage ensuite par l’interm´ediaire du
substrat (par les diodes et les bipolaires parasites),
par couplage entre les interconnexions ou de mani`ere
conduite par le r´eseau d’alimentation du PCB.
La mod´elisation de la propagation du bruit `a l’aide
d’un logiciel sp´ecialis´e est en cours de r´ealisation et
l’impact sur le fonctionnement d’une victime n’a
pas encore ´et´e trait´e. Les r´esultats issus de la
mod´elisation de la chaine compl`ete de perturbation
(g´en´eration, propagation, impact) seront compar´es
aux mesures sur des circuits de tests afin de valider
la pertinence de l’approche. Ce mod`ele permettra
ensuite de comprendre plus finement les m´ecanismes
internes de perturbations pour pouvoir `a terme en-
visager des modifications de conception pour r´eduire
l’impact du SMPS sur le reste du circuit.
R´ ef´ erences
[1] A. Bhargava, D. Pommerenke, K.W. Kam,
F. Centola, and Cheng Wei Lam. Dc-dc buck
converter emi reduction using pcb layout mod-
ification. Electromagnetic Compatibility, IEEE
Transactions on, 53(3):806–813, Aug 2011.
[2] G. Aulagnier, M. Cousineau, T. Meynard, E. Rol-
land, and K. Abouda. High frequency emc impact
of switching to improve dc-dc converter perfor-
mances. In Power Electronics and Applications
(EPE), 2013 15th European Conference on, pages
1–9, Sept 2013.
[3] Jiwei Fan and T. Harrison. Substrate switching
noise analysis and layout/circuit considerations
in monolithic power converters. In Energy Con-
version Congress and Exposition (ECCE), 2012
IEEE, pages 2610–2615, Sept 2012.
[4] V. Binet, Y. Savaria, M. Meunier, and Y. Gagnon.
Modeling the substrate noise injected by a dc-dc
converter. In Circuits and Systems, 2007. ISCAS
2007. IEEE International Symposium on, pages
309–312, May 2007.
http://jnrdm2016.sciencesconf.org/ •JNRDM TOULOUSE 2016 page 5 of 5