2007 Conception de circuits radiofréquences sous contraintes de

2007 Conception de circuits radiofréquences sous contraintes de fiabilité étendue M. CIMINO

Résumé :
De façon à répondre à la demande émergente des industriels pour le développement de
méthodes pouvant augmenter la fiabilité des systèmes radiofréquences (RF), je propose, dans
le cadre de ma thèse, une méthodologie susceptible d’augmenter la fiabilité de tels circuits.
Cette dernière se décompose en deux axes :
- Méthodologie de test des circuits RF : dans le but de détecter les défaillances d’un
circuit RF, une surveillance des paramètres caractéristiques du circuit sous test est réalisée en
fonctionnement grâce à un circuit d’auto-test qui ne perturbe pas les performances de ce
dernier.
- Méthodologie d’amélioration de la fiabilité : une redondance passive des éléments
critiques, qui composent le circuit, est réalisée de manière à assurer le fonctionnement de
celui-ci tout en minimisant sa surface et donc le coût du système global.
Cette méthode est ensuite appliquée à deux amplificateurs à faible bruit, connu
pour être un élément RF critique, ce qui démontre sa faisabilité et son efficacité.
Mots Clés :
Conception en vue de la fiabilité, conception en vue du test, autotest intégré, circuits
radiofréquences, technologie CMOS, amplificateurs à faible bruit.
Summary :
To respond to the growing demand for fault tolerance a methodology to increase RF
circuits reliability is developed in the thesis, which is composed of two axes.
- Design For Test (DFT) methodology: to detect faults in RF ICs on line monitoring of
its critical parameters, such as is DC current consumption, is realized thanks to Built-In Self
Test (BIST) circuits, such as Built-In Current Sensor (BICS). The proposed BIST is
transparent for the RF Circuit Under Test (CUT).
- Design For Reliability methodology: the principle of cold stand by redundancy is
applied to the critical elements of the RF circuit which are transistors. Thus, while a fault
occurring, the functionality of the device is ensured and the silicon area is saved. Also,
design cares are applied to the layout to prevent the common failure mechanisms.
This methodology has been applied to two Low Noise Amplifiers (LNA)
demonstrators, which is a critical RF block, to show its availability and its efficiency.
Key-Words:
Design for reliability, design for test, Built-in self test, radiofrequency circuits, CMOS
technology, Low noise amplifiers.

N° d'ordre : 3438
THÈSE
présentée à
L'UNIVERSITÉ BORDEAUX I
ÉCOLE DOCTORALE DE SCIENCES PHYSIQUES ET DE L’INGENIEUR
par Mikael CIMINO
POUR OBTENIR LE GRADE DE
DOCTEUR
SPÉCIALITÉ : ELECTRONIQUE
*********************
Conception de systèmes radiofréquences
sous contraintes de fiabilité étendue
*********************
Soutenue le : 28 septembre 2007
Après avis de :
MM. R. PLANA Professeur, Université de Toulouse III Rapporteur
M. RENOVELL Directeur de recherche CNRS, LIRMM, Montpellier Rapporteur
Devant la commission d’examen formée de :
MM. R. PLANA Professeur, Université de Toulouse III Rapporteur
M. RENOVELL Directeur de recherche CNRS, LIRMM, Montpellier Rapporteur
P. PERDU Ingénieur au CNES, Toulouse Examinateur
J-L. CARBONERO Ingénieur à STMicroelectronics Examinateur
P. FOUILLAT Professeur, ENSEIRB, Bordeaux 1 Président
J-B. BEGUERET Professeur, Université de Bordeaux 1 Examinateur
Y. DEVAL Professeur, ENSEIRB, Bordeaux 1 Directeur de thèse
H.LAPUYADE Maître de Conférences, Université de Bordeaux 1 Co-Directeur de thèse
T. TARIS Maître de Conférences, Université de Bordeaux 1 Invité
- 2007 -

A mes parents et grands-parents,