2© 2014,2016 F. Pellegrini
Modélisation du câblage du y86
Modélisation du câblage du y86
L'environnement pédagogique y86 couvre aussi
L'environnement pédagogique y86 couvre aussi
le câblage du processeur y86 lui-même
le câblage du processeur y86 lui-même
Câblage modélisé par un langage dédié : HCL
Câblage modélisé par un langage dédié : HCL
(«
(« Hardware Control Language
Hardware Control Language »)
»)
Simplification de langages tels que Verilog et VHDL
Simplification de langages tels que Verilog et VHDL
Compilation du HCL en C et intégration du code
Compilation du HCL en C et intégration du code
produit au sein de l'émulateur y86
produit au sein de l'émulateur y86
œPermet de mettre en uvre plusieurs câblages du
œPermet de mettre en uvre plusieurs câblages du
même jeu d'instructions
même jeu d'instructions http://csapp.cs.cmu.edu/