1
1
Architecture des ordinateurs
Dominique PRESENT
Dépt S.R.C. - I.U.T. de Marne la Vallée
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Eléments d ’un ordinateur
L ’unité centrale
Carte mère
processeur
mémoire
disque dur
carte graphique
lecteur de CD-ROM et
DVD
carte son
moniteur
les périphériques
imprimante
scanner
type, fréquence du bus (MHz)
type, fréquence horloge (MHz)
type, capacité (Mo)
capacité (Go)
type, capacité mémoire (Mo)
débit (Nx64Kb/s)
taille écran (diagonale), définition (pitch)
2
2
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Architecture d ’une carte mère 1/2
1-4-5-6 connecteurs (cartes) 3 socket, chipset 9 ports E/S
2 mémoire vive 7-8 connecteurs (lecteurs) 10 ROM (BIOS)
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Architecture d ’une carte mère 2/2
1-4-5-6 connecteurs (cartes) 3 socket, chipset 9 ports E/S
2 mémoire vive 7-8 connecteurs (lecteurs) 10 ROM (BIOS)
1
2
33
7
8
9
10
Carte mère au
standard EasyPC
3
3
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Des composants reliés par bus
bus
µP
RAM
OS
contrôleur de disque
ROM clavier
Disque dur
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Ouverture d ’une application
bus
µP
RAM
OS
disque
contrôleur de disque
1
23
1 - lecture d ’une partie du programme sur le disque dur
2 - copie en RAM
3 - lecture des instructions à exécuter
Les informations empruntent plusieurs bus de liaison successifs :
bus disque controleur
bus controleur processeur
bus processeur mémoire
4
4
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Le processeur
marque AMD Cyrix Intel
Processeur K6 III 400 MII 300 Celeron 466
Support Socket 7 Socket 7 PGA370
F (MHz)
400
266
466
F bus (MHz) 100 66 66
Cache L1 32Ko+32Ko 64Ko 16Ko+16Ko
Cache L2 256Ko 1Mo max 128Ko
Indice
(Winstone 99) 22.7 9.4 20.0
Gravure 0.25 0.35 0.25
Alim (V) 2.4 2.9 2
Cache L2
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
Le processeur
marque AMD Intel Intel
Processeur Athlon Pentium 3 Pentium 4
Support Socket A PGA370 i850 / i845
F processeur 1GHz 450MHz à
1.2GHz 2GHz
F bus (MHz) 200 à 266 100 à 133 400
Cache L1 128Ko 32Ko 12Kµop +
8Ko
Cache L2 256Ko 256Ko 256Ko +
12Kµop
Cache L2
5
5
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
La mémoire RAM
La mémoire vive (Random Access Memory) est
définie par :
le cycle de lecture/écriture (ns) ;
la largeur du bus (bits) ;
la capacité (Mo)
Quatre types :
DRAM (Fast Page Mode ou Extended Data Out) – 70, 60 ou 50ns
SDRAM – 10 ou 12ns par octet
DDR SDRAM - 133Mb/s à 266Mb/s
Rambus RDRAM - 1.25ns pour 2 octets - 1.6Gb/s par canal - 4 canaux
Dépt SRC - IUT de MLV architecture des ordinateurs D. PRESENT
La mémoire cache : 2 niveaux
Une mémoire RAM dédiée au processeur ;
Sert de mémoire tampon pour les stocker des instructions
du programme à exécuter ;
la mémoire cache de niveau 1 est implantée dans le
processeur ;
la mémoire cache de niveau 2, de type SRAM est
implantée :
Sur le socket du processeur (horloge processeur)
Sur le bus processeur (horloge à 100MHz)
1 / 15 100%
La catégorie de ce document est-elle correcte?
Merci pour votre participation!

Faire une suggestion

Avez-vous trouvé des erreurs dans linterface ou les textes ? Ou savez-vous comment améliorer linterface utilisateur de StudyLib ? Nhésitez pas à envoyer vos suggestions. Cest très important pour nous !