1 Circuits et architecture des ordinateurs en M1
Cours le lundi en salle 473F (halle aux farines) de 8h30 à 10h30
Bibliographie
Travaux dirigés (tkgate version 1.8.7)
vendredi en salle 470E ou T de 16h30 à 18h30 (I. Fagnot)
mardi en salle 248E ou S de 10h30 à 12h30 (A. Micheli)
Ce support de cours en PDF
Processeur LC3
Références
Années 2006/2007, 2007/2008 et 2008/2009
Présentation du cours
Cours n° 1 : historique et représentation des données
galeries de photos
entiers
entiers signés
Cours n° 2 : représentation des données (suite), transistors, portes
réels (norme IEEE 754)
caractères (ASCII et Unicode)
logique de Boole
table de vérité
tableaux de Karnaugh
transistors
portes logiques (inverseur, nand, nor)
Cours n° 3 : additionneurs
circuits élémentaires
additionneurs
semi-additionneur
additionneur complet
additionneur par propagation de retenue (ripple-carry adder)
calcul des indicateurs
soustraction
Cours n° 4 : additionneurs (suite)
additionneur par anticipation de retenue (carry-lookahead adder)
additionneur récursif
additionneur hybride
additionneur par sélection de retenue
Cours n° 5 : mémoire
mémoire statique/mémoire dynamique
bascule RS
bascule D
mémoire 4 × 3 bits
Cours n° 6 : circuits séquentiels et architecture générale d’un micro-processeur
principe des circuits séquentiels
construction d’une guirlande
cas d’un automate fini
- 1 -