INSA de Toulouse 4ème année AE
Département Génie Electrique et Informatique Année 2009-2010
I] Etude du hacheur dévolteur :
Concevoir puis réaliser un bras de hacheur dévolteur à l'aide des éléments fournis :
●une charge R-L série,
●une carte support de composants de puissance,
●un module de transistor MOS,
●un module de diode de commutation.
I.1] Commande directe du transistor MOS par le GBF :
Commander tout d'abord le transistor MOS avec un signal carré 0-10V, à une fréquence de
découpage fdec=20kHz.
1) Observer les formes d'onde de la tension grille-source (notée VGS), de la tension drain-source
(notée VDS), puis du courant dans le transistor (noté iT).
2) Repérer les phases durant lesquelles le transistor est bloqué, et celles où il est passant.
3) Faire varier le rapport cyclique du signal de commande. Quelle est la conséquence sur la
valeur moyenne de la tension VDS, sur la valeur moyenne du courant iT ?
4) Mesurer le temps de montée de la tension VGS. Évaluer la constante de temps
correspondante. Quel est le seuil de VGS à partir duquel le transistor MOS est passant ?
5) Observer l'influence de l'amplitude de la tension de commande sur la mise en conduction du
MOS. Que se passe-t-il si on commande le MOS par un signal carré 0-5V, puis un signal
carré 0-2V ?
6) Observer la différence de potentiel entre 2 points de la piste GND suffisamment éloignés.
Quel est le problème rencontré ? Sous quelle condition peut-on considérer qu'un fil (ou une
piste de circuit imprimé) est une équipotentielle ?
I.2] Insertion d'un étage driver de MOS :
Afin d'optimiser la mise en conduction du transistor MOS, ainsi que son blocage, on souhaite
insérer un étage « driver » entre la grille de ce dernier et le GBF. Le signal de commande délivré
par le GBF sera cette fois-ci choisi au format standard TTL : un créneau 0-5V. Le but de l'étage
d'interfaçage est de permettre une charge et une décharge plus rapide de la capacité parasite d'entrée
du MOS (capacité grille-source notée Ciss , voir figure 2).
Figure 2 : module de transistor MOS avec sa diode interne.
7) Concevoir et câbler sur plaque d'essai l'étage driver. On pourra utiliser au choix soit une
structure de type push-pull, soit une structure de type totem-pôle à trois transistors
bipolaires.
JM. DORKEL, M. AIMÉ 2/6