port parallele gpio et interruptions

Port parallèle et interruption 1
1. PORT PARALLELE GPIO DU C67
1.1. Position du switch 4 de la carte.
 Attention : le Switch 4 de SW3 doit être ON sur la maquette au Reset !
Les 3 autres OFF
1.2. Schéma de principe
1.3. Registres

Port parallèle et interruption 2
1.4. Utilisation en simple IO
 SUR LA MAQUETTE, on disposera :
De la ligne 8, GP8 et en sortie seulement, de 0 à 3.3 V, (protégée par CMOS).
De la ligne 0, GP0 en entrée seulement (avec ou sans interruption, voir plus loin).

Port parallèle et interruption 3

Port parallèle et interruption 4
1.5. Utilisation en interruption
 Par défaut, les lignes travaillent simplement sans fonctions logiques supplémentaires
(mode Pass Through). Des fonctions logiques sont programmables par GPGC (Global
Control Register) pour actionner l’interruption GPINT0. Non décrit ici. Il y a ainsi 16 sources
d’interruptions possibles directes ou DMA.
 Seuls GPINT0 et GPINT[4…7] peuvent travailler en interruption directe pour le
GPIO dub C6713.
SUR LA MAQUETTE, on utilisera le bit GP0 et l’interruption GPINT0
Entrée 0, 3.3V protection par CMOS (doubles inverseurs par HC00).
Validation des interruptions
Se reporter au chapitre « Interruptions sur DSP C67 » pour plus de détail. Ici on ne fournit
que les registres propres au GPIO.
Pour les transitions LH

Port parallèle et interruption 5
Pour les transitions HL
On met 1 pour valider.
Attention, la nomination est ici impropre, il ne s’agit pas d’un masque, mais plutôt d’une
validation (en logique positive !!!)
Drapeaux
transition LH (Raz en écrivant 1)
transition HL (Raz en écrivant 1)