Conception et exploitation des processeurs

Conception et exploitation des processeurs
Chargé de cours : Frédéric Pétrot
Équipe pédagogique :
Stéphane Mancini, Luc Michel, Olivier Muller,
Christophe Rippert, Sebastien Viardot
Année universitaire 2012-2013

Conception et exploitation des processeurs
Structure du cours
C1 Introduction aux langages d’assemblage
pour les ISA x86_64 et MIPS
C2 Présentation du projet CEP
C3 VHDL
C4 Conventions pour les appels de fonctions
en assembleur x86_64 et MIPS
2 / 30

Conception et exploitation des processeurs
Introduction
Plan
1Introduction
2Introduction à l’assembleur x86_64
3Rappels concernant l’assembleur MIPS
4Vue mémoire
5Modes d’adressage
3 / 30

Conception et exploitation des processeurs
Introduction
Introduction
Étude du langage d’assemblage de 2processeurs
Intel x86_64 (AMD64, CoreIx)
Évolution de l’ISA hégémonique pour desktops, laptops et serveurs
Constructeur Intel a, compatibilité ascendante depuis 1979
Machine avec ISA CISC : Complex Instruction Set Computer
a.www.intel.com
MIPS R3000
ISA symbolique RISC : Reduced Instruction Set Computer
Constructeur MIPS a, 1988
Importante part de marché dans l’embarqué (networking en
particulier), mais nettement moins que ARM b, favori des
smartphones et autres tablettes.
a.www.mips.com
b.www.arm.com
4 / 30

Conception et exploitation des processeurs
Introduction
Introduction
CISC Intel x86_64
jeu d’instruction « prolifique », près de 500 instructions
destiné à être programmé par un humain
vise un code « compréhensible » et dense
nombreux modes d’adressage
opérandes peuvent être des cases mémoire
bonne partie des registres spécialisés par le matériel
cherche à optimiser la taille du programme par l’utilisation
d’instructions complexes
5 / 30