2. Accès aux ports d`entrées-sorties

Institut Supérieur d’Action Internationale et de Production
39 pages
PC et programmation

ISAIP
PC et programmation
2
1. Description matérielle sommaire d'un PC
1.1 schéma simplifié
Figure 1
1.2 les processeurs
Processeurs
bits
bus adresse
étendue
d'adressage
8086 8088
16
20
1 Mo
80286
16
24
16 Mo
80386
32
24
16 Mo
80486 Pentium
32
32
4 Go
...
....
....
...
Figure 2
calcul de l'étendue d'adressage :
2^20 = 1.048.576 = 1 Mo
2^24 = 16.777.216 = 16 Mo
2^32 = 4.294.967.296 = 4 G0
Tous les processeurs issus du 8086 doivent être compatibles avec celui-ci.
Microprocesseur
8086
8088
80286
80386
80486
Pentium
.....
Horloge
Reset
Périphériques
RAM
ROM
EPROM
....
Ports d'E/S
gestionnaire
d'interruption
gestionnaire
de DMA
.....
Alimentation
Bus contrôle
Bus données
Bus adresse

ISAIP
PC et programmation
3
Nous n'étudions ici que l'architecture 16 bits, sachant que cette architecture est compatible
sur les machines actuelles.
1.3 Les régistres principaux
Régistres généraux :
bits
15 8
7 0
AX
AH
AL
(Accumulateur)
BX
BH
BL
(Base)
CX
CH
CL
(Compteur)
DX
DH
DL
(Donnée)
Figure 3
Chaque régistre est un régistre 16 bits mais peut être utilisé comme deux régistres de 8 bits.
Régistres de segments :
bits
15 0
CS
Code
DS
Données
SS
Pile (stack)
ES
Extra (supplémentaire)
Figure 4
Régistres de pointeurs et index :
bits
15 0
SP
Pointeur de Pile
BP
Pointeur de Base
SI
Index source
DI
Index destinataire
Figure 5
bits
15 0
IP
Pointeur d'instruction
Status
mot d'état du processeur
Figure 6
Le pointeur d'instruction pointe sur la prochaine instruction à exécuter dans le segment de
code pointé par le régistre segment CS.
Les indicateurs du mot d'état :

ISAIP
PC et programmation
4
15
0
O
D
I
T
S
Z
A
P
C
Figure 7
O : Overflow (débordement)
D : Direction d'incrémentation
I : Interruption : 1 les interruptions sont masquées, 0 les interruptions sont autorisées
T : Trace
S : Signe : 1 le nombre est négatif, 0 le nombre est positif
Z : Zero : 1 le résultat de l'opération précédente est nul, 0 : l le résultat est non nul
A : Auxiliary carry
P : Parité
C : Carry : 1 : retenue dans l'addition de 2 mots de 16 bits.
1.4 Méthode d'adressage par segment
Une adresse physique sur 20 bits est obtenue avec deux régistres de 16 bits.
Figure 8
Chaque segment permet d'adresser une étendue de mémoire de 64 ko en utilisant les 16 bits
de l'offset.
1.5 Mode réel, mode protégé
Pour rester compatible avec le 8086, les processeurs 80286, 80386 ...fonctionnent en mode
réel. Dans ce mode, l'espace d'adressage est limité à 1 Mo.
Pour exploiter la mémoire au delà de 1 Mo, Intel a créé le mode protégé pour les 286, 386
et descendants.
Le système d'exploitation MSDOS doit aussi rester compatible avec les ordinateurs et les
logiciels existants. Il s'exécute donc uniquement en mode réel ce qui l'empêche d'adresser
la mémoire étendue au delà de 1 Mo.
La mémoire paginée détourne la difficulté en donnant accès à la mémoire au delà de 1 Mo
en utilisant une "fenêtre" située en dessous de 1 Mo accessible par MSDOS en mode réel.
15 0
19 0
Adresse physique sur 20 bits
15 0
adresse logique
0 0 0 0
Régistre de segment
Offset ou décalage
Adresse du segment

ISAIP
PC et programmation
5
1.6 Carte mémoire du PC
Table des vecteurs d'interruptions
BIOS : Données
DOS : données
Zone réservée
à vos programmes
Programmes externes du DOS
Section résidente du DOS
Mémoire d'affichage
Extension :
RAM, ROM ou Vidéo
ROM Disponibles (8 ko)
Basic résident (32 ko en ROM)
BIOS (8 ko en ROM)
40 ko
216 ko
F FFFF
F E000
F 6000
F 4000
C 0000
A 4000
0 0600
0 0500
0 0400
0 0000
128 ko
640 ko
Mémoire vive
centrale
RAM (768 k max)
Mémoire morte
ROM (256 k)
Figure 9 Carte de la mémoire adressable, après chargement du DOS (1Mo)