circuit intégré logique

T.P. N° 1 :
Circuits intégrés logiques
DÉROULEMENT DE LA SÉANCE
TITRE
ACTIVITÉS PROF
ACTIVITÉS ÉLÈVES
MOYEN
DURÉE
Fin du T.P. {? heures}
Page 1 sur 21
Tableau de comité de lecture
Date de lecture
16 août 2000
26 août 2001
Lecteurs
CROCHET David
CROCHET David
Observation
Première version + Améliorations mineures + Version finale
Mise à jour des donnés de cette page (mail et adresse)
Remarques rédacteur
Date modifications
16 août 2000
26 août 2001
Quote of the day :
Fournir ma contribution aux autres est ma philosophie.
Et la vôtre ?
Si vous avez lu ce T.P. et que vous avez des remarques à faire, n'hésiter pas et écrivez-moi à l'adresse suivante :
Ce dossier contient :
E-Mail :
Adresse Professionnel :
[email protected]
CROCHET David
Professeur de Génie électrique
 Un dossier élève (pages 4 à 7)
Lycée Joliot CURIE
 Un dossier prof (pages 8 à 12)
Place du Pigeon Blanc
 Un dossier prof (pages 13 à 19)
02500 HIRSON
 Un transparent (page 20 à 21 )
(Adresse valable jusq'au 30 juin 2002
Page 2 sur 21
T.P. N° 1
Circuits logiques intégrés
Niveau : 1 STI GET
Lieu : Salle de cours
Durée : ? heures
Organisation : groupe ½ classe, travail individuel et
en binôme
LIAISON AU RÉFÉRENTIEL
B 1 CHAPITRE 3 (Représentation de l'information)

Paragraphe 3.2 : les fonctions logiques
 Paragraphe 3.2.1 : outil de description d'une fonction logique
 Paragraphe 3.2.2 : théorème de De Morgan
 Paragraphe 3.2.3 : opérateurs logiques
PRÉ-REQUIS
Les élèves doivent être capables :
-
Rechercher des informations dans une documentation constructeur.
Appliquer la loi des mailles et la loi d' sur un circuit électrique simple.
Calculer la puissance dissipée par une résistance.
Établir une équation logique à partir d'une table de vérité.
Établir un logigramme et un schéma à contact à partir d'une équation.
OBJECTIFS
Les élèves devront être capables de :
- Différencier la technologie (TTL ou CMOS) d'un composant intégré appartenant à une famille
quelconque.
- Calculer la résistance de limitation du courant dans un composant telle qu'une D.E.L. (valeur
ohmique et puissance).
- Câbler un montage sur une platine LABDEC.
- Identifier un opérateur logique (ET, OU, NAND, NOR, XOR) d'après son fonctionnement.
- Identifier un composant intégré par son numéro et son descriptif correspondant.
NIVEAU D'APPRENTISSAGE
-
Apprendre à (savoir intégré)
Apprendre à (savoir actif)
MÉTHODE
-
Active
Page 3 sur 21
B 1 – AUTOMATIQUE ET INFORMATIQUE
INDUSTRIELLE
S.T.I. - G.E.T.
T.P. N° 1
CIRCUIT LOGIQUE INTÉGRÉ
DOSSIER PÉDAGOGIQUE
CIRCUITS
LOGIQUES
INTÉGRÉS
Objectif :
 Utiliser le traitement d'informations logiques
 Valider les outils de descriptions
 Valider le comportement réel d'un circuit intégré face à un problème logique posé
Matériel :
Documents :
Aucun document autorisé
Secteur : Salle de cours
Nom, Prénom :
Durée : ? heures
Classe, Groupe :
Page 4 sur 21
L'Électronique numérique
1. Rappel: Algèbre binaire
1.1. Définition des lois
La Somme
a
0
1
0
0
1
1
1
1
b
S = a + b : fonction OU
Le Produit
a
La complémentarité
0
1
a
a
0
0
0
1
0
1
0
1
0
1
b
1.2. Propriétés
Commutativité Associativité
a+b=b+a
a.(b.c)=(a.b).c=a.b.c
a.b=b.a
a+(b+c)=(a+b)+c=a+b+c
Absorption
Élément neutre
a+(a.b)=a a+0=a
a.(a+b)=a a.1=a
a.0=0
a.a=a
a+1=1
a+a=a
1.3. NAND, NOR, XOR
NAND
a
0
1
0
1
1
1
1
0
b
aa
S = a . b : fonction ET
: fonction NON
Distributivité
a+(b.c)=(a+b).(a+c)
a.(b+c)=(a.b)+(a.c)
Théorème de MORGAN
a  b  a. b
a. b  a  b
NOR
a
XOR
0
1
0
1
0
1
0
0
b
a
1
0
0
1
1
1
0
a b
a b
a.b
0
b
1.4. Symboles
OU
ET
NON



NOR
NAND
XOR



Norme US
Norme CEE
Norme US
Norme CEE
Page 5 sur 21
2.



Pour les 5 exercices suivants, on vous demande de :
Donner l'équation logique du logigramme
Donner la table de vérité
Donner dans chaque cas la fonction réalisée.
A la fin des exercices, conclure sur l'utilisation des portes NAND et NOR.
a
a
1
S2
&
S1
a
a
&
1
1
b
S3
&
b
S4
&
1
a
a
1
b
1
S5
b
&
&
S6
3. Travaux pratiques : Fonctions de base de la logique combinatoire
Pour chacun de circuits énumérés ci dessous :
3.1. Indiquer de quelle fonction il s’agit puis établir sa table de vérité
Référence circuits :
4049
4073
4071
4070
4077
4011
4001
C.M.O.S. série 4000
4069
4081
4072
4030
4009
4082
4075
4507
4012
4002
4023
4025
3.2. Établir Le plan de câblage, qui prendra en compte l’alimentation du circuit.
(Repérage des bornes)
3.3. Faire le plan de masse du circuit avant de le câbler.
3.4. Après vérification du professeur effectuer une vérification expérimentale du
circuit en relevant la table de vérité
Page 6 sur 21
20
11
1
10
4. Soit l'équation de fonctionnement d'un récepteur :
X  a.(b  c)
4.1. Rechercher le logigramme en utilisant des fonctions à deux entrées :
4.1.1. Fonctions : NON, ET, OU.
4.1.2. Fonctions : NOR uniquement
4.2. Conclusion : Quel va être le logigramme le plus facile à mettre en œuvre ?
Pourquoi ?
4.3. Réaliser à partir du logigramme obtenu (portes NOR), un schéma de câblage
en utilisant le brochage normalisé. Vous utiliserez une diode
électroluminescente de protection en série pour visualiser X.
4.4. Effectuer le câblage et procéder aux essais après vérification du professeur.
5. Soit l'équation de fonctionnement d'un récepteur :
Y  a.(b  c)
5.1. Rechercher le logigramme en utilisant des fonctions à deux entrées :
5.1.1. Fonctions : NAND.
5.1.2. Fonctions : NOR.
5.2. Conclusion ?
5.3. Réaliser à partir du logigramme obtenu (portes NAND), un schéma de câblage
en utilisant le brochage normalisé. Vous utiliserez une diode
électroluminescente de protection en série pour visualiser Y.
5.4. Effectuer le câblage et procéder aux essais après vérification du professeur.
6. Soit l'équation de fonctionnement d'un récepteur :
Z  a  (b.c)
6.1. Rechercher le logigramme en utilisant des fonctions NAND à deux entrées :
6.2. Réaliser à partir du logigramme obtenu, un schéma de câblage en utilisant le
brochage normalisé. Vous utiliserez une diode électroluminescente de
protection en série pour visualiser Z.
6.3. Effectuer le câblage et procéder aux essais après vérification du professeur.
Page 7 sur 21
B 1 – AUTOMATIQUE ET INFORMATIQUE
INDUSTRIELLE
S.T.I. - G.E.T.
CIRCUITS LOGIQUES INTÉGRÉS
DOSSIER PROFESSEUR
T.P. N° 1
CIRCUITS
LOGIQUES
INTÉGRÉS
Objectif :
 Utiliser le traitement d'informations logiques
 Valider les outils de descriptions
 Valider le comportement réel d'un circuit intégré face à un problème logique posé
Matériel :
Documents :
Aucun document autorisé
Secteur : Salle de cours
Nom, Prénom :
Durée : 2 heures
Classe, Groupe :
Page 8 sur 21
PRÉPARATION
1.
2.



Rappel : Algèbre Binaire
Pour les 5 exercices suivants, on vous demande de :
Donner l'équation logique du logigramme
Donner la table de vérité
Donner dans chaque cas la fonction réalisée.
A la fin des exercices, conclure sur l'utilisation des portes NAND et NOR.
a
Fonction ET
aa a
S
=
1
1
S1=a
a
a.b
0 1
a.b
a
0 0 0
b
a.a

a
S
=
2
1 0 1
&
S2=a
a
1
Fonction OU
a
b
b
1
1
S3= a  b  a.b  a.b
a.b
S3=
a
a
&
&
b
&
b
a
b
a
0 1
0 0 1
b
1 1 1
S1 : NON
S2 : NON
S3 : ET
S4 : OU
S5 : OU
S6 : ET
ab
1
a
b
S4=a.b  a  b  a  b
S4= a  b
a+b
1
S5= a  b  a  b
S5= a  b
&
S6= a.b  a.b
a.b
S6=
a.b
&
Page 9 sur 21
TRAVAIL DEMANDE
3. Travaux pratiques : Fonctions de base de la logique combinatoire
Pour chacun de circuits énumérés ci dessous :
3.1. Indiquer de quelle fonction il s’agit puis établir sa table de vérité
3.2. Établir Le plan de câblage, qui prendra en compte l’alimentation du circuit.
(Repérage des bornes)
3.3. Faire le plan de masse du circuit avant de le câbler.
3.4. Après vérification du professeur effectuer une vérification expérimentale du
circuit en relevant la table de vérité
4049
4073
4071
4070
4077
4011
4001
Référence circuits :
6 NON
3 x 3 ET
4 x 2 OU
4 XOR
4 x NON-XOR
4 x 2 NAND
4 x 2 NOR
C.M.O.S. série 4000
4069 6 NON
4081 4 x 2 ET
4072 2 x 4 OU
4030 4 XOR
4009
4082
4075
4507
4012 2 x 4 NAND
4002 2 x 4 NOR
4023 3 x 3 NAND
4025 3 x 3 NOR
6 NON
2 x 4 ET
3 x 3 OU
4 XOR
4. Soit l'équation de fonctionnement d'un récepteur :
X  a.(b  c)
Rechercher le logigramme en utilisant des fonctions à deux entrées :
4.1. Fonctions : NON, ET, OU.
a
a
1
a.(b  c)
b
bc
1
c
&
4.2. Fonctions : NOR uniquement
a
bc
1
a  b  c   a.(b  c)
b
c
1
4.3. Conclusion : Quel va être le logigramme le plus facile à mettre en œuvre ?
Pourquoi ?
C'est celle avec les portes NOR car elle utilise moins de portes mais
surtout, mois de circuits.
Page 10 sur 21
4.4. Réaliser à partir du logigramme obtenu (portes NOR), un schéma de câblage
en utilisant le brochage normalisé. Vous utiliserez une diode
électroluminescente de protection en série pour visualiser X.
+ Vcc
a
1
b
Rp
1
c
0V
R
R
R
4.5. Effectuer le câblage et procéder aux essais après vérification du professeur.
+ VCC
+ VCC
+ VCC
74 02
74 28
b
c
+ VDD
74 36
a
b
74 805
c
a
b
c
4001
a
GND
GND
b
c
GND
a
VSS
5. Soit l'équation de fonctionnement d'un récepteur :
Y  a.(b  c)
Rechercher le logigramme en utilisant des fonctions à deux entrées :
5.1. Fonctions : NAND.
b
a
&
c
&
a.b
&
a.b.a.c
a.b   a.c
a.b  c 
a.c
5.2. Fonctions : NOR.
a
1
a
b
c
1
bc
1
abc
a.(b  c)
5.3. Conclusion ?
On utilise le même nombre de porte.
Page 11 sur 21
5.4. Réaliser à partir du logigramme obtenu (portes NAND), un schéma de câblage
en utilisant le brochage normalisé. Vous utiliserez une diode
électroluminescente de protection en série pour visualiser Y.
+ VCC
b
a
c
+ VCC
74 00
74 37
b
a
c
+ VCC
4011
74 804
GND
b
a
c
GND
GND
5.5. Effectuer le câblage et procéder aux essais après vérification du professeur.
6. Soit l'équation de fonctionnement d'un récepteur :
Z  a  (b.c)
6.1. Rechercher le logigramme en utilisant des fonctions NAND à deux entrées :
a
&
a
a.(b.c)
b
c
&
b.c
&
&
b.c
a  (b.c)
6.2. Réaliser à partir du logigramme obtenu, un schéma de câblage en utilisant le
brochage normalisé. Vous utiliserez une diode électroluminescente de
protection en série pour visualiser Z.
+ VCC
b
+ VCC
c
74 00
74 37
+ VCC
74 804
a
a
GND
c
b
4011
b
c
a
GND
GND
6.3. Effectuer le câblage et procéder aux essais après vérification du professeur.
Page 12 sur 21
B 1 – AUTOMATIQUE ET INFORMATIQUE
INDUSTRIELLE
S.T.I. - G.E.T.
CIRCUITS LOGIQUES INTÉGRÉS
DOSSIER RESSOURCE
T.P. N° 1
CIRCUITS
LOGIQUES
INTÉGRÉS
Objectif :
 Utiliser le traitement d'informations logiques
 Valider les outils de descriptions
 Valider le comportement réel d'un circuit intégré face à un problème logique posé
Matériel :
Documents :
Aucun document autorisé
Secteur : Salle de cours
Nom, Prénom :
Durée : 3 heures
Classe, Groupe :
Page 13 sur 21
CIRCUIT INTÉGRÉ LOGIQUE
1. Présentation
Comme son nom d'indique, le circuit intégré permet d'intégrer, c'est à dire de
miniaturiser, des opérations logiques, tel que les fonctions NON, ET, OU, NON-ET
…
Suivant l'évolution permanente des technologies, on arrive à intégrer de plus en plus
d'opérateurs en un minimum de place.
Les circuits proposés ici sont des circuits simples, mais d'autres circuits, de
taille similaire, sont courants dans des applications informatiques
(microprocesseurs). Ils se caractérisent alors par une grande complexité interne, et
une densité d'intégration (nombre de transistors au cm²) très importante voir
remarquable.
Remarque : L'INTÉGRATION
La technologie des circuits intégrés à fait des bonds spectaculaires depuis la
technique de l'intégration à petite échelle (SSI) qui permettait de mettre moins de 13
portes logiques par puce ; maintenant grâce à la technique de l'intégration à très
grande échelle (VLSI) ce sont plusieurs milliers de composant que l'on intègre dans
une puce. Entre ces deux pôles, il y a la technique de l'intégration à moyenne échelle
(MSI) grâce à laquelle on met entre 13 et 99 portes logiques par puce et l'intégration
à grande échelle (LSI).
2. Familles Logiques
L'utilisation presque universelle des CI rend maintenant nécessaire la
connaissance des caractéristiques des familles logiques les plus courantes.
Il est possible de classer toutes les familles logiques en deux catégories générales
selon le dispositif utilisé dans la fabrication du circuit.
D'une part, il y a les familles bipolaires, telles que TTL et ECL, qui utilisent des
transistors bipolaires (NPN, PNP) comme principal élément de circuit.
D'autre part, il y a les familles MOS qui gravitent autour des transistors à effet de
champ (PMOS, NMOS et CMOS)
Actuellement les familles logiques TTL et CMOS dominent les secteurs
d'applications.
3. Caractéristiques communes des circuits intégrés :
-
D'un point de vue électrique, un circuit intégré est caractérisé par :
Sa tension d'alimentation
Sa puissance consommée
Sa vitesse de commutation
Sa protection interne contre les parasites externes
Page 14 sur 21
- Ses paramètres relatifs aux règles d'association avec d'autres circuits, du même
type ou non.
3.1. Les niveaux logiques
Étant entendu que ces opérations logiques traitent des informations binaires
(Tout Ou Rien), chaque état logique correspondra à une valeur de tension très
précise. On distinguera :
- L'état Haut (High), symbolisé par H
- L'état Bas (Low), symbolisé par L
Ces états H et L sont donc des niveaux de tension
On définit, en réalité 4 niveaux de tensions : 2 pour l'entrée de l'opérateur, 2 pour
sa sortie.
3.1.1. Tensions d'entrées (Input)
VIL : Voltage Input Low. C'est la tension d'entrée, niveau bas, correspondante au
niveau de tension nécessaire pour avoir un 0 logique en entrée. Toute tension
supérieure à ce niveau ne sera pas considérée comme un état Bas par le circuit
logique.
VIH : Voltage Input High. C'est la tension d'entrée, niveau Haut, correspondante
au niveau de tension nécessaire pour avoir un 1 logique en entrée. Toute tension
inférieure à ce niveau ne sera pas considérée comme un état Haut par le circuit
logique.
3.1.2. Tensions de sortie (Output)
VOL : Voltage Output Low. C'est la tension de sortie, niveau Bas, correspondante
au 0 logique, en sortie d'un circuit logique. La valeur maxi de V OL est généralement
spécifiée.
VOH : Voltage Output High. C'est la tension de sortie, niveau Haut,
correspondante au 1 logique, en sortie d'un circuit logique. La valeur mini de V OH est
généralement spécifiée.
Remarques : Alimentation des circuits
Technologie TTL : 5 V
Technologie CMOS : de 3 à 15 V
Les états, ou niveaux, sont caractérisés par des valeurs de tensions dont les
limites sont précisées.
ÉTAT 1 : Niveau Haut (High), présence de tension : H
ÉTAT 0 : Niveau Bas (Low), absence de tension : L
Page 15 sur 21
Exemple pour un circuit TTL porte NAND
5.0
ETAT HAUT
4.0
3.0
2.0
1.0
VIH=2V
IH=16 m A
VIL=0.8 V
ETAT BAS
VOH=2.4V
Il=-1.6 m A
VOL=0.4V
0.0
tension d'entrée
Tension de sortie
IH et IL sont les courants circulant entre 1 entrée en 1 sortie, compté positif
lorsqu'il sort d'une porte. A partir de ces valeurs de courant, on peut déterminer la
sortance d'un composant. La sortance est le nombre d'entrée de circuit logique qui
peut être alimenté sur une seule sortie logique.
Exemple :
- de TTL vers TTL, la sortance est de 10
- De TTL vers HCTMOS, la sortance est théoriquement illimité, la limite est fixée
par la vitesse de propagation.
- de CMOS vers TTL, la sortance est nulle, on ne peut pas connecter un circuit
CMOS vers un circuit TTL
- De TTL vers CMOS, il n'y a pas de sortance, les portes sont incompatibles. Pour
éviter une incompatibilité de portes, il faut un circuit intermédiaire pour pourvoir
rendre ces portes compatibles.
3.2. Vitesse de commutation
C'est le temps que met une information pour franchir un opérateur logique. On
l'appelle aussi temps de propagation.
Pour ces éléments logiques à circuits intégrés, ce temps est situé entre 2 et 100 ns
3.3. Immunité aux bruits
On l'appelle aussi immunité aux parasites. Lorsqu'une tension parasite
(indésirable) se superpose à un signal logique, elle peut perturber le fonctionnement
des opérateurs logiques. A la conception, les circuits intégrés doivent donc être
prévus pour résister à ces parasites, dans une certaine limite.
Il existe une immunité aux bruits par état logique, noté VH pour l'état Haut et
VL pour l'état Bas et sont donné par :
VH = VOH – VIH
et
VL = VIL - VOL
3.4. Température de fonctionnement
Page 16 sur 21
C'est la plage de température ambiante, donc externe au boîtier, dans laquelle
un circuit intégré fonctionne normalement. Au niveau du transistor composant la
portes, on peut atteindre des températures beaucoup plus élevé (> 180 °C). Ces
températures sont indiquées selon 2 séries :
- Série militaire : - 55 °C à + 125 °C
- Série commerciale : 0 °C à + 70 °C
3.5. Consommation
La consommation est différente, suivant que l'opérateur logique délivre un niveau
Haut ou un niveau Bas. On prend la valeur moyenne.
Exemple : en technologie TTL : 1 mW à 100 mW par porte.
4. Précautions d'emploi
- Des circuits logiques, surtout les CMOS, peuvent être détruits par des tensions
statiques, si on les manipule sans précaution. Il faut éviter, par exemple, les
vêtements en nylon, le plastiques, ou toute autre source de charges statiques.
- Toutes les entrées d'un opérateur logique doivent être connectées à un niveau de
tension, afin d'éviter les défauts dus aux parasites. Si une entrée reste non
connectée (patte en l'air), il faut la relier à une autre entrée de la même porte
- En revanche, il ne faut jamais relier 2 sorties entre elle, puisque des différences
d'état logique, et donc de tension, pourraient créer un court-circuit au niveau de
ces sorties.
5. Opérateurs logiques CMOS
5.1. Précautions d'emploi
 Les circuits CMOS sont beaucoup plus sensibles à l'électricité statique et elles
peuvent être détruites si on les manipule sans précaution. On doit relier les
équipements à la terre ainsi que toutes les masses métalliques avec lesquelles ils
peuvent être en contact.
 Ne jamais laisser une patte an l'air. Il faut relier les entrées inutilisées aux entrées
employées ou à l'alimentation par l'intermédiaire d'une résistance élevée (> 10
k)
5.2. Avantages
Les CMOS permettent une forte densité d'intégration, une très faible
consommation, une bonne tenue au parasite. Ils sont pour la plupart compatible avec
la logique TTL, et tout ce qui est de la logique TTL est transposable aux circuits
CMOS.
6. Repérage et brochage des circuits intégrés logiques
Page 17 sur 21
47
31
Le sens dans lequel il faut utiliser le circuit intégré est repéré par une encoche, un
point ou un biseau dans le coin. Ces repères sont toujours placés à une extrémité du
……… 14 13
24
HEF 4001 B
1 2 3 ………
1 3
12
15
circuit, généralement à gauche. Ainsi, en respectant ces règles, on doit, du même
coup, pouvoir lire sur le dessus du circuit, sa référence.
Sur un plan technologique, les circuits intégrés les plus courant ont :
 6
(2 x 3)
 8
(2 x 4)
 14 (2 x 7)
 16 (2 x 8)
 24 (2 x 12)
 28 (2 x 14)
 40 (2 x 20) broches.
Les dimensions du circuit sont normalisées, en fonction du nombre des broches.
Quant à ces broches, elles sont distantes entre elles d'un écartement normalisé de
2.54 mm soi 1/10e de pouce. On appelle aussi cet écartement le pas.
VCC
Exemple d'une porte NAND en TTL
A
Y
B
GND
Page 18 sur 21
Désignation
7400
4 x 2 ET-NON
Q  A.B.
A
&
Q
B
A
Q
B
L
L
H
H
A
L
H
L
H
+VCC 14
1
&
2
4
5
9
10
12
13
7
Q
H
H
H
L
B
7402
4 x 2 OU-NON
Q
B
L
L
H
H
A
L
H
L
H
Q
H
L
L
L
Q
B
L
L
H
H
A
L
H
L
H
Q
L
L
L
H
Q
B
L
L
H
H
A
L
H
L
H
Q
L
H
H
H
Q  A  B.
A
1
Q
B
A
+VCC 14
1
1
2
4
5
9
10
12
13
7
+VCC 14
1
&
2
4
5
9
10
12
13
7
+VCC 14
1
1
2
4
5
9
10
12
13
7
+VCC 14
1
1
3
5
B
7408
4 x 2 ET
Q  A.B
A
&
Q
B
A
B
7432
4 x 2 OU
QAB
A
1
Q
B
A
B
7404
6 NON
A
L
H
QA
A
Symbolisation
simplifiée
Table de vérité
1
Q
A
Q  A.B  C.D
&
C
D
&
9
11
13
Q
7451
2 x 2 ET-OU-NON
A
B
Q
H
L
1
Q
Brochage
3
6
9
&
&
&
&
1
1
11
3
6
9
1
1
11
3
6
&
&
9
&
&
1
1
1
1
11
3
6
9
11
2
4
6
1
8
10
12
1
1
1
1
1
7
+VCC 14
A.B C.D Q
L
L H
L
H L
H
L L
H
H L
2
3
4
5
&
1
6
&
&
&
9
10
1
13
1
&
1
&
8
7
Page 19 sur 21
B 1 – AUTOMATIQUE ET INFORMATIQUE
INDUSTRIELLE
S.T.I. - G.E.T.
CIRCUITS LOGIQUES INTÉGRÉS
DOSSIER TRANSPARENT
T.P. N° 1
CIRCUITS
LOGIQUES
INTÉGRÉS
Objectif :
 Utiliser le traitement d'informations logiques
 Valider les outils de descriptions
 Valider le comportement réel d'un circuit intégré face à un problème logique posé
Matériel :
Documents :
Aucun document autorisé
Secteur : Salle de cours
Nom, Prénom :
Durée : 3 heures
Classe, Groupe :
Page 20 sur 21
Page 21 sur 21