chapitre-1-architecture-psoc

Cours PSoC 2019/2020
Hmaied Sarhene Page 1
Chapitre 1 Architecture d'un PSOC
1.1 Définition
PSoC : Programmable System on Chip, est une famille de circuits intégrés
introduits au début des années 2000 par Cypress
C'est un circuit intégré qui comprend un microcontrôleur et des fonctions
logiques et analogiques configurables et interconnectables entre eux.
L'idée est de remplacer le microcontrôleur et les circuits d'interfaces analogiques
(convertisseurs AN et NA, filtres, amplificateurs opérationnels, etc..) ou
numériques (compteurs, timers, uart, interfaces pour bus divers, etc..) associés
par un circuit unique. On intègre ainsi un système électronique embarqué
complet dans un circuit intégré unique, ou tout au moins, on réduit très
considérablement le nombre de composants
Le PSoC est un circuit reconfigurable en fonctionnement : on peut par exemple
imaginer un système embarqué qui s'arrête de fonctionner 1 à 2 minutes par jour
pour se reconfigurer en modem et envoyer toutes les données qu'il a acquises
dans la journée. Les fonctions utilisées pour la mesure sont reconfigurées en
modem.

Cours PSoC 2019/2020
Hmaied Sarhene Page 2
1.2. Applications
Elles sont très variées ainsi que le montre ce document Cypress.

Cours PSoC 2019/2020
Hmaied Sarhene Page 3
1.3. Architecture d'un PSoC
Un PSoC est formé de :
-Un cœur Microcontrôleur8-bits, avec
• Mémoire Flash
• Oscillateurs internes (pas de quartz externe)
• Multiplieur/accumulateur
• Contrôleur d'interruptions, Sleep Timer, Watchdog Timer
• Contrôleur I2C
-Des blocs logiques et analogiques banalisés configurables
• Blocs logiques configurables en compteurs, timers, UARTs, PWMs, SPI,
générateurs CRC, séquences pseudo aléatoires, etc.
• Blocs analogiques configurables en amplis-op simples, comparateurs,
filtres, CNAs, CANs, modem, etc.
1.3.1. Mémoire Flash
-4K-32K octets
-architecture extensible à64K octets
-espace spécifique (ROM) en mode superviseur

Cours PSoC 2019/2020
Hmaied Sarhene Page 4
Mapping mémoire Flash
Protection mémoire Flash
•Protection par blocs de 64 octets
•4 niveaux de protection pour chaque bloc
–programmation, lecture externe, écriture interne autorisées
–programmation et écriture autorisées, lecture externe interdite
–écriture autorisée, programmation et lecture externe interdites
–programmation, écriture, lecture externe interdites
•Suppression de la protection par effacement complet du composant
1.3.2. Mémoire RAM
-Mémoire paginée, 1 page = 256 octets
-Jusqu'à 8 pages
-1-8 pages selon la famille
Mapping mémoire RAM

Cours PSoC 2019/2020
Hmaied Sarhene Page 5
1.3.3. Registres
-pour l'accès aux fonctions internes, aux blocs logiques/analogiques et aux
E/S
-deux bancs de 256registres
1.3.4. Oscillateurs et Horloges
 Oscillateur interne principal
-Fréquence 48MHz
-Précision +/-2,5% sans composant externe