
Relier les 2 entrées et la sortie à la porte.
Double cliquer sur les pattes pour modifier leur nom (par exemple A, B et ET) et leur propriétés.
Enregistrer le fichier (cliquer sur l’icône Save)
Nom proposé : Test(.bdf)
OK
Lancer la compilation avec :
Processing->Compiler Tool
ou
Cliquer sur l’icône Start Compilation
Observer le résultat de compilation (Compilation Report ).
Affectation des pattes sur le FPGA :
Sur la carte d’application DE2, on connecte les deux entrées du ET sur SW0 et SW1(N25 et N26), et la sortie sur LEDG0
(Led verte 0, AE22) :
Assignments->Assignment Editor
o Category : Pin
o Edit :
Colonne To : double-cliquer – Choisir la 1ère patte d’entrée
Colonne Location : double-cliquer – Choisir PIN_N25 (ou taper N25)
2ème patte d’entrée : N26
Patte de sortie : AE22
o Fermer la boite de dialogue (enregistrer les modifications).
Recompiler le projet.
Créer un nouveau Block Diagram / Schematic File
Faire un additionneur binaire avec retenue.
Enregistrer sous : Additionneur2.bdf
File->Create/update->Create Symbol Files for Current File
o Enregistrer Additionneur2.bsf
Fermer la fenêtre Additionneur2.gdf
Revenir à la fenêtre Test.gdf
Insérer le symbole Additionneur2 :
Click-droit
o Insert
Symbol …
Additionneur2 (dans Project)
Relier les entrées de l’additionneur aux entrées du ET
Tirer une ligne depuis A
o Click-droit : Properties
Name : nom du signal d’entrée (A)