TH ` ESE DOCTORAT DE L’UNIVERSIT ´ E DE TOULOUSE

THÈSE
En vue de l’obtention du
DOCTORAT DE L’UNIVERSITÉ DE TOULOUSE
Délivré par : l’Institut National Polytechnique de Toulouse (INP Toulouse)
Présentée et soutenue le 28/05/2015 par :
Timothé ROSSIGNOL
Contribution à la caractérisation et à la commande rapprochée de
composants à grand gap moyenne tension pour onduleur de tension
Stéphane AZZOPARDI
Stéphane LEFEBVRE
Bruno ALLARD
Frédéric RICHARDEAU
Marc COUSINEAU
Hugues DOFFIN
René ESCOFFIER
JURY
Maı̂tre de Conférences, IMS
Université de Bordeaux
Professeur des Universités,
SATIE, CNAM Paris
Professeur des Universités,
Ampère, INSA LYON
Directeur de recherche CNRS,
LAPLACE
Maı̂tre de Conférences
LAPLACE, INP Toulouse
Ingénieur, RENAULT,
Technocentre Guyancourt
Ingénieur, CEA LETI, Grenoble
Rapporteur
Rapporteur
Examinateur
Directeur de thèse
École doctorale et spécialité :
GEET : Génie Electrique
Unité de Recherche :
LAboratoire PLAsma et Conversion d’Energie (UMR CNRS-INPT-UPS 5213)
Directeur de Thèse :
Frédéric RICHARDEAU
Rapporteurs :
Stéphane AZZOPARDI et Stéphane LEFEBVRE
Co-Encadrant
Co-Encadrant
Invité
Avant-propos
Remerciements
Je ne pourrais commencer ce manuscrit sans adresser des chaleureux remerciements à tous ceux qui m’ont
accompagné durant ces trois années de thèse.
En premier lieu, je remercie très sincèrement Frédéric Richardeau et Marc Cousineau mes encadrants de
thèse au laboratoire Laplace. Ils m’ont accompagné et guidé du mieux que l’on puisse l’imaginer d’un bout à
l’autre de la thèse.
Toujours au laboratoire, je remercie également ceux qui ont partagé mon bureau pendant ces trois années ;
Didier Flumian (le professeur d’orthographe), Léon Havez (le permaculteur), Jérémy Bourdon (le pilote
d’avion), Bassem Mouawad (le libanais), sans oublier Aurélien Lesage (le dormeur).
Pour finir avec les collègues de bureau, j’adresse également une pensée à tous ceux que j’ai croisés au sein
du laboratoire ; avec qui j’ai pu travailler, jouer au foot, ou simplement partager une tranche de vie. En
commençant par Jean-Marc, Sébastien V sur qui j’ai toujours pu compter pour m’accompagner dans mon travail.
Merci également à tous les résidents de l’aile sud du 5e étage : Nicolas V, Julio, Olivier, Alvaro, Xavier, Bang,
Anne, Xiao, Céline, Thierry M et Thierry L, Nicolas R, Guillaume et Emanuel mais aussi Bernardo, Sebastien S,
Etienne, Samer, Julie, Jacques, David, Carine, Catherine et Valérie ; sans oublier la team foot, Clément,
Mustapha, Julien, Adam, Francis, Pascal, Jean-Pierre et Laura.
Ensuite, je souhaite remercier la partie RENAULT de ma thèse. Je remercie sincèrement toutes les
personnes que j’ai côtoyées au Technocentre et qui ont rendu mes séjours toujours très agréables. Mehdi,
Hugues, Alain, Serge, Samuel, Jeanne, Pierrick, Charles, Ariane, Nadim, Antoine, Nathalie et Guillaume.
Je voudrais également remercier tous mes amis : Stéphane, Asma, Haythem, David, Driss, Sofia, Serge,
Manel, Houssem, Dony, Sana, Tarek, Marine, Meriem, Moez, Pascal, Rim, Zied, Henrique, Fathia, Zakaria,
Vincent, Dominique, et tous les autres !
Pour finir, car rien n’aurait été possible sans eux, je pense très fort à ma famille. Mon épouse, ma mère,
mon père, ma sœur et mes frères ; mais aussi mes grands-parents, mes oncles et tantes, cousins et cousines, et
toute ma famille en Tunisie.
A tous, merci beaucoup.
Mais aussi…
Trois ans de thèses, c’est aussi : des fiançailles, un mariage, un titre de champion de France, une aventure
en ligue des champions (Gelsenkirchen – Athènes – Londres), une élection présidentielle, deux déménagements,
deux voitures, une paire de lunette, des voyages (Barcelone – Saragosse – San Sebastien – Rome – Nuremberg –
Hambourg – Kairouan – Monastir – Djerba) et Rémi Fraisse.
« Le chemin que l’on emprunte est plus important que le but à atteindre »
Attribué à Melchisédech, Roi Biblique
TABLE DES MATIERES PRINCIPALE
Table des matières principale
Avant-propos ....................................................................................................................................1
Table des matières principale ...........................................................................................................5
Introduction générale .......................................................................................................................7
Contexte global ............................................................................................................................................. 7
Contexte Technique ...................................................................................................................................... 7
Chapitre 1 : Etat de l’art ..................................................................................................................9
1.
Introduction ....................................................................................................................................... 10
2.
Les interrupteurs de puissances ........................................................................................................... 12
3.
4.
2.1.
Du silicium aux matériaux à grand gap ....................................................................................... 12
2.2.
Le transistor à forte mobilité d’électron en nitrure de gallium...................................................... 17
2.3.
Comparaison et performances des différentes technologies d’interrupteurs .................................. 21
2.4.
Conclusion................................................................................................................................. 27
Le driver ............................................................................................................................................ 28
3.1.
Les différentes architectures de buffer ........................................................................................ 29
3.2.
Temps morts et conduction inverse (quadrant III) ....................................................................... 31
3.3.
Protection de la grille ................................................................................................................. 33
3.4.
Gestion sécuritaire du Normally-ON .......................................................................................... 35
3.5.
Transmissions des signaux de commandes et des alimentations des drivers ................................. 38
Conclusion du chapitre ....................................................................................................................... 43
Chapitre 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un
MOSFET SiC haute performance .................................................................................................. 45
1.
Introduction ....................................................................................................................................... 46
2.
Rappels des mécanismes de la commutation ....................................................................................... 46
2.1.
Etude des commutations dans une cellule hacheur ...................................................................... 46
2.2.
Bilan et perspectives .................................................................................................................. 55
2.3.
Seconde approche de modélisation : modèle mathématique « simple » des dv/dt ......................... 58
2.4.
Conclusion................................................................................................................................. 63
3.
Caractérisation d’un MOSFET SiC et mise en œuvre d’une stratégie de commande passive de la
commutation ............................................................................................................................................... 63
4.
3.1.
Présentation du banc de caractérisation ....................................................................................... 64
3.2.
Caractérisation dynamique du composant CMF20120D .............................................................. 71
3.3.
Caractérisation dynamique à CGD variable : contrôle passif des dv/dt ........................................... 74
3.4.
Application du modèle analytique de dv/dt ................................................................................. 77
3.5.
Conclusion................................................................................................................................. 79
Commande active des commutations : présentation d’une boucle de contrôle du di/dt.......................... 80
5
TABLE DES MATIERES PRINCIPALE
5.
4.1.
Contexte .................................................................................................................................... 80
4.2.
Présentation de la boucle d’asservissement ................................................................................. 82
4.3.
Etude Fréquentielle .................................................................................................................... 84
4.4.
Simulation temporelle ................................................................................................................ 89
Conclusion du chapitre ....................................................................................................................... 91
Chapitre 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir
d’un module GaN Normally ON..................................................................................................... 93
1.
Introduction ....................................................................................................................................... 94
2.
Elaboration d’un modèle comportemental d’un HEMT GaN à partir de caractérisations statiques et
dynamiques sur un module GaN .................................................................................................................. 94
3.
2.1.
Introduction ............................................................................................................................... 94
2.2.
Caractérisations statiques du module GaN et modèle comportemental statique ............................ 95
2.3.
Caractérisations dynamiques du module GaN et modèle comportemental dynamique ................ 109
2.4.
Conclusion sur l’élaboration du modèle comportemental du transistor HEMT GaN ................... 118
Utilisations du modèle comportemental ............................................................................................ 119
3.1.
Simulation d’un onduleur MLI ................................................................................................. 119
3.2.
Confrontation : modèle analytique de dv/dt, simulations à partir du modèle comportemental et
résultats de mesures............................................................................................................................... 125
4.
5.
3.3.
Boucle de contrôle du di/dt : application au HEMT GaN Normally ON ..................................... 126
3.4.
Bilan sur l’utilisation du modèle comportemental ..................................................................... 132
Etude et mise en œuvre d’un dispositif disjoncteur dédiée aux composants Normally ON .................. 132
4.1.
Etude ....................................................................................................................................... 133
4.2.
Mise en œuvre ......................................................................................................................... 136
4.3.
Conclusion sur le dispositif disjoncteur dédié aux composants Normally-ON ............................ 138
Conclusion du chapitre ..................................................................................................................... 139
Conclusion générale ...................................................................................................................... 141
Bilan ......................................................................................................................................................... 141
Perspectives .............................................................................................................................................. 142
Références bibliographiques ......................................................................................................... 144
Résumé .......................................................................................................................................... 148
Abstract ......................................................................................................................................... 149
6
INTRODUCTION GENERALE
Introduction générale
Contexte global
Vers l’émergence des véhicules électriques
En ce début du XXIe siècle, notre société doit faire face à des enjeux majeurs tels quel les changements
climatiques à l’échelle mondiale, la qualité de l’air dans les villes mais également la dépendance énergétique aux
énergies fossiles. Les véhicules électriques hybrides (HEV) et tout électriques (EV) peuvent être un des éléments
de réponse face à ces problématiques.
Cependant, une étude de l’Agence De l’Environnement et de la Maîtrise de l’Energie (ADEME, [1]) vient
nuancer l’étiquette « véhicule propre » que l’on aime apposer sur les véhicules électriques. Cette étude révèle
que lors de sa conception, à cause de l’impact lié à l’extraction des métaux qui composent la batterie, ou lors de
son utilisation, selon la provenance de l’électricité (centrale thermique, nucléaire ou filière renouvelable), le VE
génère beaucoup de CO2. Par exemple, en France, avec une énergie électrique provenant à 75% du nucléaire, le
VE devient globalement avantageux par rapport au véhicule thermique (VT) à partir de 100 000 km [2]. Les pays
comme l’Allemagne, la Chine ou l’Inde, qui sont fortement dépendant de leurs centrales thermiques, présentent
des bilans globaux moins avantageux voire même négatif vis-à-vis du véhicule thermique.
Malgré ces réserves et compte tenu que l’Europe est un territoire très peu pétrolifère [3], la volonté
politique par l’intermédiaire de la commission européenne est d’encourager le développement du véhicule
électrique [4]. En chiffres, les objectifs sont de 5 millions de véhicules et 55 000 points de recharge publics d’ici
2020 pour la France ([5] et [6]). Ainsi, après une année 2014 difficile à cause du changement de calcul dans les
avantages fiscaux, le début d’année 2015 marque un réel décollage des ventes des véhicules tout électriques ([7]
et [8]).
Finalement, une autre perspective rend également le véhicule électrique intéressant. Elle concerne les
opportunités dans le domaine dit du « V2G », véhicule vers le réseau ou vehicle to grid, en anglais. Comme son
nom l’indique, ce sujet concerne la réversibilité des véhicules électriques et leur capacité à rendre de l’énergie au
réseau, notamment au moment des pics de consommation, permettant ainsi une baisse globale de la production
d’énergie. Parallèlement, le parc automobile connecté au réseau peut être une solution aux difficultés de stockage
de l’énergie électrique issue des filières renouvelables (solaire, éolien, …) ; cette production dépendant des
conditions climatiques et non des besoins des usagers. L’opportunité étant, in fine, celle d’un cercle vertueux :
plus de moyens de stockage – plus de production d’énergie issue des filière renouvelables – meilleur bilan
carbone globale pour le VE ([9], [10] et [11]).
Contexte Technique
Les composants à grand gap « moyenne tension » pour onduleur de tension
Dans ce contexte, le groupe Renault a mis sur le marché, en 2011 une gamme complète de véhicules tout
électrique dont les modèles les plus puissants reposent sur une base à bus DC 400V issus d’accumulateurs LiIon. Les principales fonctions de puissances à assurer sont l’onduleur, le chargeur et le convertisseur DC/DC
isolé assurant l’interfaçage entre le bus de traction et le réseau TBT 14V. Sur les modèles Renault, les onduleurs
assurant la traction couvrent une plage allant de 50kW à 70kW et doivent évidemment, comme tout système de
puissance embarqué, être caractérisé par un haut rendement énergétique, une grande robustesse et un haut niveau
de sécurité dans toutes les phases de fonctionnement du véhicule.
Parallèlement, le domaine de l’électronique de puissance connaît depuis quelques années une révolution
technologique avec la mise sur le marché d’interrupteurs de puissance moyenne tension à grand gap. Ceux-ci
sont caractérisés par des vitesses de commutation en tension et en courant extrêmement rapides (dv/dt, jusqu’à
150V/ns ; di/dt supérieur à 1A/ns), avec une quasi-absence de charge de recouvrement (QRR = 0C, sur les
7
INTRODUCTION GENERALE
composants GaN), ainsi qu'une résistance spécifique à l’état passant très faible (jusqu’à 2m .cm²). Ces
interrupteurs se déclinent aujourd’hui, sous la forme de BJT, JFET, MOSFET et de diodes Schottky en SiC
600V/1200V, de transistors HEMT latéraux et de diodes latérales GaN 600V.
Inévitablement et comme toujours dans le domaine de la puissance, ces avantages « intrinsèques » sont
contrebalancés sur le plan « système ». Ainsi, la génération de très forts dv/dt est source de bruit et génère la
circulation de courant de mode commun dans les substrats de report, les drivers, les alimentations et les
connexions au réseau ; les di/dt extrêmes, quant à eux, génèrent des surtensions liées au câblage et des
perturbations électromagnétiques par le biais de la maille de puissance et des mailles de commande. Tout cela est
perturbateur pour l’électronique du convertisseur et son environnement proche et participe à l’apparition de
décharge partielle de la machine électrique de traction, réduisant potentiellement sa durée de vie.
Au vu de ces problématiques, la caractérisation de ces composants, leur intégration ainsi que l’optimisation
de leur pilotage sont des enjeux actuels de premier plan. D’une part, avec la volonté de limiter les très forts
fronts de commutation, tout en limitant au maximum l’augmentation des pertes par commutation consécutives à
ce ralentissement ; d’autre part avec la prise en compte de la caractéristique intrinsèque de type « Normally ON »
de certaines de ces puces qui est une source évidente d’insécurité sur un onduleur de tension. Enfin, l'absence de
diode de corps sur les HEMT GaN implique une caractérisation approfondie du mécanisme de conduction
inverse de ces composants en vue d'une gestion spécifique en situation opérationnelle dans un bras d'onduleur.
Sur cette base, le travail de thèse a adressé trois problématiques majeures :
1) l’analyse détaillée des phénomènes de commutation,
2) la caractérisation de ces nouveaux composants,
3) les stratégies de commande rapprochée de ces composants.
Le plan détaillé du manuscrit de thèse se décompose comme suit :
Le Chapitre 1 présente un état de l’art des interrupteurs de puissances et de leur commande rapprochée dans
le contexte « onduleur de tension haute performance de calibres moyenne tension (400V – 600V) ». Ce chapitre
s’articule autour de deux thématiques ; tout d’abord sur les interrupteurs de puissances, nous montrerons
pourquoi les composants à grand gap s’imposent comme des concurrents des IGBT et des MOSFET ; ensuite sur
la commande rapprochée, nous dresserons un état de l’art des problématiques et des solutions associées tout en
introduisant les thématiques qui ont été développées durant la thèse.
Le Chapitre 2 est formé de trois parties. Premièrement, une analyse détaillée des phénomènes de
commutation se concluant par l’établissement d’un modèle analytique des dv/dt et di/dt. Deuxièmement, la
caractérisation d’un MOSFET SiC 1200V, permettant l’acquisition d’un savoir-faire dans le domaine de la
caractérisation des composants à commutations rapides. Finalement, à partir du modèle analytique et des
résultats de caractérisation nous mettrons en œuvre, en pratique et en simulations, des stratégies de contrôle des
commutations. Nous réaliserons dans un premier temps un contrôle passif (variations de la résistance de grille
et/ou introduction d’une capacité externe entre grille et drain) et dans un second temps un contrôle actif des
commutations (présentation d’une boucle locale de contrôle rapide des di/dt). Ces stratégies de commandes
seront évaluées de manière quantitative par l’intermédiaire de courbes de compromis entre la rapidité de
commutation et les pertes.
Finalement, dans le Chapitre 3, nous commencerons par une présentation d’une campagne de
caractérisation statique et dynamique d’un module GaN Normally-ON issue d'une filière prototype du CEA
LETI de Grenoble. A partir de ce travail, nous proposerons et détaillerons le fonctionnement d’un modèle
comportemental complet du transistor HEMT GaN, en mode de conduction direct et inverse dédié à la
simulation comportementale « circuit » dans le contexte onduleurs de tension. L’utilisation du modèle pour la
prédiction des pertes ou encore l’étude du contrôle actif et passif des commutations fera l’objet d’une seconde
partie. Enfin, la problématique sécuritaire concernant les composants Normally-ON ainsi que la détection de
court-circuit de bras est adressée par la dernière partie, dans laquelle nous présentons l’étude et la mise en œuvre
d’un disjoncteur.
8
CHAPITRE 1 : Etat de l’art
1. Chapitre 1 : Etat de l’art
Contexte : l’onduleur de traction haute-performance, moyenne tension
Table des matières
1.
Introduction ....................................................................................................................................... 10
2.
Les interrupteurs de puissances ........................................................................................................... 12
3.
4.
2.1.
Du silicium aux matériaux à grand gap ....................................................................................... 12
2.2.
Le transistor à forte mobilité d’électron en nitrure de gallium...................................................... 17
2.3.
Comparaison et performances des différentes technologies d’interrupteurs .................................. 21
2.4.
Conclusion................................................................................................................................. 27
Le driver ............................................................................................................................................ 28
3.1.
Les différentes architectures de buffer ........................................................................................ 29
3.2.
Temps morts et conduction inverse (quadrant III) ....................................................................... 31
3.3.
Protection de la grille ................................................................................................................. 33
3.4.
Gestion sécuritaire du Normally-ON .......................................................................................... 35
3.5.
Transmissions des signaux de commandes et des alimentations des drivers ................................. 38
Conclusion du chapitre ....................................................................................................................... 43
9
CHAPITRE 1 : Etat de l’art
1. Introduction
Dans les véhicules hybrides (HV) ainsi que dans les véhicules électriques (EV) on retrouve principalement
trois types de convertisseurs statiques (cf. Figure 1-1). Un convertisseur dit « chargeur embarqué » AC/DC
(redresseur actif) pour convertir la tension issue du réseau domestique alternatif en une tension continue 400V
pour charger la batterie de traction. Un convertisseur DC/DC très fortement dévolteur, adaptant le 400V au
réseau très basse tension 14V de la batterie « servitude ». Enfin, le convertisseur au cœur du sujet de la thèse,
l’onduleur de traction (DC/AC). Il permet l’alimentation du moteur électrique à partir de la batterie 400V. Le
Tableau 1-1 liste la gamme Puissance / Fréquence de découpage (FDEC) / Tension DC de ces trois convertisseurs
statiques dans les cas de la Zoé et de la Fluence ZE.
Tableau 1-1 – Convertisseurs statiques embarquées dans la Zoé et la Fluence ZE
Onduleur
Zoé
Fluence
ZE
Puissance
FDEC
60 kW
10kHz
Tension
DC
400V
70 kW
10kHz
400V
Chargeur embarqué
Tension
Puissance FDEC
DC
43kW
10kHz
400V
43kW
10kHz
400V
DC/DC
Puissance
FDEC
3 kW
100kHz
Tension
DC
400V/14V
3 kW
100kHz
400V/14V
Figure 1-1 – Schéma de principe de la chaine de traction d’un véhicule électrique
La Figure 1-2 rappelle le schéma électrique classique d’un onduleur de tension (DC/AC). Il se décompose
en trois bras (cellule de commutation) à deux quadrants présentant une réversibilité en courant et donc incluant
une fonctionnalité « diode ». Chaque cellule est composée d’un interrupteur High-Side (connecté entre VBUS et la
charge) et d’un interrupteur Low-Side (connecté entre la charge et 0V). Un driver est associé à chaque
interrupteur.
Dans cette application les onduleurs pour moteurs sont des topologies à commutations dures. De ce fait à
l’amorçage un composant doit commuter le courant de charge plus un courant de recouvrement de la diode du
transistor homologue. Dans ce contexte, les modules IGBT, où les puces se retrouvent hybridées avec
d’excellentes diodes rapides, offrent le meilleur compromis entre énergie de commutation et chute de tension.
Une faible chute de tension dans les diodes est absolument nécessaire pour préserver un bon rendement à faible
vitesse de rotation de la machine mais au couple nominal (ex. accélération en côte ou freinage en descente). A ce
titre, la technologie IGBT-Diode est un standard incontournable aujourd'hui et domine le marché de la moyenne
et de la forte puissance dans les domaines de l'industrie et des transports depuis une trentaine d’années [12].
10
CHAPITRE 1 : Etat de l’art
Figure 1-2- Exemple d’onduleur triphasé
Aujourd’hui, le module IGBT HP1 d’INFINEON est intégré dans les Zoé et Fluences ZE dernières
générations. Il s’agit d’un module intégrant 3 bras. Chaque interrupteur est constitué de deux puces IGBT (0,9
cm² chacune) et de deux puces diodes (0,45 cm² chacune) en parallèle (cf. Figure 1-3). Ainsi, le module est de
calibre 650V/400A. Les puces IGBT sont de type Trench + Field stop (cf. Figure 1-4). Cette structure permet
d’allier le caractère « commutation rapide » des IGBT Non Punch Through tout en limitant l’augmentation de la
chute ohmique à l’état passant liée à ce type de structure.
Figure 1-4 - vue en coupe illustrative d'un IGBT
HP1
Figure 1-3 – Photo du HP1 ouvert
Emergence des composants à grand gap
Depuis les années 1950, les composants à grand gap sont appelés à remplacer les composants en silicium le
jour où ceux-ci atteindraient leur maturité. Mais ce n’est qu’à partir de 2001, avec la première diode Schottky et
le premier transistor bipolaire en carbure de silicium (SiC), que ces composants ont commencé à émerger dans le
monde de l’électronique de puissance [13]. Le début des années 2010 a confirmé cette émergence avec
l’apparition de composants de puissance unipolaires aussi bien en SiC (tout d'abord le JFET puis le MOSFET
dans la gamme 1200V/1700V, [14]), qu’en nitrure de gallium (GaN) (HEMT en topologie latérale jusqu'à 600V,
[15]). Au rayon des perspectives, on peut ainsi lister :
11
CHAPITRE 1 : Etat de l’art
Diminution de la résistance spécifique, permettant pour un courant donné, une réduction de la
taille des puces.
Comportement ohmique à basse tension, permettant de diminuer les pertes par conduction liées à
l’effet du seuil présent dans la technologie IGBT.
Comportement ohmique en conduction inverse offrant deux opportunités majeures. 1) Une
réduction des pertes par conduction (pas d’effet de seuil lié à une diode de corps). 2) Pas de
nécessité d’hybridation d’une diode, permettant un gain de coût et de surface de puce.
Une possibilité de travailler à plus haute température que le silicium permettant d’avoir comme
objectif la suppression du système de refroidissement à eau au profit d’un refroidissement par
convection naturelle.
Le tout offrant la perspective de convertisseur à meilleur rendement, permettant un gain
d’autonomie du véhicule électrique, mais également un convertisseur plus compact, facilitant son
intégration au sein du véhicule.
Cependant, face à ces perspectives avantageuses, de nouveaux risques émergent :
Les technologies GaN et SiC ne sont, pour l’heure, pas encore matures. Cela induit des problèmes
de coût et de fiabilité.
Certains de ces composants sont de type Normally-ON, c'est-à-dire qu’ils ont une tension de seuil
négative. Autrement dit, ils sont passants lorsqu’ils ne sont pas commandés. C’est un risque
sécuritaire majeur à prendre en compte.
Des commutations rapides, génératrices de dv/dt et di/dt extrêmes produisant un ensemble de
perturbations électriques et électromagnétiques détaillé par la suite.
Les composants à grand gap, particulièrement les HEMT GaN dans la gamme 600V, s’annoncent ainsi
comme de sérieux concurrent des IGBT [16], [17]. Ce premier chapitre est articulé autour de deux parties. La
première est consacrée aux interrupteurs de puissance pour onduleur et la seconde aux drivers associés à ces
interrupteurs.
2. Les interrupteurs de puissances
2.1. Du silicium aux matériaux à grand gap
2.1.1. Rappel théorique sur la technologie silicium
Cette partie s’appuie sur le livre de Stéphane Lefebvre et Francis Miserey : « Composants à semiconducteur pour l’électronique de puissance » [18].
Il existe deux grandes familles d’interrupteurs de puissances, les bipolaires et les unipolaires. Le cas des
IGBT, composants hybrides, est abordé par la suite. La tenue en tension d’un composant de puissance quel qu’il
soit est liée aux caractéristiques d'une région verticale N- faiblement dopée (appelée zone de drift). Plus celle-ci
est épaisse et faiblement dopée et plus la tension de claquage du composant est élevée. Durant la phase de
conduction, dans le cas des composants bipolaires (Figure 1-5), des réservoirs de porteurs P+ et N+ permettent
de moduler à la baisse la résistivité de la région N- par le biais du gradient de concentration qu'ils génèrent
(également appelé « effet d'injection »). Cela permet d’allier à la fois une forte tenue en tension et une forte
densité de courant admissible. Lors de cette phase, les porteurs en excès dans la région N- sont stockés, et plus
on souhaite disposer d’une forte densité de courant, plus on va devoir stocker de porteurs. La rapidité de la
commutation sera ensuite liée à l’installation (à l'amorçage) et surtout à l’évacuation (au blocage) de ses porteurs
en excès. Il découle de cette analyse un compromis évident entre une densité de courant élevée et vitesse de
commutation élevée au blocage. Par ailleurs, les techniques de réduction des durées de vie des porteurs
minoritaires (en particulier l'implantation d'ions lourds) rendent le composant plus résistif et plus sensible à la
température. Ce dernier pouvant être le siège d'un emballement thermique par un courant de fuite excessif et de
latch-up (cas de l'IGBT) de l'interrupteur dans des conditions extrêmes.
12
CHAPITRE 1 : Etat de l’art
Figure 1-5 - Symbole et vue en coupe d'un transistor
bipolaire NPN vertical
Figure 1-6 - Symbole et vue en coupe d'un transistor
MOSFET vertical (unipolaire)
A l'inverse, dans le cas d’une conduction unipolaire (Figure 1-6), il n’y a pas de modulation directe de la
résistivité de la région N-. La densité de courant admissible va donc être limitée si l’on souhaite disposer d’une
tension de claquage élevée, qui peut occasionner une surface active de puce bien supérieure à celle d'un
composant bipolaire. L'absence de charges stockées réduit considérablement la quantité de charge (densité de
courant) à faire transiter pour la commutation et autorise ainsi une commutation plus rapide. De même, l'absence
d'injection procure une sensibilité thermique bien moindre comparée aux composants bipolaires. Cela est
d’autant plus vrai pour des composants de faibles calibres en tension dont la région de tenue en tension peut être
dopée N+. On en déduit un compromis représenté en forme triangulaire (Figure 1-7).
Figure 1-7 – Compromis sur les composants silicium pour l’électronique de puissance
Bénéficiant des propriétés des composants bipolaires et unipolaires, l’Insulated Gate Bipolar Transistor
(IGBT) offre un bon compromis entre rapidité et tenue en tension. L’IGBT est une structure où un MOSFET
commande un Bipolaire PNP (Figure 1-8). Cette hybridation lui permet d’être commandé par des faibles
tensions à travers l'oxyde de champ du MOS, de disposer de faibles pertes à l’état passant en alliant cependant
une forte tenue en tension grâce à l'effet bipolaire du transistor PNP. Sur le principe, l'injection de porteurs dans
la jonction P+N- permet de réduire la résistance de la zone N- faiblement dopée. On peut considérer l'IGBT
comme une variante du MOSFET dans laquelle on utilise l'injection de porteurs par l'anode pour réduire la
résistance du substrat N-.
Figure 1-8 - Symbole et vue en coupe d'un IGBT
13
CHAPITRE 1 : Etat de l’art
Les IGBT sont classés en deux grandes familles de structures. Les punch through (PT) et les non punch
through (NPT), les trench + field stop (T + FS) étant un compromis entre ces deux grandes familles. Des vues en
coupe d’un PT et d’un NPT sont présentées sur la Figure 1-9. Chez les IGBT de type NPT, la suppression de la
couche N+ permet une commutation plus rapide. En effet, la charge stockée est plus faible et permet donc un
blocage plus rapide. Cependant, à l’état passant, la chute de tension est principalement due à la partie MOSFET.
Elle est donc supérieure à celle d’un IGBT PT. Cette forte chute ohmique du NPT peut être réduite par la
formation d'une grille en tranchée aux dépens d'une capacité CISS bien plus importante : c’est l’IGBT Trench +
Field Stop. La structure PT, de fait de la couche P épaisse en face arrière, présente une tension de diffusion
dominante et par voie de conséquence un coefficient de sensibilité thermique VCE négatif. Il est donc très délicat
(voire impossible) de mettre en parallèle des puces PT. Ce problème n'existe pas en structure NPT qui est donc
préféré pour les applications forte puissance.
Figure 1-9 - Vue en coupe de transistors de type PT (à gauche) et NPT (à droite)
De manière plus quantitative cette fois, une méthode de comparaison des composants repose sur l’étude de
la Figure 1-10. Elle permet de visualiser le compromis triangulaire en trois dimensions : tension de blocage,
capacité maximum en courant à l’état passant et fréquence de commutation. La forte densité de courant
admissible par les composants bipolaires autorise leur usage pour des applications de forte puissance mais
limitées aux basses et moyennes fréquences (<50kHz) tandis que la haute vitesse de commutation des
composants unipolaires autorise leur usage pour des applications à hautes fréquences (>100kHz) mais limitées à
la faible puissance. La famille des transistors IGBT, et dans une certaine mesure les transistors MOSFET à
super-jonction, étaient jusqu’à présent les composants capables de rassembler les meilleures caractéristiques et
de couvrir la plus large gamme d'applications industrielles. Le coût silicium par unité d'ampère, à calibre en
tension donné, reste néanmoins plus favorable à l'IGBT [19] qui présente une surface de puce moindre à même
calibre en courant.
Figure 1-10 – Domaines d’utilisation des interrupteurs de puissances
En conclusion, les deux familles (bipolaire et unipolaire) ne peuvent atteindre seules les objectifs de forte
puissance et de haute fréquence. Pour y parvenir on a recours à des associations de puces en parallèle ou plus
14
CHAPITRE 1 : Etat de l’art
judicieusement à des associations de cellules de commutation dont les signaux de commandes sont entrelacés
donnant lieu à des convertisseurs multiniveaux. Cependant, la volonté de challenger les limites du compromis
triangulaire rapidité – tenue en tension – possibilité en courant (Figure 1-7) a amené le concepteur à repousser
toujours plus loin les performances des composants actifs en silicium d’une part. D’autre part cela a favorisé la
recherche pour l'introduction de nouveaux matériaux, dont les matériaux dits à grand gap.
2.1.2. Apport des matériaux à grand gap
Définition
Un semi-conducteur est dit à « grand gap » quand son gap est supérieur à celui du silicium (1,1 eV) mais
aussi de l’arséniure de gallium (AsGa, 1,42 eV). ). Le gap est un niveau énergétique, en électron Volt (eV), entre
la bande de valence et la bande de conduction. De manière simplifiée, l'énergie de gap correspond à l'énergie
nécessaire pour faire transiter une paire électron-trou entre la bande de valence du cristal et la bande de
conduction. Cette énergie dépend de la température à laquelle se produit ce phénomène d'ionisation.
Propriétés des matériaux
Tableau 1-2 -Comparaison à 300K des propriétés des matériaux semi-conducteur conventionnels et à grand gap
Largeur de gap
Eg (eV)
Mobilité des électrons
µn (cm-2.V-1.s-1)
Mobilité des trous
µp (cm-2.V-1.s-1)
Champ critique de claquage
Ec (MV.cm-1)
Concentration intrinsèque de porteurs
ni (cm-3)
Conductivité thermique
(W.cm-1.K-1)
Permittivité relative
Si
6H-SiC
4H-SiC
GaN
1,1
3
3,2
3,4
1500
350
1000
2000
500
50
50
150
0,3
2,5
2,5
3,3
1,6x1010
3x106
8,2x109
1x1010
1,5
4,9
4,9
1,3
12
10
10
10
1
2
2
2,7
1,4
2,8
2,8
2,8
r
Vitesse de saturation des électrons
(x107cm.s-1)
Température de fusion
Tfusion (x1000 °C)
A partir de l'analyse du Tableau 1-2 on peut comprendre comment et où les semiconducteurs à grand gap
sont plus intéressants à utiliser que le silicium d’un point de vue physique du composant. Pour les applications à
haute température, l’agitation thermique dans le réseau cristallin a pour conséquence une diminution de la
hauteur de la bande interdite et facilite le phénomène d'ionisation du cristal. Cela peut faire apparaître un courant
de fuite excessif au sein du matériau au-delà de ses tolérances. Par conséquent, un matériau à grand gap pourra
être utilisé à des températures beaucoup plus élevées. De même pour la tenue en tension d’un composant (notée
VBR), comme le rappelle la relation (1-1), elle est liée au champ critique du matériau qui est issue de l’énergie du
gap. Plus le gap est grand, plus le champ critique est important. L’intérêt pourra donc être, pour une tenue en
tension donnée, une augmentation du dopage (ND) de la zone de drift N- (pouvant même devenir N+ ou N++)
et/ou une diminution de son épaisseur WDRIFT. Le lien entre WDRIFT et ND est donné par la relation (1-2). Cette
propriété des composants à grand gap permet une réduction de la résistance spécifique à l’état passant du
composant ainsi qu’une meilleure intégration en acceptant une plus forte densité de courant. La relation (1-3)
donne la résistance spécifique de la région de drift pour un composant unipolaire. La relation (1-4) donne une
forme générale de la résistance de drift en fonction de l’énergie de gap du matériau. Elle est issue des
expressions (1-1), (1-2) et (1-3) (loi d'Ohm et loi de Gauss).
V BR
W DRIFT . E C
2
15
(1-1)
CHAPITRE 1 : Etat de l’art
W DRIFT
R DRIFT
R DRIFT
. r .E C
q. N D
W DRIFT
q .µ N . N D
(1-2)
0
(1-3)
4 .V BR ²
µN
0.
r .E C
(1-4)
3
Dans les équations (1-1) à (1-4), RDRIFT est la résistance spécifique (en .cm²), WDRIFT la longueur
électrique de la base N-, q la charge élémentaire d’un électron, 0 la permittivité du vide et ND le dopage (les
autres paramètres sont définis dans le Tableau 1-2).
Pour mesurer l’apport technologique des composants à grand gap, il est très courant de présenter le
graphique de la résistance spécifique (RDRIFT en m .cm²) en fonction de la tension de claquage (VBR en V) pour
les technologies silicium, carbure de silicium et nitrure de gallium [9], [10], [11] et [12] (non exhaustif) (Figure
1-11). En tenant compte des relations du claquage dans la jonction, on peut ainsi tracer la courbe de la résistance
spécifique en fonction de la tenue en tension qui va définir « la limite silicium des composants unipolaires ».
Figure 1-11 - Résistance spécifique en fonction de la tenue en tension pour différents matériaux
D'une manière générale ce graphique montre les tendances suivantes :
Des composants silicium en limite asymptotique de leurs performances.
Des composants SiC environ ½ décade au-dessus de la limite asymptotique de leurs performances,
ce qui témoigne d'un niveau de maturité intéressant, mais avec une marge de progrès.
Des composants GaN plus d'une décade au-dessus de la limite asymptotique de leurs
performances, ce qui témoigne d'un niveau de maturité faible, mais avec une marge très
prometteuse. A ce stade ces composants sont déjà plus performants que leurs homologues.
La bande jaune (Figure 1-11) représente la gamme de tension pour les applications véhicules hydrides et
tout électriques (l’ensemble formé par ces véhicules est noté xEV). Dans ce domaine trois solutions sont
concurrentes : les MOSFETS (particulièrement les MOSFET à super jonction), les IGBT et les transistors GaN.
Les MOSFET et les IGBT ont été présentés en introduction de cette partie, nous allons maintenant introduire le
transistor à forte mobilité d’électron en nitrure de gallium.
16
CHAPITRE 1 : Etat de l’art
2.2. Le transistor à forte mobilité d’électron en nitrure de gallium
2.2.1. Introduction
Les transistors à forte mobilité d’électron en GaN, dit High Electron Mobility Transistor (HEMT) en
anglais sont essentiellement de type grille MIS (métal – isolant – semiconducteur), mais ils peuvent également
être de type grille Schottky. Cependant, les auteurs de [20] et [21] ont montré une réduction significative des
courants de fuite par la grille (grille-source et grille-drain) et par le drain (drain-bulk) dans le cas d’utilisation de
grille MIS. La Figure 1-12 montre une vue en coupe d’une structure HEMT classique. Une fine couche
d’AlGaN (donneurs de type N) est superposée au GaN non dopé formant ainsi une hétérojonction produisant un
double résultat. D’une part, une polarisation spontanée et d’autre part une polarisation par effet piézoélectrique,
le tout donnant naissance à un gaz d'électrons très dense et à très forte mobilité dit 2DEG (two Dimensional
Electron Gas en anglais) ([20], [22]).
Figure 1-12 - Vue en coupe d'un HEMT GaN
Le mécanisme de conduction du GaN est ainsi différent de celui du silicium ([23], [24]). Dans le gaz
2DEG, qui se forme à l’interface AlGaN-GaN, les électrons ne sont pas attachés à un atome. Les porteurs
majoritaires sont donc libres et peuvent conduire plus rapidement (comme dans les métaux). Il n’y a pas de
porteur minoritaire et aucune charge stockée principale au niveau de cette région. Le gaz 2DEG rend le
composant naturellement conducteur (Normally-ON, en anglais). Par conséquent, une tension négative doit être
appliquée entre les bornes grille et source de manière à développer un champ électrique venant s'opposer au
champ de polarisation interne et ainsi bloquer le composant. Par souci évidant de sécurité, mais également de
commodité vis-à-vis des technologies existantes les constructeurs ont développé différentes solutions pour
obtenir des transistors GaN naturellement bloqués (Normally OFF). L’article [17] ou la thèse [22], présentent
une revue de ces différentes structures. On peut citer parmi elles, les structures à grille encastrée où la grille vient
physiquement interrompre le gaz 2DEG (dites recessed gate, Figure 1-13), la structure à injection d’ions fluor
sous la grille (présentée en 2.2.2), les structures GIT (présentées en 2.2.3) ou encore les structure cascodes
(présentées en 2.2.4).
Figure 1-13 –Vue en coupe d’une structure HEMT GaN recessed-gate Normally OFF
2.2.2. L’eGaN© de EPC
Fondé en 2007, Efficient Power Conversion Corporation lance en 2009 son premier eGaN®. EPC utilise
l’injection d’ions fluor sous la grille pour obtenir des HEMT Normally OFF [25]. Une vue en coupe est
présentée sur la Figure 1-14.Ces composants restent malgré tout cantonnés à la basse tension (maximum : 300V)
mais ont l’avantage de proposer des capacités CGD et CDS très faibles ainsi que zéro charge de recouvrement [26].
17
CHAPITRE 1 : Etat de l’art
Figure 1-14 –Vue en coupe d’une structure HEMT GaN avec injections d’ions fluor sous la grille
En [27] les auteurs présentent différentes utilisations des composants EPC (EPC1001 à substrat flottant et
EPC2001 à substrat connecté à la source : 100V / 25A / 7m ) :
Associations parallèles (2 et 4 puces)
Mise en œuvre d’un DC/DC 5 phases, 48V vers 24V, PMAX = 1,8kW
Convertisseur série « flying-cap » trois niveaux
Convertisseur à résonance
Les conclusions mettent en avant les nouvelles opportunités qu’offrent ces composants (commutations
rapides). Elles montrent également les nouvelles précautions à prendre pour leur mise en œuvre (compatibilité
électromagnétique et routage optimisé dû aux très forts fronts de commutations di/dt et dv/dt), ainsi que pour leur
caractérisation (proposition d’une méthode dites « d’opposition » pour mesurer les pertes). Tout cela afin
d’obtenir le potentiel maximal de ces composants.
2.2.3. La Structure GIT
Les structures dites GIT (Gate Injection Transistor, Figure 1-15) consistent en l’ajout d’une couche dopée P
sous la grille qui va dépléter localement la zone 2DEG et rendre par conséquent le transistor naturellement
bloqué. Cette structure permet d’obtenir des composants dans la gamme de la moyenne tension ( 600V).
Panasonic a choisi de développer ses composants suivant cette structure [28]. [29] et [30] proposent des
comparaisons avec des IGBT équivalant dans des configurations DC-DC. Dès 2009, [31] proposait déjà un
exemple d’onduleur triphasé totalement intégré dans une seule puce GaN en technologie HEMT GIT (taille de
puce : 6,75 mm², cf. Figure 1-16). En effet, la structure latérale d'un interrupteur élémentaire facilite l'intégration
complète de cellule de commutation dans le même plan et avec des connexions en série ou en parallèle des
interrupteurs en surface de la puce. L'intégration « monolithique » ainsi obtenue est plus directe et simple que ne
l'offrent les structures verticales. La présence d'un substrat silicium passif en face arrière permet aussi d'imaginer
une fonctionnalisation par des auxiliaires siliciums (buffer, auto-alim, capacité de découplage, …). Le Tableau
1-3 donne les caractéristiques typiques de ces puces.
Tableau 1-3 - Extrait de datasheet constructeur
Paramètres
VDS_MAX
Valeurs
600V
ID_MAX
15A
RDSON
58m
Tj_MAX
150°C
IG_MAX
50mA
Charge de grille totale
10nC
(VDD = 400V, ID = 8A, VGS = 3,5V)
18
CHAPITRE 1 : Etat de l’art
Figure 1-15 –Vue en coupe d’une
structure GIT
Figure 1-16- Photographie de l'onduleur intégré
Interrupteur bidirectionnel à structure GIT
Panasonic, toujours, a récemment proposé un HEMT à deux grilles [32], l'une référencée par rapport à la
source et l'autre par rapport au drain. Le composant ainsi obtenu présente une réversibilité en tension et en
courant et peut-être utilisé dans les convertisseurs directs AC/AC. Une vue en coupe de la structure est présentée
sur la Figure 1-17.
Figure 1-17 –Vue en coupe d’une structure GIT bidirectionnelle
2.2.4. Les composant à structure cascodée ou mixtes
Une autre solution pour obtenir des composants Normally-OFF consiste en l’utilisation d’un HEMT GaN
Normally-ON cascodé avec un MOSFET de type N basse tension qui permet de rendre l’ensemble, vu par
l’utilisateur, Normally-OFF (Figure 1-18). Avantages : facilité de mise en œuvre et possibilité de réutilisation de
driver déjà existant. En effet, la grille vue par le driver est celle d’un MOSFET. Les fabricants les plus avancés
dans ce domaine sont TRANSPHORM [33] et RFMD [34]. Cependant, au blocage un temps de recouvrement
supérieur à celui des GaN seul est à prévoir dû aux charges stockées par la diode de corps du MOSFET basse
tension (charges QRR). Ces charges QRR restent tout de même inférieures à celles des diodes Schottky et même
très inférieures à celles d’une diode de corps d’un MOSFET de puissance (une comparaison est réalisée dans la
partie 2.3, Figure 1-27 et Tableau 1-5). L’article [33] détaille le fonctionnement en conduction directe et inverse
d’une telle structure (cf. expressions (1-5) et (1-6) et Figure 1-19). De manière générale, la résistance à l’état
passant du MOSFET basse tension sera négligeable devant celle du transistor GaN de puissance. Ainsi, c’est le
comportement du transistor GaN qui domine dans les phases de conduction (VGS>VTH, quadrants I et III). On
remarque que, lorsque VGS<VTH et ID<0, c’est cette fois le comportement diode, de la diode de corps du transistor
en silicium, qui domine. En résumé, dans le cas de l’article [33] :
VGS=+10V, conduction inverse ou directe (zone ohmique) :
=
.
_
+
19
_
(1-5)
CHAPITRE 1 : Etat de l’art
VGS=0V et ID<0, conduction inverse (temps mort) :
=
Figure 1-18 – Structure cascode
.
_
_
_
(1-6)
Figure 1-19 – ID(VDS) quadrant I et III d’une structure
cascodée. Extrait de l’article [33].
Structure cascode source commune avec MOSFET PMOS
Un autre type de structure cascode est également disponible sur le marché. On présente l’exemple de la
structure Direct Drive d’INFINEON. Un JFET SiC Normally-On est en série, source commune, avec un PMOS
Si. Avantage : un pilotage rapproché optimisé pour chaque composant. Inconvénient : le driver nécessite deux
buffers et deux signaux complémentaires ([35]).
Figure 1-20 - Extrait de documentation constructeur Direct Drive INFINEON
2.2.5. Bilan
On pourra retenir finalement, que les HEMT offrent :
Une structure latérale combinée avec une très faible surface active, gage de capacités structurelles
très réduites en particulier, entre la grille et le drain et le drain et la source. Une telle morphologie
permet un fonctionnement rapide (pas ou peu de charges stockées à évacuer et à injecter entre les
électrodes drain et sources), entraînant une diminution des énergies de commutation. Le ratio entre
la capacité grille – source et grille – drain reste néanmoins de valeur significative permettant un
bon découplage par la grille des perturbations ramenées par les dv/dt.
Une faible résistance spécifique à tenue en tension donnée comme cela a été démontré dans le
paragraphe précédent.
Un composant à seuil VGTH naturellement négatif (Normally-ON) et généralement de valeur faible.
Cette caractéristique peut être source d'une immunité réduite lorsque la commutation se produit
20
CHAPITRE 1 : Etat de l’art
dans un bras d'onduleur. Cependant, les constructeurs ont développé différentes technologies pour
obtenir également des composants à seuil positif (naturellement bloqué).
Les HEMT GaN disposent de résistance à l’état passant RDSON à coefficient de sensibilité
thermique positif. Cela tend à une répartition plus homogène des courants dans les puces. C’est un
point clé dans la perspective de la mise en parallèle de puces pour réaliser des structures « fort
courant ». Remarque : il faut que les écarts de courant inter-puce apparaissent avec des transitoires
lents en regard avec la constante de temps thermique.
Une structure symétrique pouvant être pilotée par rapport à l'électrode de source (quadrant 1) ou
l'électrode de drain (quadrant 3).
Cependant, ces composants sont également sources de problèmes :
Absence d'un autoblocage naturel en présence d'une alimentation auxiliaire inopérante ou d'un
driver défectueux (cas Normally-ON).
Absence de diode de corps, source de pertes supplémentaires dans les séquences de temps mort
d'un bras d'onduleur ou d'un hacheur en conduction synchrone.
Génération de dv/dt et de di/dt élevés (commutations rapides), qui sont sources de perturbations
pour l'environnement, le circuit de puissance et le pilotage même du HEMT.
2.3. Comparaison et performances des différentes technologies d’interrupteurs
2.3.1. Régime statique
Conduction directe (quadrant I)
Nous allons comparer les performances de trois composants, de même calibre, représentatifs des
performances actuelles des trois technologies MOSFET (cas MOSFET à super jonction), IGBT et HEMT GaN
(Tableau 1-4). Les transistors SiC étant de calibre 1200V à 1700V, ne sont pas éligibles au comparatif.
Tableau 1-4 - Composants tests
Technologie
Nom
Fabricant
Calibre
MOSFET à super jonction (Si)
IPW60R125C6
INFINEON
650V / 30A
IGBT (Si)
IKW30N60H3
INFINEON
600V / 30A
HEMT (GaN) cascodé
RFJS3006Q
RFMD
650V / 30A
Le comportement en conduction directe à 25°C des trois composants est présenté sur la Figure 1-21.
L’HEMT GaN et le MOSFET à super jonction (SJ MOSFET) ont un comportement purement ohmique, alors
que l’IGBT a un comportement bipolaire avec une tension de seuil. Le composant GaN est clairement moins
résistif que son concurrent SJ MOSFET. Pour les faibles courants de charge, le comportement résistif génère
moins de pertes à l’état passant que le comportement bipolaire (offset + coude). En revanche pour les forts
courants la technologie IGBT permet d’obtenir une plus faible chute de tension à l’état passant. Les courbes
bleue et rouge se croisent à 60A. Cette valeur est néanmoins au-dessus du calibre du composant et correspondrait
à une forte surcharge thermique.
La Figure 1-22 montre l’impact de l’augmentation de la température sur la conduction directe. Le
comportement résistif (MOSFET et HEMT) subit une plus forte dérive en température que le comportement
bipolaire (IGBT). La mobilité des électrons dans le GaN ou dans le Si évolue de manière sensiblement identique
en fonction de la température à partir de 300K ([36], [37]). En conséquences, les résistances à l’état passant des
transistors GaN et SJ MOSFET subissent des dérives en températures à peu près similaires ; respectivement
0,4m /°C (soit 0,9%/°C) et 1,4m /°C (soit 1,3%/°C) de dérive. Alors que l’IGBT ne subit que 3,7mV/°C (soit
0,2%/°C) de dérive sur sa tension VCESAT, le rendant ainsi très intéressant en conduction directe pour les forts
courants de charge.
21
CHAPITRE 1 : Etat de l’art
Figure 1-21 - I-V, quadrant I à 25°C. Comparaison
HEMT, IGBT et SJ MOSFET
Figure 1-22 - I-V, quadrant I à haute température.
Comparaison HEMT, IGBT et SJ MOSFET
Conduction inverse (quadrant III)
La Figure 1-23, illustre la conduction inverse d’un MOSFET et d’un HEMT GaN [38]. Une des singularités
du HEMT GaN réside dans son mode de conduction inverse. Par construction les HEMT GaN n’incluent pas de
jonction bipolaire parasite. En conséquence, même si la conduction inverse des HEMT GaN ressemble à celle
des MOSFET, elle est en fait très différente, car ces composants n’ont pas de diode de corps. Pour les MOSFET,
lorsque la tension de commande VGS est inférieure au seuil, la conduction inverse (courant positif rentrant par la
source) est un courant de porteurs minoritaires à travers la diode de corps. Alors que le HEMT GaN conduit en
inverse sur le même principe que celui de sa conduction directe mais cette fois en mettant en jeu la
caractéristique de transconductance dans la région entre la grille et le drain du composant. On note toutefois que
si, en direct, le courant de drain est contrôlé par la tension VGS, en inverse, il est contrôlé par la tension VGD. Les
équations (1-7), (1-8) et (1-9) expliquent au premier ordre ce mécanisme. ID_R est le courant circulant de la
source vers le drain (tel qu’ID_R > 0A dans le quadrant III) et grs exprime la transconductance inverse.
_
_
=
_
=
=
(
(
=
(
)
)
(1-7)
.
)
(1-8)
(1-9)
(1-10)
L’équation (1-9) se décompose en deux parties : 1) une constante grs(VGS – VTH) correspondant à un seuil ou
décalage à l’origine, VGS est fixé par le driver à VDRV- durant la conduction inverse, 2) une pente grs.VDS. Sur la
Figure 1-23 b), on peut repérer deux zones dépendant du seuil (VTH = 1,4V pour le EPC1015) :
1) Mode 1 : VGS VTH, le courant de charge circule de la source vers le drain imposant la chute de
tension au transistor (VDS < 0V). VDS sera tel que VGD > VTH. Dans cette zone, le régime de
conduction dit « actif » est générateur de forte pertes dû à l’offset VGS – VTH. Le courant ID est lié à
la tension VGD par la transconductance inverse grs. On nomme ce mode de conduction :
« conduction inverse à fortes pertes ».
2) Mode 2 : VGS > VTH, dans cette zone VGD > VTH (car VDS < 0V (1-10)), le transistor est polarisé dans
sa zone ohmique inverse. Le mécanisme de conduction est exactement le même que dans la zone
ohmique du quadrant I. Le transistor ainsi polarisé peut bénéficier d’une très faible chute de
tension (0,5V à 40A sur la Figure 1-23 b), bien inférieure aux meilleures diodes Schottky SiC
(1,7V à 40A pour l’IDW40G120C5B de INFINEON).
22
CHAPITRE 1 : Etat de l’art
Il s’agit d’une des opportunités majeures des composants HEMT GaN. En effet, cette faible chute de
tension en conduction inverse, par l’usage d’un contrôle approprié de la tension de grille, permet de se passer de
l’hybridation d’une diode en parallèle du transistor et ouvre la voie à des modules plus simples et plus compacts.
Nous verrons dans la partie 2 la conséquence de l'absence de diode durant les temps morts dans une
configuration bras d'onduleur.
VDS = VGS - VTH
1
2
a)
b)
Figure 1-23- a) Illustration de la conduction inverse d'un MOSFET Si (IRF6618). b) Illustration de la
conduction inverse d’un HEMT GaN (EPC1015)
2.3.2. Régime de commutations
Pour mesurer l’avantage des composants à grand gap dans ce mode de fonctionnement, une des solutions
consiste à comparer les capacités d’entrée (CISS ou CIES), de sortie (COSS ou COES) et de contreréaction, dites
capacité Miller (CRSS) pour des composants de technologies différentes mais de mêmes calibres [16]. Plus ces
capacités sont petites, plus les commutations rapides sont possibles, moins grande sera l’énergie de
commutations induite et in fine plus faible sera l'énergie de grille à acheminer par le driver. La Figure 1-24
réalise cette comparaison à partir des composants tests du Tableau 1-4. Elle montre clairement que le composant
GaN est celui qui dispose des capacités les plus petites mais avec une non-linéarité plus forte sous basse-tension.
La tendance est confirmée quand on compare les courbes de gate charge (Figure 1-25). La Figure 1-26, quant à
elle, compare la figure de mérite RON x QGATE pour un panel de composant 600V. Il est en effet intéressant de
noter que pour diminuer la valeur de la résistance à l’état passant du transistor (RON), pour une technologie
donnée, le concepteur augmente la surface du composant. Ceci a pour conséquence d’augmenter la capacité
équivalente que présente le composant, augmentant de fait la charge nécessaire requise pour l’amorcer (QGATE).
Le produit de ces deux grandeurs est donc, dans une certaine mesure, une constante représentative des
performances d’une technologie donnée. A nouveau les solutions en GaN montrent un avantage important par
rapport à leurs concurrents en Si ou en SiC.
Figure 1-24 - C(V) pour différentes technologies
23
CHAPITRE 1 : Etat de l’art
Figure 1-25 - QG(VGS) pour différentes technologies
Figure 1-26 - Figure de mérite RON x QG pour différentes technologies. (Composants 600V)
En commutation dure, les pertes lors de l’amorçage sont essentiellement liées au courant de recouvrement
dans l’interrupteur opposé si une diode de corps est présente. Ces pertes sont à additionner à l'énergie réactive
mise en jeux dans la capacité parasite COSS de chacun des transistors. Le Tableau 1-5 compare les charges de
recouvrement (QRR) pour un SJ MOSFET, une diode Schottky SiC de dernière génération, un HEMT GaN
cascodé et un e-mode HEMT GaN (illustration Figure 1-27). Un IGBT étant unidirectionnel, il est toujours
hybridé avec une diode. Pour améliorer les performances des MOSFET, il est très courant de lui hybrider
également une diode rapide. La mise en œuvre peut alors prendre deux formes : 1) la diode hybridée a un seuil
inférieur à la diode de corps du MOSFET, dans ce cas elle est simplement mise en parallèle ; 2) on annihile la
diode de corps par la mise en série tête bêche d’une diode basse tension – faible seuil, et on hybride la diode
rapide à l’ensemble. Le HEMT GaN seul est quasi idéal et ne présente pas de charge de recouvrement. Le
HEMT GaN cascodé est lui légèrement pénalisé par les charges de recouvrement du MOSFET basse tension
mais reste bien meilleur que les diodes Schottky SiC de dernière génération. Le MOSFET seul est quant à lui
disqualifié.
Tableau 1-5- Comparaison des performances dynamiques
Type
SJ MOSFET
Diode Schottky SiC
HEMT GaN cascodé
e-mode HEMT GaN
Nom
IPW60R125C6
IDW40G120C5
RFJS3006F
GS66508P
Calibre
650V / 30A
1200V / 40A
650V / 30A
650V / 30A
RDSON
125m
-
45m
52m
VTH
3V
1,4V
1,8V
1,6V
QG
96nC
-
15,7nC
6,5nC
QGS
12nC
-
2,8nC
2nC
QGD
49nC
-
3,2nC
2,5nC
QRR
10µC
202nC
37nC
0
EOSS (400V)
7,6µJ
-
5µJ
-
24
CHAPITRE 1 : Etat de l’art
Figure 1-27 - Mesure du courant de recouvrement, comparaison GaN cascodé, diode Schottky et diode de corps
d'un SJ MOSFET ([39])
L’article [40] donne un exemple de comparaison des performances d’un HEMT GaN cascodé et d’un SJ
MOSFET dans une application PFC (Power Factor Correction). Les investigations préliminaires comparent, en
régime de commutation, les interrupteurs HEMT GaN (cascodé ou non) et SJ MOSFET (cf. Tableau 1-6). Elles
confirment le net avantage pour la technologie GaN en terme de rapidité de commutation. Dans l’application
PFC l’utilisation de transistor GaN a également permis d’améliorer le rendement, quel que soit la fréquence de
découpage (Figure 1-28).
Tableau 1-6 – Comparaison des interrupteurs en régime de commutation
tr (ns)
HEMT GaN
Normally-ON
11,3
HEMT GaN
Cascodé
7
tf (ns)
15,5
7,5
32
tdon (ns)
5,5
12,5
23,4
tdoff (ns)
17,5
33,5
125
Pon (µJ)
8,2
5,6
45,4
Poff (µJ)
25,7
13,7
46,9
SJ MOSFET
43,2
Figure 1-28 – Rendement en fonction de la puissance de sortie pour deux fréquences de découpage
25
CHAPITRE 1 : Etat de l’art
2.3.3. Substrat et report de puce
Les substrats pour le GaN
Les substrats en nitrure de gallium sont technologiquement difficiles à obtenir, toujours de taille réduite et
extrêmement cher. Du coup, la plupart des composants GaN actuels sont réalisés sur des substrats SiC ou Si.
Grâce à la haute conductivité thermique du SiC et à un meilleur accord de maille cristalline avec le GaN, les
substrats SiC sont naturellement plus intéressants pour les composants de puissance GaN. Cependant, la
croissance du GaN sur un wafer Si semble être l’avenir pour les applications de masse ceci grâce au très faible
coût du silicium et la très forte capacité de production. Le Tableau 1-7 ([41] et [42]) donne une comparaison des
différents types de substrats sur lesquels on peut faire croître du GaN.
Tableau 1-7 - Comparaison des différents substrats permettant une épitaxie du GaN
Substrat
Bulk GaN
SiC
Silicium
0
3,5%
17%
Taille de wafer disponible (1’’=25,4mm)
3’’
6’’
8’’
Coût [€/cm²]
100
10
0,1
Différence de structure cristalline (%) par rapport au GaN
Les substrats pour le SiC
Le SiC quant à lui doit être obligatoirement réalisé par croissance sur un substrat de même composition.
Aujourd’hui le coût est d’environ 10€/cm² pour des wafers 4’’ [41]. Le développement des wafers en 6’’ devrait
cependant faire baisser ce coût [43].
Technologie de report de puce
Le Tableau 1-8 donne un inventaire des technologies actuelles de report de puce. Les puces en silicium et
carbure de silicium sont des puces à structures verticales avec connexions filaires par bonding, éventuellement
par ruban ou clip pour les puces Si de dimension suffisante. Les puces GaN montées sur des substrats Si ou SiC
sont par définition des composants latéraux. Le drain et la source sont ainsi situés sur le même plan, en surface
de puce. On peut utiliser classiquement la méthode de report par bonding, mais une structure latérale se reporte
naturellement bien en flip-chip et permettra d'avoir une inductance de maille bien plus faible.
Le report flip-chip présente ainsi des atouts indéniables :
Aux niveaux des performances des connexions électriques, la zone active de la puce est en contact
direct avec le substrat de connexion. Dans le cas d'un PCB multicouche, une maille de
commutation orthogonale au plan de substrat de très faible surface peut ainsi être obtenue avec un
condensateur de découplage placé au plus près des puces GaN (cf. Figure 1-29, issue de la thèse
[23] et cf. Figure 1-30, note d’application EPC [26]).
Dans l’évacuation de la chaleur car la face arrière de la puce constituée par le substrat Si (face non
connectée), peut être adossée à un dissipateur offrant l’opportunité d’un refroidissement double
face. Ce substrat présente néanmoins une résistance thermique interne et une capacité parasite
soumise au dv/dt de commutation. Il peut donc être le siège d'un courant de perturbation s'écoulant
par le dissipateur et la terre. Une alternative consiste à connecter le substrat à l'une des électrodes
de puissance, la source pour le transistor Low-Side et le drain pour le transistor High-Side. Cette
disposition permet d'éliminer tout courant de fuite par le substrat mais impose une couche
d'isolement externe entre le substrat et le dissipateur.
Le report flip-chip présente cependant les difficultés suivantes :
Une métallisation des électrodes compatible avec un processus de brasure Sn, Ag, Cu. Ce
processus nécessite une opération de remétallisation des contacts Al des puces GaN.
Un alignement de la puce sur le substrat de report très soigné, opération délicate dans la mesure où
les électrodes sont formées de doigts (EPC) ou d'îlots (GaN System) de faible dimension (distance
interne électrode inférieure à 200µm), ceci pour éviter une fuite et un claquage prématuré.
26
CHAPITRE 1 : Etat de l’art
Tableau 1-8 - Technologies de connexion de puces
Type
Schéma
Commentaires
Puces Verticales (Si ou SiC)
Technologie la plus répandue
Report par
Bondings
Avantages : refroidissement de la puce
par le substrat de report (ex. DBC),
facilité de report, puce métallisée Al
(standard). Utilisation d’une technologie
connue et maîtrisée.
Puces Latérales (GaN)
Inconvénient : câblage inductif
Puces Latérales (GaN)
Avantage : câblage peu inductif,
découplage direct, possibilité de double
refroidissement.
Inconvénient : deuxième substrat à
isoler, puce à électrodes remétallisées.
Report
Flip-Chip
Figure 1-29 – Maille de commutation avec GaN côté
TOP et capacités côté BOTTOM. Vue de dessus (a),
vue dessous (b), vue de côté (c)
Figure 1-30 – Note d’application EPC : maille de
commutation avec GaN et capacités côté TOP. Vue de
dessus (a), vue interne (b), vue de côté (c)
2.4. Conclusion
La technologie GaN, à peine émergente, est déjà très concurrentielle vis-à-vis du silicium. Dans la mise en
œuvre de composants GaN pour une application onduleur de traction, l’enjeu ne réside finalement pas dans
l’aptitude à faire commuter les composant rapidement ; il est extrêmement rapide intrinsèquement ; mais il est
plutôt dans la maîtrise des dv/dt et di/dt par le driver, ainsi que dans la conception de circuits de puissances
adaptés (minimisation de la maille de commutation et de la maille de commande).
27
CHAPITRE 1 : Etat de l’art
3. Le driver
Inévitablement et comme toujours dans le domaine de la puissance, les avantages « intrinsèques » des
nouveaux composants à grand gap sont contrebalancés sur le plan « circuit » et « système ». La génération de
très forts dv/dt (jusqu’à 150V/ns) est source de bruit et génère la circulation de courants de mode commun dans
les substrats de report, les alimentations et les connexions au réseau (Figure 1-31). Les di/dt extrêmes (jusqu’à
10A/ns) génèrent des surtensions liées aux moindres centimètres de câblage et des perturbations
électromagnétiques par le biais des mailles de commutation et de commande. Tout cela est perturbateur pour
l’électronique du convertisseur et son environnement proche. De plus cela participe à l’apparition de décharge
partielle du moteur basse tension des voitures électrique, réduisant potentiellement sa durée de vie [44].
Dans ce contexte, la commande rapprochée de ces nouveaux interrupteurs est un sujet capital, elle reste
néanmoins très particulière et délicate. L’objectif étant de limiter, de manière sélective, les très forts fronts de
commutation, tout en minimisant l’augmentation des pertes par commutations générés par ce ralentissement. Des
méthodes de limitation globale (augmentation de RG) ou plus fine (augmentation de CGD, boucle active de
limitation du di/dt) permettant d'atteindre le meilleur compromis entre limitation de la vitesse de commutation et
augmentation des pertes ont fait l’objet d’études particulières et seront présentées dans les chapitres suivants.
Figure 1-31 - Observation du courant de mode commun à travers la mise à la terre d’un moteur synchrone
alimenté par un onduleur MLI.
La Figure 1-32 illustre les différentes thématiques adressées par un driver. Le travail de thèse se focalise sur
le buffer. Son rôle principal est la réalisation de l’interface entre la commande (très faible courant et tension,
signal logique référencé par rapport à la terre du réseau) et l’interrupteur (grille capacitive, fort dv/dt de mode
commun) (Cf. Figure 1-33). Dans les phases dynamiques son rôle premier est d’amener puis d’extraire des
charges sur la grille de l’interrupteur à commuter (dans le cas d'une grille MIS) en un temps inférieur au temps
de commutation intrinsèque du composant. Néanmoins ce temps de charge doit être réglable de manière
sélective afin d’adapter la vitesse de commutation du courant et/ou de la tension à la dynamique propre du
circuit.
Dans la phase statique bloqué, le driver doit préserver une immunité suffisante à l'état bloqué vis-à-vis du
bruit de commutation par une polarisation de grille la plus éloignée possible de la tension de seuil sans risquer de
claquer la grille. Inversement dans la phase statique passante, le driver doit permettre une polarisation de grille la
plus élevée par rapport à la tension de seuil de manière à minimiser la résistance à l’état passant du composant
sans risquer de claquer la grille
28
CHAPITRE 1 : Etat de l’art
Figure 1-32 – Illustrations des différentes fonctions du
driver
Figure 1-33 – Buffer : interface entre la commande et
le bras d’onduleur
En se référant à la Figure 1-32 :
•
•
•
•
•
•
Contrôle et mesure en tension (dVDS/dt, VDS)
Contrôle et mesure en courant (dID/dt, ID)
Surveillance thermique
Alimentations du driver et surveillance de ces niveaux
Echanges bidirectionnels avec la commande (superviseur, diagnostic, surveillance, suppression des
impulsions parasites ou d'impulsions hors gabarit)
Echanges inter-driver (gestion des temps-morts, sécurité (information sur l’état du switch opposé)
3.1. Les différentes architectures de buffer
Il existe de nombreuses architectures pour l’étage de sortie du buffer, les exemples les plus courants sont
présentés ici.
3.1.1. Totem – pole et Push-Pull
L’architecture élémentaire du buffer est la structure Totem-Pole. Deux interrupteurs de même type sont en
série, nécessitant deux signaux de commandes complémentaires (aux temps morts près). La version duale du
Totem-Pole est l’architecture Push-Pull deux interrupteurs de type opposés sont en série, permettant de n’utiliser
qu’un seul signal de commande (aux temps morts près). Ces architectures sont représentées dans le Tableau 1-9.
Caractéristiques :
Deux alimentations
Possibilité d’alimentation mono-tension (VALIM_2 = 0V), dans ce cas : 2 niveaux dont le 0V
2 transistors seulement
1 seule résistance de grille a priori
Signaux de commande incluant une gestion des temps morts
Néanmoins, il est intéressant de dissocier la résistance de grille en deux éléments. Chaque élément étant en
série avec un interrupteur. En plus de dissocier les résistances de grilles d’amorçage (RG_ON) et de blocage
(RG_OFF), l'absence de temps mort interne au driver est autorisée dans ce cas. Le courant de court-circuit étant
limité par la présence des deux résistances. Dans une configuration Push-Pull, comme les interrupteurs T1 et T2
sont complémentaires, cela permet de n’utiliser qu’un seul signal de commande. Les seuils sur les grilles des
deux transistors permettent d'avoir un temps mort structurel sans qu'il soit nécessaire de dissocier la résistance de
grille comme dans le cas de la structure Totem-Pole. On note que dans le cas d’un composant à grille, ce temps
mort n'est pas gênant car celle-ci ne se déchargera que très peu sur la durée relativement courte du temps mort.
Le Tableau 1-10 présente ces différentes architectures.
29
CHAPITRE 1 : Etat de l’art
Tableau 1-9 – Architectures élémentaires
Transistors MOSFET
Transistors Bipolaires
*Version NMOS
*Version NPN
Totem-Pole
Push-Pull
Tableau 1-10 – Architectures permettant une absence de temps morts internes
Transistors MOSFET
Transistors Bipolaires
*Version NMOS
*Version NPN
Totem-Pole
Push-Pull
3.1.2. Pont en H
Les structures élémentaires Totem-Pole ou Push-Pull n’offrent que deux niveaux de tension de sortie. Soit
+VALIM et 0V dans le cas mono-tension. Soit VALIM_1 et VALIM_2 (possiblement négatif) dans le cas bi-tension.
L’intérêt de la structure en pont en H est de bénéficier, à partir d’une seule source de tension DC, de trois
niveaux de tension de sortie +VALIM, 0V et –VALIM (forcément négatif). Selon les variantes on peut utiliser une ou
deux résistances de grille pour différencier RG_ON et RG_OFF et une ou deux alimentations DC (cf. Tableau 1-11).
Le Tableau 1-12 liste les possibilités de tension de sortie et de RG mise en jeu selon la commande appliqué dans
30
CHAPITRE 1 : Etat de l’art
le cas mono-alim / bi-résistance. La contrepartie à ces avantages est l’augmentation du nombre d’interrupteurs de
commandes et donc, par voie de conséquence, de la consommation du driver.
Tableau 1-11 – Architectures Pont en H
Mono-tension
Bi-tension
Une seule RG
Deux RG
Tableau 1-12 - Possibilités de commandes, cas mono-alim / bi-résistance.
1
2
3
4
VGS
RG
«1»
«0»
«0»
«1»
VALIM
R1
«1»
«0»
«1»
«0»
0V
R1
«0»
«1»
«1»
«0»
- VALIM
R2
«0»
«1»
«0»
«1»
0V
R2
Caractéristiques, cas mono-alim / bi-résistance :
•
•
•
•
Une seule alimentation DC
Trois niveaux symétriques disponibles (V+, V- et 0V)
1 résistance de grille
4 interrupteurs de commandes
3.2. Temps morts et conduction inverse (quadrant III)
La Figure 1-34 représente un bras d’onduleur. a) Cas MOSFET + diode hybridé. b) Transistor GaN seul.
Avec un tel câblage (charge connectée à V+), le transistor Low-Side est toujours commandé, le transistor HighSide est toujours en commutation spontanée. La Figure 1-35 représente les séquences de commutation
d’amorçage et de blocage de ces architectures.
Dans le cas de l’onduleur GaN (Figure 1-35 b) la tension inverse Vr (3 à 4V) peut être largement supérieure
à la tension de seuil d’une diode classique (1 à 2V) utilisée dans les onduleurs MOSFET ou IGBT. Les pertes
durant la conduction inverse deviennent dès lors, non négligeables. Pour répondre à cette problématique on peut
soit tenter de minimiser la durée du temps mort (très délicat quand le courant de charge varie)([45]). Soit
commander le transistor à un niveau de tension VGS intermédiaire juste sous le seuil VGTH durant le temps mort
afin d’obtenir un Vr le plus petit possible tout en garantissant l’état bloqué du transistor (Figure 1-36). L’article
[38] propose un exemple d’architecture de buffer permettant cette mise en œuvre (Figure 1-37). Dans le cadre
31
CHAPITRE 1 : Etat de l’art
d’une application buck, la commande 3 niveaux d’un transistor GaN seul montre un gain d’efficacité par rapport
à une commande deux niveaux d’un transistor GaN avec une diode (Figure 1-38).
a) MOSFET hybridé avec une diode
b) Interrupteur GaN seul
Figure 1-34 – Bras d’onduleur
a) MOSFET hybridé avec une diode
b) Interrupteur GaN seul
Figure 1-35 – Séquence de commutation dans le cas bras d’onduleur
32
CHAPITRE 1 : Etat de l’art
Figure 1-36 - Commande optimisé de l'interrupteur GaN
Remarques :
1) VDRV+ et VDRV- ne sont pas forcément symétriques par rapport au seuil.
2) Dans tous les cas VINT < VGTH
Figure 1-37 - Architecture du driver 3 niveaux
Figure 1-38 - Rendement en fonction du courant de sortie
3.3. Protection de la grille
Lors d’une commutation, le fort dVDS/dt sur le transistor commandé peut par couplage capacitif via la
capacité parasite CGD provoquer une surtension sur la grille du transistor opposé (Figure 1-39). Ceci peut avoir
comme conséquence une remise en conduction fugitive non désirée de ce transistor et entraîner un surplus de
pertes par commutation, un échauffement voire une destruction du transistor amenant le court-circuit du bras.
3.3.1. Protection à diodes de clamp
La protection la plus élémentaire consiste à utiliser des diodes Schottky rapides connectées au plus près de
la grille (BAR43S par exemple) pour borner les variations de la tension de grille vis-à-vis des alimentations
positives et négatives. Les diodes Schottky présentent l’avantage d’avoir de faibles seuils. Cette protection
protège la grille de tensions prohibitives pouvant détruire la jonction capacitive, mais ne protège en rien le circuit
d’un risque de réamorçage du composant (cf. Figure 1-40).
3.3.2. Protection avec un transistor auxiliaire faible impédance
Une solution de clamp actif est proposée dans [46], l’extrait de datasheet de la Figure 1-41 illustre son
fonctionnement. Durant le dv/dt (plateau Miller) un interrupteur impose le niveau de la tension de grille à un
potentiel fixe (connexion grille à faible impédance). On évite ainsi le phénomène de remise en conduction non
33
CHAPITRE 1 : Etat de l’art
désiré. Cette solution est très répandue dans les circuits drivers intégrés d’onduleur. Ce transistor auxiliaire peut
être commandé par le même signal que le transistor homologue. On montre sur la Figure 1-43 un chronogramme
de commande pour le circuit de la Figure 1-42. On observe que 3, la commande du transistor auxiliaire, peut
être la même que 1.
a)
b)
Figure 1-39- a) Couplage capacitif suite à un amorçage commandé sur le transistor High Side. b) Illustration
d’une surtension sur la grille du transistor passif Low Side.
Figure 1-40 – Protection à Diodes de clamp
Figure 1-41 – Extrait de datasheet : protection avec un
transistor auxiliaire faible impédance
Figure 1-42 - Ajout d’un transistor auxiliaire (ex. sur
le transistor Low-Side)
Figure 1-43 - Chronogramme de commande
34
CHAPITRE 1 : Etat de l’art
3.4. Gestion sécuritaire du Normally-ON
3.4.1. Discussions
D’un point de vue sécurité, les composants naturellement conducteurs ne seront jamais totalement
satisfaisants. En effet, quelles que soient les protections mises en place, si l'alimentation auxiliaire négative des
deux drivers devient hors service cela entraîne une destruction des deux transistors de la cellule onduleur par
court-circuit de l’alimentation principale (VBUS). L’avenir du transistor GaN pour l’automobile passe donc a
priori par l’obtention d’une structure Normally OFF. On trouve cependant dans la littérature différents exemples
d’autoprotection. Deux sont présentés par la suite. Dans tous les cas, les protections élémentaires à mettre en
œuvre lors de l’utilisation de composants Normally-ON sont :
Une séquence de démarrage qui alimente d’abord les alimentations des drivers, puis le bus DC.
L'impossibilité de précharger le bus DC si aucune alimentation auxiliaire négative n’est présente.
3.4.2. Système d’autoprotection pour interrupteur de puissance Normally-ON
Une famille de solutions consiste à détecter la perte de la tension auxiliaire négative et à utiliser soit la
tension du bus (cas présenté sur la Figure 1-44 et la Figure 1-45), soit la tension aux bornes du transistor saturé
pour générer une auto-alimentation locale négative. Appliquer la solution sur un seul des transistors de chaque
bras est suffisant pour ainsi auto-protéger la cellule de commutation.
Figure 1-44 - Système d’autoprotection dans un onduleur de tension triphasé à JFET
Dans la solution présentée ici [47] et là [48], un JFET SiC en régulation linéaire est utilisé afin d’abaisser
la tension VIN (issue de VBUS) en une tension VS = 22V. Une pompe de charge régulée inverse la tension, créant
ainsi, une tension capable de bloquer les transistors Normally-ON en cas de défaut des alimentations auxiliaires.
Le temps de mise en action en d’environ 200µs (Figure 1-46). Remarques : 1) lorsque le driver est correctement
alimenté, le JFET du circuit d’autoprotection est bloqué pour limiter sa consommation. 2) Le bras n'est pas
protégé pour toute tension de bus inférieure à 20V. La précharge du bus doit donc être suffisamment rapide.
Figure 1-45 - Système d’autoprotection
Figure 1-46 – Simulation du système d’autoprotection
35
CHAPITRE 1 : Etat de l’art
Caractéristiques :
Domaine de validité : 20V <VIN< 1,1kV
VOUT = -24V
Temps de démarrage = 200µs
Robustesse : le système a satisfait à un test de robustesse de 10 000 répétitions (activations du BUS DC
en l’absence d’alimentation des drivers) n’altérant que très peu les caractéristiques du JFET (Tableau
1-13).
Tableau 1-13 – Caractéristiques JFET avant et après le test de robustesse (10 000 répétitions)
VBR
IDSS
RDSON
Avant le test
1200 V
20 A
420 m
Après le test
1200 V
17,5 A
462 m
3.4.3. Auto-alimentation pour JFET Normally-ON
Sur la Figure 1-47 on montre le schéma bloc de la solution proposée dans l’article [49] pour piloter le
composant de puissance Jm. Il s’agit d’une auto-alimentation sécurisée pour composant Normally-ON. Le
principe est astucieux mais cependant complexe et coûteux en transformateurs. On identifie deux blocs, le
« start-up converter » qui est actif au démarrage et le « steady-state converter » qui prend le relais en régime
permanent.
Figure 1-47 - Schéma bloc
Principe de fonctionnement
Démarrage (Figure 1-48)
Jm et Jaux sont Normally-ON.
Une partie du courant principal est détourné à travers Jaux et transféré vers C1 via le transformateur et la
diode D1 (ratio T/F1 très grand, 1:100 voire plus).
Une tension Vsu négative apparait aux bornes de C1 et alimente l’IC-driver.
L’IC-driver bloque Jm tant qu’il ne reçoit pas de consigne de l’optocoupleur.
Jaux est ensuite éteint via la constante de temps RGaux x CGaux.
Régime Permanent (Figure 1-49)
Jaux éteint, M1 est commuté à une fréquence élevée.
Le circuit M1, le transformateur, D2 et C2 constituent une alimentation Fly-back qui génère une tension
négative VSS.
D3 est passante, donc VSS alimente également l’IC-driver et l’optocoupleur.
On est maintenant en régime permanent, Jm peut commuter normalement entre les tensions 0V et VSS.
36
CHAPITRE 1 : Etat de l’art
Figure 1-48 - Circuit de démarrage
Figure 1-49 - Circuit du régime permanent
La solution est testée sur un bras d’onduleur (Figure 1-50). La Figure 1-51 propose un chronogramme des
forme d’onde du démarrage jusqu’au régime permanent. La Figure 1-52 représente un relevé des tensions de
commandes (VGS) des JFET High-Side et Low-Side ainsi que des courants de drain. Au démarrage on remarque
un court-circuit furtif avant que le bloc « start-up converter » ne devienne actif et bloque les JFET. Une fois que
le bloc « steady state » est chargé, l’optocoupleur est alimenté et la consigne MLI est appliquée sur les tensions
VGS High-Side et Low-Side.
Figure 1-50 – Bras d’onduleur avec JFET auto-alimenté
Bilan
2 transformateurs haute-tension (VBUS à leurs bornes).
Un JFET auxiliaire haute-tension k fois plus petit que le JFET de puissance (selon le courant voulu), un
MOSFET auxiliaire haute-tension.
2 capacités basses tensions (C1 et C2).
3 diodes basses tensions.
Figure 1-51 - Chronogramme de commande
Figure 1-52 – Mesures VGS JM1 et JM2 ; ID JM1 et JM2
37
CHAPITRE 1 : Etat de l’art
3.5. Transmissions des signaux de commandes et des alimentations des drivers
Les transmissions des signaux de commandes et des alimentations du driver requièrent une attention
particulière. Principalement le driver High-Side, qui est référencé à un potentiel flottant. En effet, le potentiel
de source du transistor High-Side est soit relié à VBUS (cas High-Side ON et Low-Side OFF), soit relié à la masse
(cas High-Side OFF et Low-Side ON). Par conséquent, contrairement au driver associé à l’interrupteur LowSide, le bloc de transmission du driver High-Side aura à subir un dv/dt de mode commun égal à celui imposé par
la commutation du bras de puissance. Il devra donc présenter un bon niveau d'immunité vis-à-vis de cette
contrainte [50]. La Figure 1-53 présente le schéma de principe de la commande d’un bras en pont, en mettant en
avant les blocs d’isolation (dites « transmission isolée ») ou de décalage des niveaux logiques (dites transmission
« directe »). Il est issue de la référence [51].
Figure 1-53 – Principe de commande d’un bras en pont
Concernant le signal de commande, celui-ci est issu d’une carte de commande (carte FPGA par exemple)
référencée par rapport à la masse du circuit. On présente dans le Tableau 1-14, issue en partie de la référence
[51], une synthèse des différentes solutions d’isolation.
Concernant l’alimentation du buffer High-Side, tout l’enjeu est de fournir un potentiel, isolé ou flottant par
rapport à la masse et référencé par rapport à la source du transistor High-Side. Différentes solutions existent, on
peut citer par exemple les solutions « non-isolés » (capacité de bootstrap, potentiel flottant) ou encore
l’utilisation d’une isolation galvanique (avec ou sans circuit magnétique).
Tableau 1-14 - Caractéristiques des différentes solutions d'isolation
Isolation
Mécanique
Nom
Transformateur
piézoélectrique
Magnétique
Transformateur bobiné
100kV/µs
Tenue au dv/dt
Optique
Non-Isolé
Transformateur
coreless
Fibre Optique
> Transfo bobiné
>100kV/µs
50kV/µs
1200V max pour les
composants usuels
Optocoupleur
« level shifter »
<50kV/µs
1200V max pour
les composants
usuels
Tension
d’utilisation
Jusqu’à 100V maxi
>10kV, avec des précautions
particulières de réalisation
Idem
Transfo bobiné
>10kV
Temps de
propagation
<1µs
10 à 100ns
Meilleur que le transfo
bobiné
Faible avec des
interfaces rapides
100ns à 1µs
Très faible
Possibilité
d’intégration
Oui
Non
Oui
Non (sauf pour
l’interface optique)
Oui
Oui
Points Forts
*Très bonne
intégration
*Très bonne isolation
*Possibilité de transmission
d’énergie
*Très bonne isolation
*Très faible coût
*Facilité d’intégration
Points Faibles
*Limitation thermique
(300°C)
*Difficulté de fixation
*Bande passante
*Difficulté de
répétabilité
*Dépendance en
fréquence et en charge
*Cher
*Volumineux
*Pas de
transmission
d’énergie
*Forte capacité d’isolation
*Vieillissement des caractéristiques électriques
*Réduction de la fiabilité due au vieillissement
*Pas de transmission d’énergie
*Unidirectionnel
38
*Faible coût
*Très bonne
intégrabilité
*Pas d’isolation
galvanique
*Sensibilité IME
*Pas de transmission
d’énergie
CHAPITRE 1 : Etat de l’art
3.5.1. Transmission directe
Introduction
La Figure 1-54 représente un cas standard de « transmission directe ». Le signal de commande est transmis
par un bloc à décalage de potentiel dit « level shifter », la tension d’alimentation du buffer High-Side est assurée
par une capacité dite de Bootstrap est nommée CBOOT.
La charge de la capacité CBOOT est issue d’une alimentation auxiliaire basse tension et référencée à la
masse. Quand T2 est passant et T1 est bloqué, la capacité est chargée via la diode DBOOT. Puis, quand T2 est
bloqué et T1 est passant, la diode DBOOT est bloquée. La capacité CBOOT, flottante, alimente le buffer High-Side.
On profite des passages de l’état passant à l’état bloqué des transistors T1 et T2 pour recharger la capacité CBOOT.
Ainsi, deux contraintes apparaissent sur la valeur de la capacité de stockage CBOOT. Elle est dépendante à la fois
de la durée à l’état ON du transistor T1 et également de la consommation du driver durant cette phase. Cette
durée peut être un problème notamment dans le cas d’applications à rapport cyclique variable quand celui-ci
atteint 100%.
Figure 1-54 – Bootstrap
Bootstrap à rafraichissement automatique par pompe de charge
L’article [52], propose un système alliant Bootstrap et pompe de charge afin de de s’affranchir de la
contrainte sur la durée de l’état passant du transistor High-Side. La Figure 1-55 donne le schéma de principe de
cette solution.
1
2
Figure 1-55 – Pompe de charge à rafraichissement automatique
Le système est régi par 3 séquences, présentées sur la Figure 1-56, durant l’état passant du transistor HighSide :
1) L’interrupteur S1 est passant : charge de la capacité CL via la diode D1 à la tension Vcc. L’interrupteur S2
est bloqué car la diode D3 est passante. S2 doit supporter entre drain et source la haute tension VDC si
l'interrupteur de puissance High-Side est passant.
39
CHAPITRE 1 : Etat de l’art
2) L’interrupteur S1 est désormais bloqué : S2 devient passant via R3 (résistance de grille). S1 doit supporter
entre drain et source la haute tension VDC si l'interrupteur de puissance High-Side est passant.
3) Finalement, l’interrupteur S1 toujours bloqué et l’interrupteur S2 toujours passant : la tension sur
l’électrode 1 (Figure 1-55) du condensateur CL devient égale à VcL + VDC et on recharge ainsi la capacité
CH qui alimente le driver High Side.
Figure 1-56 – Chemin du courant dans chacune des trois phases
Inventaire :
• Nécessité d’une horloge VPULSE pour la pompe de charge. Il s’agit d’une horloge haute fréquence, elle
est donc génératrice de perturbations.
• S1 et S2 sont des interrupteurs haute-tension.
• D1 est une diode rapide haute tension, D2, D3 sont des diodes rapides basses tension.
• La capacité CH et la capacité de bootstrap CL sont des capacités basses tensions. On notera que CL CH.
Points forts :
• L’association bootstrap / pompe de charge permet d’avoir une tension d’alimentation du driver High
Side présente après seulement quelques cycle de l’horloge de VPULSE (haute fréquence, intéressant dans
le cas du Normally-ON).
• La taille de la capacité CL est liée à la fréquence de l’horloge VPULSE (plus fVpulse est grand, plus CL peut
être réduite).
Bootstrap auto-alimenté
L’auto-alimentation présentée sur la Figure 1-57 a été développée au Laboratoire LAPLACE, on se
référencera à l’article [53]. Dans son principe, ce circuit profite des commutations du transistor M1, générant
ainsi une forme d’onde « carré » comme tension VDS, pour charger des capacités de bootstrap. Les charges
transitent via la capacité CCP tantôt vers un réservoir de charges constitué par la capacité CVP générant ainsi une
tension positive VDD, tantôt vers une capacité CVM générant une tension négative –VSS (vis-à-vis de la source du
transistor). Il s’agit ni plus ni moins que d’une alimentation AC/DC capacitive permettant la création de deux
tensions DC locales référencées à la source du transistor M1 : VDD et VSS.
Le condensateur CCP permet de régler la quantité de charges injectée lors des commutations de M1. Sa
valeur doit rester faible par rapport à la valeur COSS du transistor pour ne pas dégrader les temps de commutation.
A l’amorçage de M1, on obtient un dVDS/dt< 0 donc un courant ICP< 0 qui passe par la diode DM. Au blocage de
M1, on obtient un dVDS/dt> 0 donc un courant ICP> 0 qui passe par la diode DP. Les condensateurs CVP et CVM
stockent ainsi les charges récupérées en provenance du drain du transistor M1.
Un système de clamp actif a pour but de limiter la tension aux bornes des capacités de bootstrap. Le
système de l’alimentation positive est formé par la diode DZP, le transistor bipolaire TP et la résistance RP. Il a
pour but de limiter la tension VDD a un niveau fixé (+15V par exemple). Le clamp actif de l’alimentation
négative est formé par la diode DZM, le transistor bipolaire TM et la résistance RM. Il limite la valeur de la tension
VSS (+5V par exemple).
40
CHAPITRE 1 : Etat de l’art
Au démarrage, la tension VDS est constante donc la pompe de charge (conversion AC/DC) est incapable
d’extraire de l’énergie. Une petite batterie, nommée Accu sur la Figure 1-57, est donc utilisée pour alimenter le
driver pour les premiers cycles. La batterie est ensuite rechargée par le circuit lui-même via le transistor bipolaire
TST et clampé par la diode Zener DZ.
Figure 1-57 - Exemple d'auto-alimentation
Bilan
Création de deux tensions DC.
Bonne protection contre les remises en conduction intempestive de la grille car présence d’un niveau
négatif (par rapport à la source de M1).
Cas du Normally-ON. Une alimentation négative unipolaire peut suffire (0; -10V par exemple)
Inventaire :
• Deux circuits de clamp basse tension (diode Zener + résistance + transistor bipolaire).
• Deux capacités basse tension.
• Une capacité (CMS forte tension) pour capter le dv/dt haute tension.
• Deux diodes pour former la pompe de charge.
Charges récupérées :
QCP = CCP. VDS
(1-11)
ICP = CCP. VDS.FDEC
(1-12)
Calcul de la valeur de la capacité CCP_MIN à partir du courant minimum que doit fournir le driver, IDRV_MAX :
_
3.5.2. Transmission isolée
=
_
.
(1-13)
Introduction
La Figure 1-58 donne un schéma représentant l’isolation galvanique entre les commandes rapprochées
(High-Side et Low-Side) et la commande générale. Il est issu de la référence [54].
41
CHAPITRE 1 : Etat de l’art
Figure 1-58 – Isolation galvanique d’un bras d’onduleur
Isolation par transformateur : alimentation + signal de commande
A titre d'exemple, l’entreprise CONCEPT propose toute une gamme de driver pour IGBT incluant une
solution complète pour la transmission de l’alimentation ainsi que du signal de commande (cf. Figure 1-59,
[55]). Sur une taille de carte très réduite, 2 voies drivers et 3 transformateurs d’isolations sont implémentés (cf.
Figure 1-60).
Avantages :
Mise en œuvre simplifiée avec forte isolation primaire secondaire (norme CEM EN 50178)
Gestions des alimentations indépendantes, isolées et symétriques (positive et négative).
Inventaire :
Un transformateur pour la transmission de la commande au driver High-Side
Un transformateur pour la transmission de la commande au driver Low-Side
Un transformateur avec un enroulement primaire et deux enroulement au secondaire permettant de
fournir les alimentations Low-Side et High-Side.
Figure 1-59 - Photo du driver
CONCEPT 2SC0108T
Figure 1-60 - Extrait de datasheet Driver CONCEPT 2SC0108T
42
CHAPITRE 1 : Etat de l’art
L’entreprise INFINEON utilise le même type de solution en version coreless pour la transmission des
signaux de commande dans sa gamme EiceDRIVERTM. Driver discret dédiée à tout type d’interrupteur (IGBT,
MOSFET, SiC et GaN) [56].
Isolation optique
L’isolation optique représente une très bonne solution d’isolation, cependant elle n’est dédiée qu’à la très
faible puissance (transmission du signal de commande uniquement).
Sur les cartes drivers, conçues au laboratoire Laplace et utilisées sur les bancs de tests durant la thèse, on
utilise une isolation optique pour le signal de commande. La carte est modulable et permet de choisir entre une
transmission par fibre optique ou une isolation par optocoupleur. La solution fibre optique présente une isolation
quasi idéal (>100V/ns), cependant le connecteur a une dimension géométrique non négligeable (6,8 mm x
7,6mm x 18,8 mm pour le connecteur classique HFBR-0501). L’avantage de la solution optocoupleur est sa
possibilité d’intégration. Durant nos tests on a utilisé l’optocoupleur TLP715 (capacité entre entrée et sortie :
1pF) dans son format boîtier CMS discret.
4. Conclusion du chapitre
Les semiconducteurs à large bande interdite procurent une vraie rupture dans l’amélioration des
performances des composants de puissance (Figure 1-61). Pour les applications véhicules hybrides ou
électriques, ils présentent trois opportunités majeures :
1) Moins de pertes par conduction et par commutation
2) Plus haute température de fonctionnement
3) Un convertisseur globalement plus compact qui offre une possibilité de refroidissement par air
Ces avantages « intrinsèques » apportent de nouvelles problématiques pour la commande rapprochée. Les
sujets concernant la gestion « très rapide » des fronts de commutations (dv/dt et di/dt), la gestion de la
conduction inverse (absence de diode de corps) mais aussi les problématiques sécuritaires (composants
Normally-ON) s’imposent comme majeurs.
Le chapitre 2 propose une analyse détaillée des séquences de commutations, permettant de définir les
stratégies de commandes passives ou actives.
Figure 1-61 – Apports des composants à grand gap et positionnement des applications liées aux véhicules
électriques et hybrides
43
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
2. Chapitre 2 : Analyse des mécanismes de commutation et
illustration par la caractérisation d’un MOSFET SiC haute
performance
Table des matières
1.
Introduction ....................................................................................................................................... 46
2.
Rappels des mécanismes de la commutation ....................................................................................... 46
2.1.
Etude des commutations dans une cellule hacheur ...................................................................... 46
2.2.
Bilan et perspectives .................................................................................................................. 55
2.3.
Seconde approche de modélisation : modèle mathématique « simple » des dv/dt ......................... 58
2.4.
Conclusion................................................................................................................................. 63
3.
Caractérisation d’un MOSFET SiC et mise en œuvre d’une stratégie de commande passive de la
commutation ............................................................................................................................................... 63
4.
5.
3.1.
Présentation du banc de caractérisation ....................................................................................... 64
3.2.
Caractérisation dynamique du composant CMF20120D .............................................................. 71
3.3.
Caractérisation dynamique à CGD variable : contrôle passif des dv/dt ........................................... 74
3.4.
Application du modèle analytique de dv/dt ................................................................................. 77
3.5.
Conclusion................................................................................................................................. 79
Commande active des commutations : présentation d’une boucle de contrôle du di/dt.......................... 80
4.1.
Contexte .................................................................................................................................... 80
4.2.
Présentation de la boucle d’asservissement ................................................................................. 82
4.3.
Etude Fréquentielle .................................................................................................................... 84
4.4.
Simulation temporelle ................................................................................................................ 89
Conclusion du chapitre ....................................................................................................................... 91
45
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
1. Introduction
Dans le chapitre 1, nous avons montré que les composants à grand gap apportaient une réelle rupture
technologique dans le domaine de l’électronique de puissance concernant la gamme « moyenne tension ».
Cependant, pour être en mesure de bénéficier des opportunités qu’offrent ces nouveaux composants, leur mise en
œuvre doit être minutieusement étudiés au sein du circuit de puissance et de manière conjointe avec le circuit
driver. Dans ce chapitre, nous commencerons par rappeler de manière détaillée l'analyse des mécanismes qui
régissent la commutation dans un circuit hacheur ou onduleur. Cette analyse permettra de mettre en avant les
grandeurs physiques et les degrés de liberté principaux sur lesquels jouer pour optimiser les séquences de
commutations par le driver. Un premier modèle analytique « faible coût » du comportement en dv/dt a ainsi été
développé.
Le CMF20120D, transistor MOSFET SiC 1200V, de la société CREE a été choisi comme support à l'étude.
Celui-ci nous a permis de réaliser une campagne complète de caractérisation dynamique en configuration
onduleur et de tester une stratégie de commande passive d’optimisation du dv/dt. Cette approche a permis de
caractériser la robustesse du modèle proposé. Finalement, un second modèle de simulation du composant, fourni
cette fois par le constructeur, nous permettra d’étudier et de dimensionner en simulation d'une boucle de contrôle
actif du di/dt.
2. Rappels des mécanismes de la commutation
Cette première partie est consacrée à l’étude des mécanismes de commutation mettant en jeu l’interrupteur
de puissance, son driver, une diode de roue-libre, la charge et l’alimentation. Tout d’abord, l'analyse est conduite
sur une séquence de commutation d'une cellule hacheur puis étendue au cas de l'onduleur. Cette étude conduira à
une description analytique (modélisation mathématique) de la valeur du dv/dt dans les divers cas de
fonctionnement à considérer (courant de charge « faible » ou « fort » ; positif ou négatif). Cette partie s’appuie
sur le polycopié de cours [57].
2.1. Etude des commutations dans une cellule hacheur
2.1.1. Circuit étudié et première approche de modélisation
La commande considérée est un échelon de tension idéal qui attaque une résistance RG reliée à la grille du
transistor MOSFET. La charge inductive est représentée par une source de courant. Cette représentation peut
paraître simpliste, mais est suffisante au premier ordre, à l’échelle temporelle de l’étude d’une séquence de
commutation, tant que les éléments parasites ne sont pas considérés (inductances des mailles puissance et de
commande ; capacités parasites ramenées par la charge). La diode D est considérée comme idéale, elle ne
présente pas de chute de tension à l’état passant.
Figure 2-1 - Cellule de commutation hacheur
46
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Les lois de Kirchhoff appliquées à la maille de puissance (équations (2-1) et (2-2)) et à la maille de
commande (équation (2-3)) donnent :
=
=
=
1.1.1. Etude de la séquence à l'amorçage
(2-1)
.
+
(2-2)
+
(2-3)
Tableau 2-1 - Conditions initiales
Diode
Transistor
VGS
IA
VAK
VDS
passante
bloqué
0V
ICH
0V
VDC
Une séquence classique de commutation se décompose en 4 sous-séquences rythmées par l’évolution de la
tension grille VGS. On nomme VGTH, la tension de seuil du transistor MOSFET et VGSP la tension de plateau
Miller. La Figure 2-9 propose les chronogrammes de la commutation d’amorçage.
Séquence 1 : VGS
Séquence 2 : VGTH
VGTH
VGS VGSP
Séquence 3 : VGS = VGSP
Séquence 4 : VGS > VGSP
Séquence 1 : t0 t t1
Au début de la séquence le transistor est bloqué et est représenté sur le schéma équivalent de la Figure 2-2
seulement par ses éléments parasites capacitifs. Le courant de grille commence à s’établir, charge les capacités
CGS et CGD et circule dans la branche via la diode de roue-libre D. Le courant dans la maille de commande s’écrit
suivant (2-4). La loi de Kirchhoff appliqué à la maille de puissance nous donne l’équation (2-5). Les tensions
VDC et VAK sont constantes, alors on en déduit (2-6) puis (2-7).
Figure 2-2- Schéma équivalent pour la séquence 1
IG
CGS
dVGS
dt
+
+
CGD
dVGD
dt
=0
47
(2-4)
(2-5)
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
dVGD
dt
IG
(CGS CGD ).
dVGS
dt
dVGS
dt
(2-6)
CISS _ OFF .
dVGS
dt
(2-7)
CISS = CGS + CGD, est la capacité d’entrée et CISS_OFF la valeur de CISS, quand le transistor est bloqué. On
rappelle également qu’il est couramment noté : COSS = CDS + CGD : la capacité de sortie, et CRSS = CGD : la
capacité de contre-réaction.
A partir des expressions (2-3) et (2-7), on écrit l’équation différentielle du premier ordre dans le cas de la
charge d’un condensateur (2-8). Cette équation est vérifiée par (2-9).
VDRV
RG .CISS _ OFF .
dVGS (t )
VGS (t )
dt
VGS (t ) VDRV . 1 e
avec
1
t
(2-8)
(2-9)
1
= RG . CISS_OFF
(2-10)
On déduit la forme générale du courant de grille dans la séquence 1 :
IG
C ISS _ OFF .
V DRV
.e
t
1
1
V DRV
.e
RG
t
1
(2-11)
Quand le transistor est bloqué, sa capacité CGD est minimale. Elle est le résultat de la mise en série de
CGDOX (capacité d’oxyde du transistor au-dessus du Drain) et CGDZCE (capacité présentée par la Zone de Charge
d’Espace), voir Figure 2-3. Les valeurs typiques sont CGDOX = 350pF/mm² et CGDZCE = 10pF/mm² [18], ainsi CGD
est donnée par l’expression (2-12). On déduit CISS_OFF CGS, où CGS résulte de la mise en parallèle de CGS1
(capacité d’oxyde de grille) et de CGS2 (capacité de débordement de la zone de grille sur la diffusion de source).
=
.
+
(2-12)
Figure 2-3 - Vue en coupe du transistor MOSFET pour la séquence 1
Bilan
VGS va croître de manière exponentielle et l’on passera à la séquence 2 au moment où VGS atteint la valeur
VGTH. Le temps t1 peut être déduit de l’expression (2-9) où VGS(t1) = VGTH. A partir des équations (2-3) et (2-7),
on en déduit la valeur de dVGS/dt au passage de la séquence 1 à 2, (2-13). La durée totale de la séquence 1 est
donnée par l’équation (2-14). Cette durée est désignée en pratique par TdON (délai à la mise en conduction du
courant).
48
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
=
t1
t0
1
. ln
(2-13)
.
_
(2-14)
V DRV
V DRV VGTH
Séquence 2 : t1 t t2
VGS a atteint la tension de seuil et un canal se forme dans le transistor. Celui-ci est alors en régime de
conduction dans sa zone de fonctionnement saturé (canal pincé, VDS grand). La Figure 2-4 montre le
comportement de la tension VGS et du courant ID durant la séquence 2.
Figure 2-4 - Zoom sur la séquence 2. Tangente sur VGS (t) en t=t1
Le courant de drain évolue de 0A jusqu’à ICH durant un temps relativement court t=t2-t1. On remarque que
durant ce transitoire, la tension VGS, poursuivant sa caractéristique de charge exponentielle, évolue relativement
peu d’une tension VGTH à une valeur VGSP. La dépendance du courant du canal en fonction de la tension grillesource est donnée par l’équation (2-15) ; où le terme est relatif à la géométrie et aux propriétés technologiques
du composant. Si l’on étudie les variations temporelles de (2-15), on obtient l’expression (2-16) . Faisant
apparaître le terme de transconductance (2-17).
I CANAL ( t )
dI CANAL ( t )
dt
g fs (t )
2
. V GS ( t )
. V GS ( t )
V GTH
V GTH .
. V GS ( t )
VGTH
2
dV GS ( t )
dt
(2-15)
(2-16)
(2-17)
Ce dernier terme étant fortement variant sur l’intervalle temporel considéré [t1, t2]. Cependant, l’étude peut
être considérablement simplifiée en considérant que la variation temporelle du courant du canal est quasiconstante sur cet intervalle et que la variation de la tension grille peut être approximée à sa dérivée en t=t1
(équation (2-13)). Cette approche nous amène dès lors à considérer un terme de transconductance « linéarisée »
(noté gfs), invariant, caractérisant le comportement du transistor MOSFET considéré. On se ramène alors à un
modèle macroscopique simple du transistor pour lequel une loi linéaire, et non quadratique, de dépendance du
courant de canal en fonction de la tension grille - source suffit pour être représentatif des comportements
transitoires observés lors des commutations :
49
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
I CANAL ( t )
g fs . V GS ( t )
V GTH
(2-18)
Figure 2-5 - Schéma équivalent pour la séquence 2
Compte tenu du fort gain du transistor et de la faible variation de la tension VGD dans cette séquence
(ICANAL >> IGD), nous pouvons écrire ID sous la forme (2-19). Ainsi, le courant ID va croître suivant la
pente donnée par l’équation (2-20) (déduite des équations (2-13) et (2-16)). Lorsqu’il sera totalement établi et de
valeur égale à ICH (courant fourni par la source), la diode D ne sera plus conductrice et la tension VDS pourra
commencer à décroître (t=t2 début de la séquence suivante). La durée de t2 est dépendante de la valeur du courant
ICH et est donné par l’expression (2-21). La valeur VGSP peut alors être calculée (2-22).
ID
=
I CANAL CGD .
.
dVGD
dt
I CANAL
=
t2
.
I CH
t1
dID / dt
VGSP VDRV . 1 e
t2
(2-19)
(2-20)
_
(2-21)
1
(2-22)
A la fin de la séquence 2, la diode se bloque en théorie (si celle-ci est dépourvue de charges). En pratique,
le blocage intervient si vite qu’il apparaît un courant de recouvrement. Une fois la diode effectivement bloquée
la tension VDS va décroître.
Séquence 3 : t2 t t3
Le transistor MOSFET est maintenant conducteur. La Figure 2-6 montre la répartition des courants durant
la phase transitoire liée au mécanisme de dv/dt. On définit ISD comme le courant circulant par la capacité drain –
source dans le sens source – drain. On définit IGD comme le courant circulant par la capacité grille – drain dans le
sens grille – drain. On notera que le courant drain du transistor est la contribution de trois courants : celui
circulant dans le canal et les deux circulant respectivement dans les capacités CGD et CDS (expressions (2-23) et
(2-24)). A l’amorçage, dVDS/dt < 0, ainsi ISD > 0 et dVGD/dt > 0, ainsi IGD > 0.
50
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-6 – Schéma équivalent pour la séquence 3. Définitions des courants issus des dv/dt.
Toutes les charges apportées sur la grille vont donc servir à réduire la tension présente aux bornes de la
capacité CGD. Le courant de canal joue un rôle actif dans ce processus, car il permet de décharger la capacité CGD
ainsi que la capacité CDS. Il est alors évident qu'un courant de canal supérieur au courant de charge ICH est
nécessaire pour assurer la commutation en tension. Il découle de cette analyse une valeur minorée de la tension
de plateau VGSP (2-25).
=
=
+
+
+
.
(2-23)
.
+
(2-24)
(2-25)
Durant cette séquence, la charge de CGS est momentanément interrompue compte tenu du fort appel de
charge à acheminer à CGD en raison de la forte variation temporelle du potentiel sur l’électrode de drain. La
tension VGS reste constante et égale à VGSP tandis que la charge totale QG apportée à la grille continue
d'augmenter : c’est l’effet Miller. A partir des expressions (2-4) et (2-26) et en tenant compte que dans cette
séquence, la variation de la tension VGS est quasi nulle ((2-27) et (2-28)), on obtient (2-29). Ce résultat est un
majorant.
=
dVDS
dt
dV DS
dt
IG
CGD
+
(2-26)
dVGD
dt
(2-28)
0
V DRV VGSP
RG .CGD
(2-27)
(2-29)
Le courant de grille est essentiellement dépendant des grandeurs externes que sont : la tension issue du
driver VDRV, et la résistance de grille RG. On peut exprimer IG selon (2-30). Il s'agit donc d'une séquence de dv/dt
contrôlée par un courant de charge de grille.
51
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
(2-30)
La capacité CGD est, en pratique, non linéaire. Sa valeur est dépendante de la tension présente à ses bornes,
donc dépendante de l’évolution des tensions VGS et VDS. Partant d’une très faible valeur (séquence 2, expression
(2-12)) jusqu’à une valeur beaucoup plus forte (Figure 2-7, canal uniforme, CGD = CGDOX) [58] et [59].
S
G
CGDOX
canal
N+ - - - -
P
+
----
+
N+
-
+
+
P
-
+
+
ID
N
métallisation
D
Figure 2-7 - Vue en coupe du transistor MOSFET à la fin de la séquence 3
Séquence 4 : t3 t t4
A l’issue de la décharge des capacités CGD et CDS, la tension VDS approche de sa valeur finale RDSON.ICANAL et
ne varie plus (Figure 2-8). La tension VGS va recommencer sa croissance, à nouveau de forme exponentielle,
jusqu'à atteindre la tension d'alimentation du driver. En reprenant l’équation (2-4) mais cette fois avec VDS fixe
on obtient (2-31). On note CISS_ON, la valeur de CISS quand le transistor est dans sa zone ohmique.
IG
CISS _ ON .
dVGS
dt
(2-31)
Figure 2-8 - Schéma équivalent pour la séquence 4
En reprenant l’équation différentielle qui régit le comportement de VGS (2-9), appliqué aux conditions
initiales de la séquence 4, on déduit l’expression de VGS dans cette séquence (2-32) avec 2 = RG. CISS_ON.
Finalement on écrit l’expression du courant durant la séquence 4 (2-33. Cette séquence clôture l’amorçage du
transistor. Elle se termine une fois que CISS_ON est pleinement chargée, soit environ t3 + 3 x 2.
52
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
VGS (t ) (VDRV VGSP). 1 e
I G (t )
VDRV VGSP
.e
RG
( t t3 )
(t t 3 )
VGSP
2
2
(2-32)
(2-33)
Bilan de l’amorçage
On résume l’évolution des tensions VGS et VDS et du courant ID pour l’amorçage sur les chronogrammes de
la Figure 2-9.
Figure 2-9 – Chronogrammes simplifiés des séquences 1 à 4 de la mise à ON du transistor
La Figure 2-10 indique les points de fonctionnement idéalisé du transistor dans le plan ID-VDS (quadrant I)
durant chaque séquence. On exprime les différents modes de fonctionnement du transistor :
1.
2.
séquence 1 : canal en haute impédance (inactif), le transistor est bloqué.
séquence 2 : formation d'un canal actif à l'origine de la phase de di/dt (canal actif en limitation de courant
contrôlé par VGS) amenant le blocage de la diode de roue-libre pour ICANAL = ICH.
Entre les séquences 2 et 3, à VGS = VGSP, le transistor est sur le point à maximum de contrainte où courant et
tension sont maximums dans le transistor
3.
4.
séquence 3 : le courant de canal et le courant de grille contribuent à la décharge des capacités CGS et CGD
donnant lieu à la séquence de dv/dt dont la non-linéarité est principalement due à la capacité CGD.
séquence 4 : le dv/dt est terminé et le transistor est polarisé dans sa zone ohmique. Les capacités CGS et CGD
sont chargées à la tension du driver.
Remarque : dans la partie 2.2.1 « Bilan », la Figure 2-14 présente une version non idéale, à l’amorçage et
au blocage, du trajet du point de fonctionnement dans le quadrant I (ID-VDS).
53
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-10 - Trajet simplifié du point de fonctionnement sur la caractéristique de transfert durant la mise à ON
(éléments parasites de la maille de commutation, de la diode et du driver non pris en compte)
Précision pour les autres types d’interrupteurs
Les séquences de mise à ON d’un IGBT ou d’un HEMT GaN à grille MIS (composants à grilles isolés)
sont similaires à celle du MOSFET [60], [61]. Tout ce qui a était dit précédemment dans le cas du MOSFET
reste vrai.
1.1.2. Séquence de blocage du transistor
La séquence de blocage se comporte de manière symétrique à la séquence d'amorçage. On ne détaillera pas
les calculs. La mise OFF du transistor se fait en abaissant la tension VGS vers la tension minimale du driver. Pour
cela, il faut décharger la capacité d’entrée CISS. Quand VGS est de valeur proche de VGSP, on atteint la deuxième
séquence, le transistor passe du régime ohmique au régime de limitation de courant. On se retrouve sur le plateau
Miller, VDS croit jusqu’à VDC.
On observe les mêmes phénomènes au niveau des capacités que durant l’amorçage. Les expressions (2-23)
et (2-24) restent vraies, mais les courants IGD et ISD sont cette fois négatifs (cf. Figure 2-11). Ainsi, le courant de
canal est égal au courant de charge diminué de la contribution de ces deux courants transitoires. De la même
manière que pour l'amorçage, la tension de plateau au blocage diffère donc de la simple somme de la tension de
seuil et du quotient du courant de canal par la transconductance (2-25). Cette fois l’expression (2-25) représente
une valeur majorée de la tension de plateau VGSP.
Figure 2-11 –Répartition des courants durant une séquence de blocage
54
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Une fois la charge des capacités terminée, VGS décroît à nouveau. Comme à l’amorçage, on atteint un point
de fonctionnement où VDS et ID font peser dynamiquement le maximum de contraintes sur le transistor. Le
courant de drain va finalement décroître selon une dynamique faisant intervenir la transconductance du transistor
et la résistance de grille. Quand VGS atteint VGTH, le courant ID s’annule complètement et le transistor devient
OFF. La diode de roue-libre entre en conduction. Les chronogrammes de la mise OFF sont visibles sur la Figure
2-12.
Figure 2-12 - Chronogrammes simplifiés d'une séquence complète de mise à OFF
Précision pour les autres types d’interrupteurs
La mise OFF du HEMT GaN est identique à celle du MOSFET Si (composants à grilles isolés). Quant à
l’IGBT, la mise OFF se déroule tout d’abord comme pour le MOSFET. Mais dans la dernière séquence, quand
VGS atteint VGTH, le courant ID ne s’est pas encore annulé. Le canal de la région MOSFET de l’IGBT est bien
fermé, cependant une nouvelle séquence plus longue que la précédente débute, c’est le « traînage ». Cette
séquence est liée à la relaxation naturelle imposée par la constante de temps de recombinaison des porteurs
minoritaires en excès dans la base du transistor PNP de l'IGBT. La base du transistor bipolaire est en haute
impédance à partir du moment où le MOSFET est bloqué.
2.2. Bilan et perspectives
2.2.1. Bilan
Expression simple des d./dt
La Figure 2-13 présente une séquence complète de commutation (blocage puis amorçage) dans le cas d’une
commutation commandée sur charge inductive. Le dID/dt intervient à VGTH < VGS < VGSP (VGS peu variant), le
dVDS/dt intervient lui, durant le plateau Miller (VGS = VGSP, quasi constant compte tenu des hypothèses faites dans
cette partie). A partir des expressions (2-29) (dv/dt) et (2-20) (di/dt), où l’on fait l’hypothèse valable dans la
séquence 2, CISS_ON = CGS, et des expressions (2-3) et (2-25), on propose le Tableau 2-2. Ce tableau est un bilan
des expressions mathématiques simplifiées au premier ordre qui régissent les commutations (notées d./dt).
Tableau 2-2 – Expressions simples des d./dt
=
=
.
|
.
.
|
55
=
=
(2-34)
.
(2-35)
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-13- Chronogramme d’une séquence de commutation
Trajet non-idéal du point de fonctionnement dans le quadrant I (ID-VDS) à l’amorçage et au blocage
La Figure 2-14 présente le trajet non idéal du point de fonctionnement à l’amorçage (a) et au blocage (b).
A l’amorçage :
1.
2.
3.
4.
Phase 1 : canal en haute impédance (inactif), le transistor est bloqué.
Phase 2 : formation d'un canal actif à l'origine de la phase de di/dt (canal actif en limitation de courant
contrôlé par VGS) amenant le blocage de la diode de roue-libre pour ICANAL = ICH. Circulation d’un courant
ICANAL > ICH pour permettre l’extinction complète de la diode de roue-libre. Parallèlement, le di/dt provoque
une chute de tension selfique dans les inductances parasites LP du circuit de puissance. La tension aux
bornes du transistor est donc VDS = VDC – LP x di/dt.
Phase 3 : le courant de canal oscille jusqu’à se stabiliser à la valeur ICANAL = ICH. Il contribue avec le courant
de grille à la décharge des capacités CGS et CGD donnant lieu à la séquence de dv/dt dont la non-linéarité est
principalement due à la capacité CGD.
Phase 4 : le dv/dt est terminé et le transistor est polarisé dans sa zone ohmique. Les capacités CGS et CGD
sont chargées à la tension du driver.
Au blocage :
1.
2.
3.
4.
Phase 1 : le transistor est polarisé dans sa zone ohmique. Les capacités CGS et CGD sont chargées à la tension
du driver.
Phase 2 : la tension du driver est mise au potentiel le plus bas provoquant la décharge des capacités CGS et
CGD. Comme à l’amorçage, on passe par une zone de plateau Miller où VDS commute.
Phase 3 : avant la fin effective du dv/dt, le passage de VGS sous la tension de seuil VGTH provoque
l’extinction du canal et donc la commutation du courant de drain.
Phase 4 : le résidu de courant présent dans les inductances parasites se décharge dans la capacité COSS.
L’ensemble COSS - LP formant un circuit résonant qui provoque des oscillations de tension (VDS) et de
courant (ID).
56
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a)
b)
Figure 2-14 –Extrait de la thèse [62]. Trajet du point de fonctionnement non idéal à l’amorçage (a)
et au blocage (b).
2.2.2. Perspectives d’utilisation du modèle analytique
Comme nous l’avons vue en introduction de la partie « Driver » du chapitre 1, l’intérêt de maîtriser les
pentes de commutations est multiple. Maîtriser les di/dt permet de limiter toutes les interférences liées aux
surtensions dans les inductances parasites ; maîtriser les dv/dt permet de diminuer globalement les perturbations
(courant de mode commun) et auto-perturbations (par couplage capacitif en configuration onduleur). Cependant,
le contrôle des commutations doit faire l’objet d’études spécifiques pour ne pas trop pénaliser le rendement du
convertisseur (augmentation des pertes, notées EON et EOFF sur la Figure 2-14). Typiquement, on distingue deux
types de contrôle des commutations : actif ou passif.
Le contrôle passif des d./dt reviendra à jouer sur les paramètres surlignés en bleus dans les équations (2-34)
et (2-35). Le moyen le plus simple et global est de faire varier RG, la résistance de grille intervient dans les deux
expressions, son augmentation ralentit les dv/dt et les di/dt (Figure 2-15 a). Dissocier RG en deux valeurs RG_ON et
RG_OFF avec l'ajout d'une diode permet de régler les d./dt distinctement à l'amorçage et au blocage. On peut
également intervenir plus finement sur l’une ou l’autre des pentes du courant ou de la tension en ajoutant, en
parallèle des capacités du transistor, des capacités extérieures. Augmenter CGD impacte le dv/dt (expression
(2-34) et Figure 2-15 b), augmenter CGS impacte le di/dt (expression (2-35) et Figure 2-15 c).
Pour agir plus finement, et ainsi générer moins de pertes, il faut intervenir de manière séparée durant l’une
ou l’autre des commutations (dv/dt ou di/dt). Pour cela, on peut agir sur les grandeurs électriques issues du driver
et repérées en orange dans les équations (2-34) et (2-35) ; VDRV (en amont de RG) ou IG (en aval de RG). Une
boucle de contrôle actif du di/dt est présentée dans la partie 3.
L’analyse des dv/dt présente finalement un intérêt supplémentaire. En effet, à partir d’une prédétermination
des pentes de commutations en tension, on peut donner une estimation des fréquences de cassures sur
l'enveloppe spectrale de la tension VDS. La valeur de ces fréquences de cassure permet notamment une
prédétermination du filtrage associé. La partie 2.3 présente une seconde approche de modélisation, plus fine que
la précédente, des dv/dt. A partir de celle-ci, on réalise dans la partie 3.4, une comparaison simulation versus
estimations mathématiques des fréquences de cassures.
57
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a) RG, action globale sur le di/dt et le dv/dt
b) CGD_EXT, action plus sélective sur le dv/dt
c) CGS_EXT, action plus sélective sur le di/dt
Figure 2-15 – Actions passives sur le di/dt et/ou le dv/dt
2.3. Seconde approche de modélisation : modèle mathématique « simple » des dv/dt
L'examen plus détaillé des séquences de dv/dt implique une mise en équation complète incluant la contre
réaction capacitive formée par la capacité transverse CGD entre la grille et le drain d'une part, ainsi que la prise en
compte de la capacité CDS d'autre part. Le jeu d'équations ainsi obtenu permettra de déterminer l'expression
précise de la tension de plateau durant le dv/dt, et ainsi d’en déduire la valeur du dv/dt en phase d'amorçage puis
de blocage. On simplifie l’étude en considérant les formes d’onde comme l’association de plateau et de
variations constantes (succession par partie de variations monotones). Cette restriction permet de simplifier la
formulation analytique dans la phase temporelle stable des formes d'ondes ; tension de plateau établie et de
valeur constante, dv/dt constant. La validité de cette restriction repose sur une durée du régime transitoire
négligeable par rapport à la durée totale du phénomène modélisé. Celle-ci sera vérifiée a posteriori en
simulation.
Durant les séquences de dv/dt, c’est-à-dire les séquences de commutation de la tension aux bornes Drain et
Source du transistor, la conduction de la diode de roue-libre n'intervient pas. Seule sa capacité de transition CT
avec CT << COSS intervient, celle-ci peut être vue comme une capacité en parallèle avec COSS dans la mesure où
les éléments parasites inductifs côté drain et côté source peuvent être négligés dans les séquences particulières de
dv/dt. Ceci est justifié par le fait que les variations éventuelles de courant du canal rebouclent de manière interne
par les capacités propres du transistor et non pas de manière externe dans la maille compte tenu du courant
« forcé » par la charge. Evidement il n'en est pas de même dans les phases de di/dt où la charge est isolée de la
maille par la diode de roue-libre qui est passante. Le dv/dt intervient durant la séquence 3, on reprend le schéma
équivalent de cette séquence sur la Figure 2-16. Les équations qui régissent cette séquence sont récapitulées dans
le Tableau 2-3. L’expression (2-36) est une réécriture des expressions (2-23) et (2-24).
Tableau 2-3 – Equations régissant la séquence de dv/dt d’amorçage en régime temporel forcé
=
VGSP
dVDS
dt
.
+
ICANAL
VGTH
g fs
dVGD
dt
=
(2-3)
(2-25)
=
(2-28)
58
+
1
(2-29)
+
.
(2-36)
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-16 - Schéma équivalent de la cellule hacheur pour l'étude des dv/dt
2.3.1. Mise en équation
Ce paragraphe porte sur la mise en équation du schéma de la Figure 2-16 dans le cas général d'un courant
de canal non nul (mode dit « canal actif »). On cherche à déterminer l’expression de la variation de tension en
fonction de paramètres constants relatifs au transistor et au driver. Tout d’abord, on cherche à donner
l’expression précise de VGSP. Pour cela, il est nécessaire d’exprimer IG en fonction des autres éléments du circuit.
Partant de (2-25), (2-28) et (2-36) on exprime (2-37) (on pose (2-38)) et on factorise IG pour obtenir (2-39).
Ensuite, on exprime VDRV suivant (2-40) en injectant l’expression du courant de grille (2-39) dans l’expression
(2-3). On poursuit en développant (2-40) pour exprimer VGSP ((2-41) réécrit en (2-42)). Finalement, on développe
l’expression du dv/dt (2-29) en (2-43) à partir de (2-42).
ID
IG
g fs .(VGSP
k
ID
V DRV
(1 k ).VDRV
C DS
IG
C GD
VGTH )
C DS
C GD
(2-38)
I G (1 k ) g fs .(VGSP VGTH )
RG
g fs .(VGSP
VGTH )
(2-37)
ID
VGSP
1 k
(2-39)
(2-40)
RG .g f s .VGSP RG .g fs .VGTH RG .I D (1 k ).VGSP (2-41)
=
(1 + ).
=
1
+ .
(1 + ) +
(
(1 + ) +
+
.
.
.
)
(2-42)
(2-43)
En faisant intervenir COSS = CGD + CDS, en prenant en compte la capacité CT de la diode de roue-libre, ainsi
qu’en notant le courant de drain comme étant égal au courant de charge ICH, nous obtenons une expression
générale du dv/dt dans le cas « canal actif » (2-44).
59
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
.(
=
+
+
.
)
(2-44)
.
Pour l’amorçage : RG = RG_ON et VDRV = VDRV+ (avec VDRV+ > VGTH), pour le blocage : RG = RG_OFF et VDRV =
VDRV- (avec VDRV- < VGTH). Ces expressions sont récapitulées dans le Tableau 2-4.
Cas bras d’onduleur (2 transistors)
La Figure 2-17 représente le cas d’un bras à deux transistors de type MOSFET. Dans ce cas les diodes de
roue-libre ne sont pas nécessaires (recirculation du courant par la diode de corps) et la capacité des diodes est
déjà incluse dans COSS. Cependant, pour améliorer les performances globales du bras d’onduleur MOSFET, ou si
les transistors de puissance sont des IGBT (non réversible en courant), on ajoute en parallèle des transistors des
diodes hautes performances (de type Schottky SiC par exemple) ; dans ce cas, il faut prendre en compte CT, la
capacité de la diode ajoutée. Lors d’une commutation, le transistor non commandé est passif et se comporte
comme une diode. Seules ses capacités COSS et CT interviennent dans les calculs, celles-ci se retrouvent en
parallèle du transistor actif. On peut réécrire la relation (2-44) sous la forme la forme (2-45).
=
×(
.(
+
)
)+
.
.
(2-45)
Figure 2-17 –Configuration bras d’onduleur avec diode de roue-libre en parallèle des transistors de puissance
Domaine de validité de l’expression (2-44)
La relation (2-44) est issue d’un développement mathématique partant du postulat : « le courant dans le
canal ICANAL est non nul ». A partir des expressions (2-25) et (2-42) on développe l’expression du courant de
canal suivant la forme (2-46). A l'amorçage, la relation (2-46) montre qu’ICANAL est toujours positif puisque la
tension en sortie du driver VDRV = VDRV+ > VGTH. La validité de (2-44) est donc toujours garantie à l’amorçage.
Au
blocage,
avec
VDRV = VDRV- < VGTH, la relation (2-46) peut devenir égale à 0. On nomme ainsi ICH_CRITIQUE le courant permettant
l’annulation de (2-46) et assurant la continuité entre les deux modèles de dv/dt : celui à courant de canal non nul
(« canal actif ») présenté précédemment et celui à courant de canal nul (« canal passif ») que nous allons
présenter. L’équation (2-47) donne l’expression de ce courant critique. On note que celui-ci est dépendant et
inversement proportionnel à la valeur de la résistance de grille RG.
=
_
.
(1 + ). (
(1 + ) +
=
.(
60
.
.
)+
)
.
(2-46)
(2-47)
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
2.3.2. dv/dt à courant de canal nul (au blocage)
On se sert de nouveau du schéma de la Figure 2-16 pour établir le système d’équations nécessaire pour
déterminer l’expression de dVDS/dt. On suppose maintenant qu’un courant positif circulant du drain vers la grille
charge la capacité CGD, qu’un second courant positif circulant du drain vers la source via la capacité CDS charge
cette dernière et que la somme de ces deux courants est suffisamment forte pour être égale au courant de charge
ICH. Dès lors, le courant de canal ICANAL est annulé. On note également que dans ce cas, la tension VGS est
inférieure ou égale (pour ICH =ICH_CRITIQUE) à VGTH provoquant de ce fait l’absence d’un canal conducteur.
Le courant ID s’exprime cette fois suivant (2-48) et (2-49). On peut ainsi écrire VDRV- sous la forme (2-50) et
obtenir l’expression de VGSP dans le cas du blocage à courant de canal nul (2-51). On en déduit l’expression du
dv/dt (2-52). Cette relation est indépendante de RG puisque la tension VGS est inférieure à la tension VGTH
provoquant l’absence de canal conducteur.
ID
I G CDS
ID
VDRV
=
dVDS
dt
IG
(2-48)
I G (1 k )
(2-49)
RG .I D
1 k
(2-50)
VGSP
(1 + ).
+
(1 + )
=
CDS
IG
CGD
.
(2-51)
(2-52)
(1 + ).
En faisant intervenir COSS= CGD+ CDS, en prenant en compte la capacité CT de la diode de roue-libre, ainsi
qu’en notant le courant de drain égal au courant de charge ICH, nous retrouvons l'expression bien connue du dv/dt
dans le cas d’un blocage à courant de canal nul (« canal passif ») (2-53). Il s’agit aussi du cas pour lequel on fait
tendre RG vers 0 (attaque en tension de la grille). On peut également retrouver cette expression directement à
partir de la forme générale proposée dans le mode « canal actif » (2-44) en posant « gfs = 0 -1 » (transistor
bloqué).
_
=
_
+
(2-53)
Validation des hypothèses (absence de canal) :
A partir de l’expression (2-51) on peut réécrire l’expression de VGSP sous la forme (2-54). Par comparaison
de (2-54) avec (2-47) on conclut que VGSP = VGTH pour ICH = ICH_CRITIQUE. Dans ce cas précis, on est à la limite de
conduction avec un canal en formation parcouru par un courant nul. Pour ICH < ICH_CRITIQUE, on obtiendra
VGSP < VGTH démontrant l’absence d’un canal dans ce mode de commutation. Dans ce cas le transistor est déjà
bloqué au moment du dv/dt, il n’y a pas de plateau Miller réellement actif. On peut parler d’ « effet Miller
inactif ». Pour conclure, ce mode particulier de dv/dt intervient uniquement au blocage et à faible courant de
charge ICH tel qu’ICH ICH_CRITIQUE. Dans ce cas, la faible valeur du dv/dt ne permet pas de produire une chute de
tension aux bornes de RG suffisante pour maintenir VGS au-dessus du seuil VGTH. La relation (2-54) montre les
effets antagonistes entre une tension de commande qui tend à décharger CGS et un courant de charge qui tend, à
l'inverse, à maintenir la charge dans cette capacité (et donc à « freiner » le blocage).
61
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Cas bras d’onduleur (2 transistors)
=
_
+
.
(2-54)
(1 + )
=
_
(
+
(2-55)
)
2.3.3. Bilan
On propose dans le Tableau 2-4 un récapitulatif exhaustif de la modélisation qui permet d’appréhender tous
les cas possibles à partir des expressions (2-44) et (2-53). On tient compte de la capacité CT des diodes.
Tableau 2-4 - Modèles de dv/dt en régime forcé et domaines de validités
Domaine de
validité
dv/dt
amorçage
aucune restriction
ICANAL non nul
dv/dt
blocage
ICANAL nul
Hacheur
(1 Transistor – 1 Diode)
.(
+
.(
+
+
+
.
+
.
)
_
)
_
Onduleur
(2 Transistors – 2 Diodes)
.
.
2(
2(
.(
+
.(
+
2. (
)+
)+
.
+
.
)
)
)
_
_
.
.
2.3.4. Premières utilisations des modèles analytique de dv/dt
A partir des formules générales du Tableau 2-4, on étudie l’évolution du dv/dt en fonction du courant de
charge ICH pour différentes valeurs de résistance de grille RG. Sur la Figure 2-18, on retrouve : en rouge, le
résultat pour la résistance de grille de valeur minimale ; en bleu ciel, le résultat pour la résistance de grille de
valeur maximale. Pour l’instant, les valeurs numériques ne nous importent pas, car elles varient d’une
application à l’autre. En revanche les sens de variations sont généraux et restent vrais quelle que soit
l’application. On présentera dans la partie 3.4 « Application du modèle analytique de dv/dt », à l’aide d’un
modèle de simulation recalé à partir de résultats de mesures obtenus sur le MOSFET SiC (partie 3), une
comparaison modèle analytique versus simulations (cf. Figure 2-43). Suivant la même démarche, on présentera
dans le chapitre 3 une comparaison modèle analytique – mesures – simulations à partir des obtenus avec un
module HEMT GaN (Figure 3-48).
A l’amorçage (Figure 2-18 (a)), l’évolution du dv/dt en fonction du courant de charge est linéaire, suivant
l’équation affine (2-44). Plus RG est élevée, plus le dv/dt est faible, la commutation sera alors plus « douce »
mais dissipative. De même, plus ICH augmente, plus le dv/dt diminue. A l’amorçage, nous l’avons vu,
l’expression (2-44) reste vraie quelle que soit RG. Le canal est le siège d'un courant contrôlé et l'effet Miller. Il
est actif dans le processus de dv/dt. Au blocage (Figure 2-18 (b)), à fort courant, on suit le modèle général donné
par l’expression (2-44), mais dès que le courant ICH devient inférieur à ICH_CRITIQUE alors la valeur du dv/dt n’est
plus suffisante pour maintenir VGS polarisée au-dessus du seuil VGTH. On bascule sur la droite orange,
indépendante de la valeur de RG. D'une manière générale, c'est le modèle donnant le plus faible dv/dt qui sera
physiquement dominant et limitant la dynamique. C'est-à-dire le modèle traduisant une limitation physique dans
le circuit : soit un très faible courant de charge, soit une résistance de grille produisant un gain de contre-réaction
trop fort.
Finalement, à partir d’une exploitation des modèles, on retrouve les deux cas extrêmes mais courants de
commande des transistors de puissance :
62
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Cas 1 : RG
0 ,
Dans ce cas, on réalise une attaque en tension de la grille, ce cas est dédié aux applications hautes
fréquences. Le dv/dt au blocage ne dépend que du courant de la charge, il présente donc une valeur variable en
mode onduleur. A l'opposé, le dv/dt à l'amorçage présente une valeur imposée par le gain (gfs) du transistor, très
peu variable et de valeur bien plus élevée qu'au blocage. Le comportement est très fortement asymétrique dans
ce cas.
Cas 2 : RG de « forte » valeur et transconductance gfs « forte »,
Dans ce cas on réalise une attaque en courant de la grille, ce cas est dédié aux applications basses
fréquences et forte puissance. Dans ce cas les dv/dt sont limités par le driver et peu dépendants du point de
fonctionnement.
a)
b)
Figure 2-18 - dv/dt =f(ICH) pour plusieurs valeurs de RG à l’amorçage (a) et au blocage (b)
2.4. Conclusion
Dans cette partie est présenté un rappel complet des mécanismes de la commutation à l’amorçage et au
blocage à partir d’un exemple classique de cellule hacheur à transistor MOSFET. La mise en équation de
chacune des séquences a permis d’établir une modélisation analytique des pentes de commutations en tension et
en courant. A partir de cette modélisation, on comprend sur quel paramètre et dans quelle séquence de la
commutation on doit agir pour la contrôler, dans l’objectif d’obtenir le meilleur compromis entre vitesse de
commutations et pertes de commutations. Dans la suite de ce chapitre, les prédictions mathématiques issues du
modèle analytique seront confrontées à des résultats de simulations. Les résultats de simulation sont obtenus à
partir d’un modèle comportemental de MOSFET recalé sur des résultats de mesures.
3. Caractérisation d’un MOSFET SiC et mise en œuvre d’une stratégie de
commande passive de la commutation
Après avoir développé un volet théorique sur la modélisation des dv/dt dans la partie précédente, le travail
présenté dans cette partie poursuit un double objectif. Premièrement, l’acquisition du savoir-faire nécessaire
pour caractériser les commutations extrêmement rapides des composants à grand gap, en vue d'extraire les
énergies de commutation. Deuxièmement, tester de manière expérimentale les stratégies de commande passives,
afin d’obtenir le meilleur compromis entre dv/dt et pertes. Cette étude a fait, entre autres, l’objet d’une
publication à la conférence PCIM en 2013 [63].
63
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
3.1. Présentation du banc de caractérisation
3.1.1.Choix du composant
Le composant choisi est un MOSEFET SiC canal N de première génération, fabriqué par CREE, de
référence : CMF20120D. Situé sur le segment des composants à grand gap (SiC) / moyenne tension il est mis en
concurrence avec des JFET SiC. Les JFET SiC sont la plupart du temps Normally-ON (gamme INFINEON entre
autres) ; parfois Normally OFF, mais SEMISOUTH le principal constructeur a cessé son activité ; ou encore
Normally OFF hybride, JFET SiC + PMOS Si en source commune, ou encore JFET cascodé à un NMOS Si en
série. Le composant cible (MOSFET Normally OFF) offre une grande simplicité dans la conception de son
driver par rapport à la concurrence JFET.
Tableau 2-5 – Valeurs maximales extraites de la datasheet @Tcase = 25°C
Nom
Paramètre
Valeur
Unité
ID
Courant de drain continu
33
A
ÎD
Courant de drain pic
78
A
VDS
Tension drain source
1200
V
RDS_ON
Résistance drain source à l’état ON
80
RG_INT
Résistance interne de grille
5
Depuis ces travaux de caractérisation, le CMF20120D a été remplacé dans le catalogue CREE par le
C2M0025120D (1200V / 90A / 25m ).
3.1.2. La maquette d’essais
Introduction
Le composant a été caractérisé en configuration bras d’onduleur. Il est chargé par une simple inductance à
air à fil de Litz bobinée en deux couches de valeur LCH = 330µH, alimentée sous VDC = 600V (Figure 2-19). Les
interrupteurs de puissances sont et pilotés en mode mono-coup selon la méthode dite de « double impulsion » par
une carte FPGA (puce XILINX XC95144XL). La Figure 2-20 donne les chronogrammes des signaux de
commandes ; t1 : charge du courant ICH, cette durée est réglable via une roue codeuse implantée sur la carte
FPGA (Plage : 2,5µs à 58,5µs par pas de 4µs) ; t2 : maintien de ce courant (recirculation par le High-Side) ;
début de t3 : analyse de séquence d’amorçage ; fin de t3 : analyse de séquence de blocage. La durée de la phase t1
et le courant commuté sont liés par l’équation (2-56). L’ensemble de la séquence t1 + t2 +t3 est de très courte
durée (<80µs), ainsi cette méthode impulsionnelle de caractérisation permet de s’affranchir de tout management
thermique. L’équation (2-57) permet une estimation de l’énergie emmagasinée dans l’inductance de charge. En
considérant IMAX, obtenus à partir de l’expression (2-56) avec t1 = tMAX = 58,5µs ; on déduit EL = 1,8J.
=
=
1
.
2
×
.
(2-56)
² (2-57)
L’instrumentation porte sur l’interrupteur Low-Side, car celui-ci est référencé au potentiel du plan de masse
du montage et de la table, lequel est aussi relié à la terre. La partie 3.1.3. Détails les caractéristiques techniques
des outils utilisés. L’inductance de charge est câblée de telle sorte que le composant Low-Side puisse être
commandé à l'amorçage et au blocage lors des commutations (courant ICH algébriquement positif sur la figure).
Une photo du banc de test est proposée sur la Figure 2-21. Cette partie est consacrée à la description détaillée du
banc d’essai.
64
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-20 – Chronogrammes idéaux des signaux de
commandes des transistors High-Side et Low-Side et
tension/courant aux bornes du Low-Side
Figure 2-19 – Bras d’onduleur à MOSFET SiC
Figure 2-21 - Photo du banc d’essais
L’inductance de charge LCH
Il s’agit d’une inductance à air, de capacité parasite négligeable, qui va stocker l’énergie nécessaire pour
fournir un courant pratiquement constant durant la phase de commutation de la cellule onduleur SiC. Le choix
d’une inductance à air permet de s’affranchir des risques de saturation du noyau magnétique. Le faible nombre
de couches et l'absence de noyau permet de réduire les capacités parasites du composant.
Le PCB de puissance
Pour réduire la surtension au blocage, qui peut-être potentiellement importante du fait de la rapidité de
commutation, il est nécessaire de minimiser les inductances parasites des mailles. Les mailles considérées
importantes dans le montage sont la maille de commutation (constituée de C, des transistors High-Side MHS,
65
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Low-side MLS et du Shunt) ainsi que les deux mailles de commande (chacune constituée de la jonction grillesource du transistor, de l’alimentation du driver et de la résistance de grille RG). Pour cela, la carte de puissance
du circuit de caractérisation est :
d’une part réalisée sur un PCB double couche maximisant les surfaces de connexion placées en
regard, pour former une maille de commutation de puissance faiblement résistive ; présentant une
surface de boucle minimale et présentant un effet de compensation du champ propre lié à la
configuration particulière de circulation des courants (à l’instar d’un busbar). La face arrière est
utilisée comme plan de masse et est reliée à la terre.
d’autre part, compte tenu de la limitation à deux couches, la longueur de la boucle formée par la
maille de commutation est minimisée également par une implantation judicieuse des composants.
Cela est vrai aussi bien pour la maille de commutation que pour les deux mailles de commande.
Une estimation de l’inductance parasite de maille de commutation est donnée par la suite.
Les condensateurs de découplage C
Ils sont indispensables pour stabiliser la tension du bus continu durant les phases de commutations. On
utilise pour cela des condensateurs à film polypropylène ou polyester faiblement inductif (de 10 à 20nH
maximum par boîtier). On peut encore diminuer cette inductance parasite unitaire en plaçant plusieurs
condensateurs en parallèle. On place en parallèle trois résistances d’amortissement R de 300k chacune (REQ =
100k ). Elle amortit les oscillations entre l’alimentation, les condensateurs de découplage et l’inductance
parasite. Cette résistance est choisie telle qu’elle puisse supporter la tension du bus (600V).
La carte driver
Une carte « driver rapide » basée sur une isolation par optocoupleur et un buffer rapide (charge de 15nF en
50ns) à large plage d’alimentation a été développée au Laboratoire. Son schéma de principe est donné sur la
Figure 2-22. Le Tableau 2-6 résume ses principales caractéristiques. Enfin une photo est également présentée sur
la Figure 2-23. Le signal issu du FPGA est mis en forme pour optimiser le fonctionnement de l’optocoupleur par
une carte « interface de commande » assurant une attaque en signal bipolaire de la diode émettrice de
l'optocoupleur.
Figure 2-22 - Schématique du driver
Précautions
Afin de faire coexister le transistor de puissance avec les câblages et les alimentations, il faut une limitation
du rayonnement du câble de charge et du dv/dt par une connexion torsadée ponctuelle en bord de carte. Par
66
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
ailleurs, des filtres de mode commun sur toutes les alimentations de puissance et auxiliaires sont nécessaires. Les
cartes drivers sont directement soudées sur la carte de puissance (sans broches) au plus près des transistors. Ils
sont placés sur la face opposée à celle du shunt de manière à ne pas perturber les mesures.
Figure 2-23 - Photo de la carte driver vue de dessus (dimensions 2,9 x 1,9 cm²)
Tableau 2-6 – Caractéristiques de la carte driver
Isolation
Driver
optocoupleur rapide
TLP715
Temps de propagation
250ns (max)
Isolation
10V/ns (min)
ampli Push-Pull
IXDN414
tdelayON + trise
30 + 22ns
tdelayOFF + tfall
31 + 20ns
Impédance de sortie
Carte globale
0,3 < ROUT < 0,5
Alimentation
4,5 à 35V
ÎMAX
14A
PCB double couche
2,9 cm x 1,9 cm
RG
6,8 typ.
3.1.3.L’instrumentation
Une attention particulière a été portée sur le choix de la bande passante de l'oscilloscope, des sondes
passives et sur la compensation de toutes les imperfections de mesure pouvant fausser les mesures des énergies
de commutation. Cela comprend, la compensation capacitive des sondes par un atténuateur compensé entre
celles-ci et l'oscilloscope, l’adaptation d'impédance du capteur de courant ainsi que la compensation numérique
des temps de propagation des câbles au niveau de la mémoire de l'oscilloscope. Ce dernier point est
indispensable pour éviter un écart temporel entre les sondes qui entraînerait des erreurs importantes de mesure de
la puissance instantanée et de l’énergie avec des composants à grand gap à commutation ultra-rapide. Un soin
particulier a donc été apporté sur la mise au point d’une méthode de vérification « précise » de la cohérence des
formes d’ondes obtenues et de l’alignement des sondes entre-elles grâce à des points caractéristiques (Figure
2-25).
Les temps de commutations sont de l’ordre de 10 à 20ns. Il faut s’assurer que le temps de montée (trm) d’un
appareil de mesure soit très largement inférieur devant le temps de montée du signal (noté trs pour signal rise
time). Le temps de montée d’un appareil est lié à sa bande passante par la relation (2-58). Le Tableau 2-7 dresse
la liste des appareils d’instrumentations utilisés.
67
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
2,2
Tableau 2-7 – L’instrumentation
0,35
(2-58)
Oscilloscope
Nom
Bande
passante
Fabricant
DPO
414B
Tektronix
1 GHz
TDS
31014
Tektronix
100
MHz
Fréquence
d’échantillonnage
Notation*
5,5 Gsamples/s
A
B
Shunt Coaxial 100m
Nom
Fabricant
SDN
41410
T&M
researchProducts
Câble coaxial
Bande
passante
Temps de
propagation
2 GHz
-
-
3,3 ns
Bande
passante
Temps de
propagation
Temps
de
montée
180 ps
Inductance
parasite
6,5 nH
Compensation
Notation*
Manuel
3A
Compensation
capacitive
Notation*
Sondes d’oscilloscope
Nom
Fabricant
Calibre en tension
TPP1000
Tektronix
1 GHz
5,3 ns
300 V
Automatique
1A
TPP0850
Tektronix
800
MHz
6,1 ns
1000 V
Automatique
2A
Tek
P6139A
Tektronix
10 MHz
-
300 V (sonde
auxiliaire)
-
1B
*Les Notations sont à relier à la Figure 2-24.
Figure 2-24 –Schéma du bras d’onduleur MOSFET SiC et son instrumentation. DUT en Low-side référencé à la
terre; 1A, 2A et 3A : trois voies analogiques d’un premier oscilloscope; 1B : une voie analogique d’un second
oscilloscope (flottant).
Vérifications de l’alignement temporelles des mesures
Les sondes de tension Tektronix (TPP1000 pour VGS et TPP0850 pour VDS) sont tout d'abord compensées
par un atténuateur capacitif intégré et piloté par l'oscilloscope. Les temps de propagation sont ensuite compensés
par la fonction Deskew également intégrée à l'oscilloscope Tektronix. Ces deux premières étapes permettent
68
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
d'avoir des sondes de référence sur lesquelles les autres mesures seront alignées. La sonde permettant de mesurer
le courant nécessite, elle, une procédure particulière. Il s'agit d'une mesure basse tension (100mV/A) issue d'un
shunt coaxial et aselfique de 80cm de long. L’ensemble, comprenant le corps de sonde et la connectique, reste
très sensible aux perturbations liées aux commutations. Une transmission blindée et adaptée 50 entre le shunt,
le câble coaxial et l'oscilloscope, est donc obligatoire. La compensation du temps de transmission de ce câble est
réalisée en deux temps. Tout d’abord à partir de la valeur standard de 4,4ns/m ([64]), soit 3,52ns pour 80cm de
câble. Finalement, par l’ajustement manuel de l'alignement sur des points caractéristiques de la
commutation (Figure 2-25) :
(a) Le courant commuté à l'amorçage est aligné sur la chute de tension selfique parasite entre drain
et source.
(b) Les oscillations du courant et de la tension au blocage, sont mises en quadrature (le transistor
est équivalant à une capacité COSS vue de ses bornes).
Nous obtenons une compensation finale de 3,6ns (±200ps à ±500ps). L'erreur ainsi commise sur les
mesures de puissance instantanée est de l'ordre de ±2% sur une base de 20ns.
Amorçage
di/dt
Décalage de phase : /2
chute selfique
VDS
[100V/div]
ID
[10A/div]
ID
[10A/div]
VDS
[100V/div]
Blocage
a)
Figure 2-25 – Exemple de vérification de l’alignement des sondes sur une commutation de transistor JFET
associé à une diode Schottky SiC (travaux antérieurs respectant la même procédure [65])
3.1.4. Méthodologie
Figure 2-26 –Définition des mesures
C’est aux deux extrémités de la séquence 3 (Figure 2-20) que sont réalisées les mesures d’amorçage et de
blocage. Durant le délai t3, le courant croît légèrement dans l’inductance de charge. Ce délai doit être le plus
court possible de manière à atteindre un régime établi sur les formes d'ondes incluant les oscillations d'une part,
69
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
évitant un auto-échauffement significatif de la puce d'autre part. Ainsi, le courant commuté à l’amorçage du
transistor est légèrement inférieur au courant commuté au blocage. Différents essais seront réalisés, les
paramètres sont : le courant de charge, la résistance extérieure de grille RG et une capacité grille drain externe
CGD_EXT.
Définitions des mesures de dv/dt, di/dt et énergie de commutation (ECOM)
La Figure 2-26 illustre la définition des mesures. Le di/dt et le dv/dt sont mesurés entre 10% et 90% des
grandeurs commutées. L’énergie de commutation est mesurée directement à l’oscilloscope grâce à la voie
« Math » où l’on affiche l’intégrale du produit ID(t)x VDS(t). Après un post-traitement des données, prenant en
compte l’énergie réactive (précisions par la suite), on déduit les énergies actives de commutations d’amorçage et
de blocage.
Remarque : L’article [66] propose une méthode alternative de mesure des pertes par commutation. La
méthode présentée, dite « méthode d’opposition », est une méthode globale, qui mesure les pertes totales sans
faire appel à la mesure des formes d'ondes. Ainsi, elle ne permet pas d'extraire les dv/dt, di/dt et temps de
commutation de manière directe.
Energie réactive, facteur de correction
Lorsque l’on utilise une méthode de mesure graphique pour les énergies de commutation, on mesure un
ensemble d’énergie active et réactive. La Figure 2-6 (page 51) montre un bilan des courants circulants au sein du
transistor. C’est le courant ID qui est mesuré. A l’amorçage, il existe un courant de décharge des capacités COSS
(transistor) qui est non mesuré et qui transite dans le canal (IGD et ISD >0A). Il s’agit donc d’un terme absent lors
de la mesure à ajouter au bilan énergétique. Au blocage, à l'inverse, le courant de charge de ces capacités est
mesuré alors qu’il ne circule pas dans le canal (IGD et ISD <0A, Figure 2-11, page 54). Il s’agit d’un terme additif
à retrancher afin de ne considérer que le terme relatif à l’énergie active.
On prend en compte dans le calcul d’ECOM (énergie lors d’une commutation que doit supporter le
transistor), les courants circulant dans le canal uniquement. ID est le courant mesuré dans le shunt aselfique
représentatif du courant drain du transistor, ICANAL courant circulant dans le canal et ICEQ la somme des courants
circulant dans les capacités dont une des deux électrodes est reliée au drain du transistor (capacité totale
équivalente notée CEQ), on peut résumer :
A l’amorçage, on mesure seulement le courant ID = ICANAL - ICEQ alors que les courants ICEQ
circulent dans le canal : ICANAL = ID + ICEQ. Il faut donc ajouter la valeur énergétique réactive
associée à la présence de CEQ à la grandeur énergétique mesurée pour obtenir ECOM.
Au blocage, on mesure ID = ICANAL + ICEQ, mais ces courants de charge de capacité ne circulent pas
dans le canal : ICANAL = ID - ICEQ. Il faut alors retrancher la valeur énergétique réactive associée à la
présence de CEQ à la grandeur énergétique mesurée pour obtenir ECOM.
De manière générale, suivant les cas étudiés, en configuration hacheur ou onduleur, avec ou sans diode
câblée en parallèle, la valeur de la capacité totale, nommée CEQ, ne sera pas la même. Dans notre étude, nous
resterons en configuration onduleur, sans diode câblée en parallèle, donc CEQ = COSS. Cependant, dans la partie 0,
nous nous intéresserons à l’impact de l’ajout d’une capacité grille – drain externe, notée CGD_EXT, sur les
commutations. Ainsi, la valeur de CEQ doit être recalculée telle que : CEQ = COSS + CGD_EXT. Le Tableau 2-8
donne les valeurs des capacités mises en jeu et de l’énergie réactive associée dans notre étude et énumère les
différents cas possibles. L’énergie réactive est donnée par l’équation (2-59). Conformément au Tableau 2-8, la
valeur minimale du terme correctif à considérer est de 74µJ pour VDC = 600V.
70
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Tableau 2-8 - Récapitulatif des cas possibles
=
1
.
2
×
(2-59)
Cas
Valeur CEQ
EREACTIF
COSS seul
412pF
74,1µJ
COSS et CGD_EXT
CMIN = 434pF
CMAX = 512pF
EMIN = 78,1µJ
EMAX = 92,2µJ
3.2. Caractérisation dynamique du composant CMF20120D
Dans cette partie sont présentés les résultats de la campagne de caractérisation dynamique. Tout d’abord,
les « résultats simples » à RG = 6,8 (valeur nominale datasheet garantissant un bon compromis vitesse /
amortissement) pour deux points de fonctionnement :
1) « Faible » courant de charge (amorçage : ICH = 5,5A ; blocage : ICH = 8A).
2) « Fort » courant (amorçage : ICH = 52A ; blocage : ICH = 55A).
Ensuite, nous étudierons l’impact des variations de RG sur les commutations. Pour chaque cas, on relève le
dv/dt (V/ns), le di/dt (A/ns) et l’énergie de commutation (ECOM en µJ) tenant compte du terme correctif.
3.2.1. Caractérisation à RG fixe
Le schéma équivalent de commutation est présenté sur la Figure 2-27. En considérant le cas d’un courant
ICH toujours positif (ICH > 0A), quand le transistor Low-Side commute (à l’amorçage ou au blocage), le
transistor High-Side est bloqué. Il est vu par le Low-Side comme une diode présentant une capacité COSS
représentative de la mise en parallèle des capacités CGS et CDS.
La Figure 2-28 et la Figure 2-29 montrent le comportement de la cellule, respectivement à l’amorçage et au
blocage, dans le cas d’un courant de charge ICH de faible valeur. Comme nous l'avons montré d'un point de vue
théorique dans le chapitre 2.3.3, le cas « faible courant » est celui qui présente le plus fort dv/dt à l’amorçage
(20,6 V/ns, Figure 2-28). L’étiquette « 1 » repère une zone de recouvrement antérieur au dv/dt due à la jonction
PN de la diode de corps du MOSFET SiC High-Side. L’étiquette « 2 », quant à elle, repère un second
phénomène de recouvrement, lié lui, au dv/dt. Il représente la contribution du courant de charge capacitif à
travers la capacité COSS totale vue. Enfin, on mesure une fréquence d’oscillation : fOSC = 62,5MHz.
Au blocage, le cas « faible courant » nous permet d’observer le mode « Effet Miller Inactif » (Figure 2-29).
Il s’agit du plus faible dv/dt (9,7 V/ns). L’étiquette « 1 » permet d’observer que le dv/dt se produit à VGS < VGTH,
c'est-à-dire avec un canal non formé. De ce fait, la commutation en courant est régit par un pont diviseur
capacitif formé par les capacités COSS des transistors High-Side et Low-Side. Le courant commute suivant une
forme en « marche d’escalier » avec un palier à ICHARGE/2 quand les transistors sont parfaitement appairé
(étiquette « 2 »). Grace à ces formes d’ondes on peut, à partir de l’application numérique (2-60), déduire une
valeur approchée de COSS = 412pF (valeur datasheet : 120 pF). Finalement à partir de fOSC et de COSS on peut
déduire la valeur de l’inductance parasite présente dans la maille de commutation LP = 15,7nH (équation
(2-61)).
La Figure 2-30 et la Figure 2-31 montrent le comportement de la cellule respectivement à l’amorçage et au
blocage, dans le cas d’un courant de charge ICH de forte valeur. Le cas « fort courant » est le régime du plus
faible dv/dt à l’amorçage (12,8 V/ns, Figure 2-30) et du plus fort dv/dt au blocage (23,1 V/ns Figure 2-31). A
l’amorçage l’étiquette « 1 » met en évidence la chute de tension selfique sur VDS lié au di/dt et l’étiquette « 2 »
reprend les zones de recouvrement observées sur la Figure 2-28. Le blocage est cette fois classique, VGS>VGTH
durant le dv/dt (étiquette « 1 »), l’Effet Miller est « actif ».
71
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
3.2.2. Caractérisation à RG variable
On modifie maintenant la valeur de la résistance de grille afin d’influencer le comportement des
commutations. Il faut prendre en compte dans cette étude l’influence significative du comportement résistif de
l’accès entre le contact de grille du boîtier du composant et l’électrode de grille interne (RG_INT = 5 ). Les
résultats de la caractérisation des séquences d’amorçage et de blocage à faible et fort courant sont présentés sur
la Figure 2-32 (dv/dt), la Figure 2-33 (di/dt) et la Figure 2-34 (ECOM).
=
=
4.
_
2.
.
1
_
.
=
2.
= 412
= 15,7
(2-55)
(2-60)
(2-61)
Figure 2-27 - Schéma équivalent du montage lors des
commutations (cas ICH > 0A).
Figure 2-28 – Amorçage, 600V/5,5A
Figure 2-29 – Blocage, 600V/8A. Observation de
l’Effet Miller Inactif
Figure 2-30 – Amorçage, 600V/52 A
Figure 2-31 – Blocage, 600V/55A
72
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a)Amorçage
b) Blocage
Figure 2-32 – dv/dt fonction du courant de charge. Paramètre : RG.
a) Amorçage
b) Blocage
Figure 2-33 – di/dt fonction du courant de charge. Paramètre : RG.
a) Amorçage
b) Blocage
Figure 2-34 – ECOM fonction du courant de charge. Paramètre : RG.
73
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
A l’amorçage, quel que soit le courant de charge, l’effet Miller est actif. Ainsi, l’augmentation de la valeur
de RG permet de réduire les valeurs des dv/dt (Figure 2-32 a) et des di/dt (Figure 2-33 a). Les sens de variation
sont conformes aux expressions mathématiques obtenues dans la partie 2. Le ralentissement des commutations se
fait au prix d’une augmentation de l’énergie de commutation (Figure 2-34 a). Par exemple, dans le cas d’un plus
fort courant de charge, RG_TOTAL (RG + RG_INT) évolue entre 6 et 14,1 (facteur 2,3) et ECOM évolue entre 1,9mJ
et 2,3mJ (facteur 1,2). A titre de comparaison, la datasheet donne à RG = 6,8 , VDC = 800V et ICH = 20A : EON =
530µJ.
Au blocage, le mode de commutation (Effet Miller actif ou inactif) dépend de la valeur du courant de charge. A
faible courant de charge, on observe l’effet Miller passif (dv/dt Figure 2-32 b, di/dt Figure 2-33 b et ECOM Figure
2-34 b). Dans ce mode, il apparaît clairement que la valeur de la résistance de grille n’influence pas la valeur des
pentes des commutations. A l’opposé, à fort courant commuté, nous sommes en régime d’effet Miller actif.
Ainsi, comme à l’amorçage, RG permet de contrôler les d./dt au prix d’une augmentation de l’énergie de
commutation. Exemple dans le cas du plus fort courant de charge, toujours pour une variation de RG_TOTAL dans
un facteur 2,3 ; ECOM évolue entre 367µJ et 630µJ soit un facteur 1,7. Toutes ces mesures confirment bien les
tendances mises en évidences lors de l'étude théorique et la modélisation dans la partie 2. A titre de comparaison,
la datasheet donne à RG = 6,8 , VDC = 800V et ICH = 20A : EOFF = 320µJ.
3.3. Caractérisation dynamique à CGD variable : contrôle passif des dv/dt
Dans cette partie, nous allons observer l’effet des variations de CGD_EXT sur les commutations. Ensuite, nous
comparons cet effet avec celui lié aux variations de RG. Les résultats seront présentés sous la forme
dv/dt =f(ECOM) pour mettre en avant l’existence d’un réglage optimum des composants passifs externes dans le
but d’obtenir le meilleur compromis possible entre vitesse de commutation et pertes.
Choix des capacités
La capacité CGD interne est donnée par la datasheet du composant : CRSS = 13pF. On choisit comme plage
de variation pour CGD_EXT : {22pF ; 47pF ; 100pF}. En pratique, on a observé qu’à 10pF, CGD_EXT avait trop peu
d’influence et qu’à 220pF la capacité, physiquement d’un encombrement plus grand, devenait difficile à placer
au plus près du boîtier et présentait un comportement trop selfique pour les transitoires considérés. Le Tableau
2-9 donne le détail de ces capacités.
Tableau 2-9 – Caractéristiques des capacités
Valeur
Tension
Tolérance
Type
Marque
22pF
1000V
20%
céramique
Vishay
47pF, 100pF
3000V
5%
céramique
Vishay
Implantation de CGD_EXT
La capacité CGD_EXT est soudée directement sur les broches drain et grille comme l’illustrent le schéma de la
Figure 2-35 et la photo Figure 2-36.
Figure 2-35- Ajout de CGD_EXT
Figure 2-36 – Photo de la capacité CGD_EXT soudée
74
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
3.3.1. Oscillogrammes
On observe l’effet de CGD_EXT à l’amorçage (Figure 2-37) et au blocage (Figure 2-38) dans les cas respectifs
de plus fort dv/dt. A l’amorçage, le dv/dt est divisé par 2,2 alors que le di/dt n'est impacté que dans un rapport
1,1. Dans le cas « blocage », le dv/dt est réduit dans un rapport 1,7 alors que le di/dt ne varie quasiment pas
(<0,5%) (Tableau 2-10). Ces résultats permettent de valider l’effet « sélectif » de l’ajout d’une capacité externe
pour limiter les dv/dt. Le léger couplage qui existe malgré tout entre dv/dt et di/dt provient de la contribution de
CGD à CISS durant la séquence du di/dt. En effet, l’hypothèse CISS = CGS pendant le di/dt n’est plus vérifiée pour
le cas d’un CGD_EXT élevé. C’est pourquoi on relève de légères diminutions du di/dt suite à l’ajout d’une capacité
CGD_EXT.
Tableau 2-10 - Variation des d./dt suite à l’ajout de CGD_EXT
dv/dt sans CGD_EXT (V/ns)
20,6
23,1
dv/dt avec CGD_EXT (V/ns)
9,5
13,7
Rapport de variation
2,2
1,7
di/dt sans CGD_EXT (A/ns)
1,2
0,85
di/dt avec CGD_EXT (A/ns)
1,1
0,85
Rapport de variation
1,1
1
Figure 2-37 - Amorçage, 600V/5,5A. Effet de CGD_EXT
Figure 2-38 - Blocage, 600V/55A. Effet de CGD_EXT
3.3.2. Synthèse des résultats
Dans le chapitre 1 nous avons mis en évidence que l'étude du compromis rapidité de commutation – pertes
est l’un des enjeux premier des convertisseurs statiques à composants à grand gap. Il se traduit électriquement
comme le compromis entre rapidité de commutation (d./dt) et énergies de commutation (ECOM). En faisant varier
la résistance externe RG, les d./dt diminuent et ECOM augmente. Cependant, cette variation n’est pas linéaire. On
peut ainsi obtenir un point représentatif d’un compromis vitesse/pertes (Figure 2-39).
Figure 2-39 – Comportement Vitesse de commutation / Pertes : recherche d’un compromis
75
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Pour appréhender ce compromis à partir des résultats de la campagne de caractérisation dynamique sur le
MOSFET SiC, nous allons observer les résultats de mesures des dv/dt en fonction des énergies de commutation,
dans les cas des séquences d’amorçage ou de blocage et pour les cas de réglages par RG ou CGD_EXT. Ces résultats
sont montrés sur la Figure 2-40.
En comparant les courbes relatives aux variations du paramètre RG ou CGD_EXT (à RG = 6,8 ), on observe
une nouvelle fois l’effet « sélectif » de CGD_EXT. C’est dans le cas (a), amorçage à ICH = 5,5A (régime de fort dv/dt
car courant faible), que le résultat est le plus probant. La courbe en « bleue ciel » (variation de CGD_EXT) passe
sous la courbe « bleue » (variation de RG) indiquant qu’à dv/dt donné la commutation génère moins de pertes. En
considérant la projection en trait pointillé rouge, à dv/dt donnée on gagne 31% sur l'énergie de commutation ; à
énergie donnée, le dv/dt est réduit de 47%. Dans le cas (c), amorçage à ICH = 52A (régime de faible dv/dt), à dv/dt
donnée, on gagne 12% sur l'énergie de commutation ; à énergie donnée, le dv/dt est réduit de 20%. Dans le cas
(d), blocage à ICH = 55A, à dv/dt donnée, on gagne 22% sur l'énergie de commutation ; à énergie donnée, le dv/dt
est réduit de 28%.
Finalement, le cas (b), blocage à ICH = 8A, représente un cas de blocage à « Effet Miller Inactif ». Les
commutations sont très lentes et génèrent ainsi peu de pertes (théoriquement nulles). Le dv/dt est indépendant de
RG, cependant il diminue légèrement avec l’augmentation de CGD_EXT qui apporte une contribution à COSS.
a)
b)
c)
d)
Figure 2-40 – Bilan : Vitesse de commutation en fonction des Pertes : cas RG variable et CGD_EXT variable.
76
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Remarques :
1) ECOM = ECOM_MESURE ± ½ CEQ x VDC² suivant les cas amorçage ou blocage. Les valeurs de CEQ sont à
consulter dans le Tableau 2-8 (page 71).
2) Au blocage, dans le cas illustré par la Figure b) « Effet Miller Inactif », la commutation se fait en
l’absence de canal, ainsi on devrait retomber sur ECOM = 0J. La très faible énergie mesurée (<40µJ)
représente notre imprécision de mesure.
3.4. Application du modèle analytique de dv/dt
Cette section représente une utilisation directe des résultats établis dans la partie 2 et précédemment dans la
partie 3. Une analyse fine des résultats de mesures, basée sur les équations établis par le modèle analytique de
dv/dt, permet de recaler les paramètres d’un modèle équivalant au premier ordre d’un transistor MOSFET de
puissance linéarisé (cf. Figure 2-41, [63] et [67]). Dans le modèle proposé, tous les paramètres ont des valeurs
constantes. VGTH, gfs et CGS sont extraits directement de la datasheet dans un premier temps alors que CGD et CDS
sont eux recalés à partir de la mesure et du modèle analytique de dv/dt. Ce modèle, est inséré dans un circuit de
simulation PSIM dans une configuration bras d’onduleur (cf. Figure 2-42). Les résultats issus de ces simulations,
très simples dans leur mise en œuvre, seront ensuite comparés aux relevés expérimentaux (paragraphe 3.4.1) ;
être capable de prédéterminer les valeurs des dv/dt permet d’en déduire une estimation du rayonnement
électromagnétique de notre circuit et ainsi de ses besoins en filtrage (paragraphe3.4.2).
Figure 2-41 - Modèle comportemental « 1er ordre » de
transistor MOSFET de puissance
Figure 2-42 – Bras d’onduleur « simple » pour l’étude
des dv/dt
1) Recalage de COSS
Au blocage, à faible courant de charge, le dv/dt est à sa valeur minimale (temps de commutation de la
tension maximum), le courant de canal est nul et seul le courant de charge conditionne le dv/dt. D'après la
Figure 2-29 et l’équation (2-60) on a déduit : COSS = 412pF.
2) Recalage de CRSS
A l'amorçage, à faible courant de charge, le dv/dt est à sa valeur maximale (temps de commutation de la
tension minimum). Le dv/dt est conditionné par le courant de canal et le courant de charge. D'après l’expression
du issus du Tableau 2-4, on trouve grâce à une application numérique à partir des données de : CGD = 49pF et
donc CDS = 377pF.
3.4.1. dv/dt versus ICH @RG
La Figure 2-43 présente le résultat de la comparaison entre mesure et simulation à l’amorçage (Figure a,
Effet Miller toujours Actif) et au blocage (Figure b, Effet Miller Actif et Inactif). En traits bleus sont tracées les
courbes issues des simulations auxquelles on superpose les points de mesures en forme de couleur. On peut
conclure à une très bonne superposition des points sur les courbes. Ce résultat est d’autant plus remarquable
quand on le place en regard de la simplicité du modèle utilisé.
77
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
3.4.2. Détermination des fréquences de cassures des enveloppes spectrales
Dans le cas d’une commutation idéalisée, c'est-à-dire une commutation où toutes les capacités sont de
valeur constante et le gain de transconductance est constant, la forme de commutation est trapézoïdale (cf. Figure
2-44, simulation PSIM dans les conditions du paragraphe précédent). Dans ces conditions, l’enveloppe spectrale
est composée d’une pente à -20dB/décade puis -40dB/décade à partir d’une fréquence de cassure notée fcassure. La
fréquence de cassure du spectre VDS(f) peut s’exprimer en fonction des temps de montés à l’amorçage et au
blocage et s’approxime suivant l’expression (2-62). En faisant intervenir les pentes de commutations de mise à
ON et de mise à OFF, on peut la réécrire (2-62) suivant l’expression (2-63). La Figure 2-45 montre le spectre de
VDS(f) issu des simulations précédentes. On en déduit une estimation des fréquences de cassures. Le Tableau
2-11 montre que dans cet exemple, à partir des dv/dt, on peut prévoir les fréquences de cassure avec une erreur
relative de 10% maximum.
a) Amorçage
b) Blocage
Figure 2-43- Comparaison simulation / mesure du dv/dt vs courant commuté. Les valeurs indiqué sont celles de
RG, rappel RGTOTAL = RG + RG_INT (5 ). Valeurs des paramètres recalés : VGTH = 9V, gfs = 9,2A/V, COSS =
412pF, CGD = 49pF.
2
_
1
.
+
(2-62)
_
+
2 .
(2-63)
Tableau 2-11 - Comparaison simulation vs modèle mathématique
ICH
[A]
dv/dt ON
[V/ns]
dv/dt OFF
[V/ns]
fcassure évaluée en simulation
[MHz]
fcassure issue des modèles
[MHz]
5,5
18,7
6,1
6
6,6
55
8,7
27,3
9
9,5
78
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
TON
TOFF
a) Amorçage
b) Blocage
Figure 2-44 – Commutations de forme trapézoïdale, à fort et faible courant de charge pour RG= 6,8 .
Figure 2-45 – Observation du spectre VDS(f) à fort courant de charge (noir) et à faible courant de charge
(grenat)
3.5. Conclusion
Cette partie a représenté un temps fort du travail de thèse. Elle a permis de mettre au point un
environnement de travail dédié aux composants à grand gap, c'est-à-dire spécifique aux commutations extrêmes.
Cet environnement comprend, entre autres, la mise au point d’un banc de caractérisation, d’un driver rapide, et
d’une méthodologie de mesure précise pour la mesure des énergies de commutation.
Cette partie a également permis une première vérification pratique de l’étude théorique des commutations
présentée dans la partie 2. Toujours en exploitant les équations établies dans la partie 2, nous avons comparé
d’un point de vue compromis rapidité versus pertes, deux méthodes de contrôle passif de commutation
(variations de RG versus variations de CGD_EXT).
Finalement, on établit un modèle équivalant au premier ordre d’un transistor MOSFET, recalé à partir des
mesures et du modèle analytique. Ce modèle offre des résultats réellement satisfaisants, les comparaisons
présentées sur la Figure 2-43 montrent que les points de mesure et les points simulés sont quasiment superposés.
Les résultats sont aussi satisfaisants à l’amorçage qu’au blocage, dans le cas Effet Miller Actif que dans le cas
Effet Miller Inactif. En conclusion, une modélisation analytique des dv/dt, sur toute la gamme possible, est un
moyen intéressant d’estimer l’allure du spectre VDS(f) et ainsi de prédéterminer les filtres EMI.
79
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
4. Commande active des commutations : présentation d’une boucle de
contrôle du di/dt
La rapidité de commutation est une des caractéristiques principales des composants à grand gap. Après
nous être intéressé à la modélisation fine, ainsi qu’au contrôle passif des dv/dt, dans cette partie le travail porte
maintenant sur les di/dt. Durant la campagne de caractérisation du MOSFET SiC CMF20120D, nous avons
relevé des di/dt extrêmes (jusqu’à 2,8A/ns maximum). De telles commutations en courant provoquent des
surtensions (VL = L x di/dt), liées à la présence des inductances parasites du montage, pouvant être destructrices
au blocage des composants. Ainsi, pour une inductance de câblage donnée, il devient dès lors important de
pouvoir, au mieux asservir, au pire limiter le di/dt. Une gestion du di/dt peut également être un degré de liberté
intéressant pour parvenir à répartir de façon homogène les courants de puces parallélisées à drivers séparés lors
de commutations.
Dans cette partie, une boucle d’asservissement du di/dt est présentée d’un point de vue théorique sur le cas
« amorçage commandé ». Des résultats de simulation sous PSPICE permettront la validation, sur le principe, de
ce dispositif. Les cas concernant une commutation commandée de blocage, ainsi que le comportement face à une
commutation spontanée (cas bras d’onduleur) seront étudiés en détail dans le chapitre 3.
Il est bien connu que l’inductance de source réalise une contre-réaction naturelle (de type contre-réaction
série) ralentissant l’amorçage du composant (détaillée par la suite). Le principe de la boucle d’asservissement
présentée par la suite est synthétisé par le schéma bloc de la Figure 2-46. Il consiste à mesurer la tension VL qui
apparaît aux bornes de l’inductance de source lors d’une variation du courant drain pour réagir sur la commande
de grille afin d’en contrôler sa valeur via un OTA (Operational Transimpedance Amplifier). De ce fait, on
contrôlera la valeur du di/dt lors de la commutation. La difficulté principale d’un tel asservissement réside dans
la nécessité d’obtenir un circuit de contrôle extrêmement rapide. Un circuit élémentaire (peu de composants), à
proximité du le composant, va donc être étudié et validé en simulation. Son schéma bloc de principe est
représenté sur la Figure 2-47.
Figure 2-47 – Schéma bloc de principe de la boucle
d’asservissement rapide utilisant un « simple
transistor ».
Figure 2-46- Schéma bloc de principe de la boucle
d’asservissement utilisant un « OTA ».
4.1. Contexte
4.1.1. Modèle PSPICE du MOSFET SiC
Le sous-circuit modélisant le transistor CMF20120D issue des librairies CREE est représenté sur la Figure
2-48. A partir du circuit de simulation de la Figure 2-49, représentant le banc de test utilisé pour les
caractérisations, on recale les paramètres du modèle afin de faire correspondre les résultats de simulations avec
ceux issus des mesures. Par ailleurs, on fait évoluer le modèle en réglant la résistance de grille interne à 0,5 . En
conséquence, elle est considérée comme négligeable et permet un accès à la tension grille-source réelle
(nécessaire pour avoir accès à la tension VGS « vraie » en simulation). On conserve RG_TOTAL =RG_INT + RG =
11,8 . On externalise également l’inductance d’accès à la source (LS) pour avoir accès à la tension à ses bornes
80
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
(notée VL). Le couple LS1 – RS1 (interne au modèle) est réglée à 70pH – 10m
vis des composants parasites placés volontairement à l’extérieur du modèle.
Figure 2-48- schéma interne du modèle du
CMF20120D
pour le rendre négligeable vis-à-
Figure 2-49 – Circuit de simulation
Les résultats de simulation obtenus sont présentés sur la Figure 2-50. Ils sont superposés en couleur bleue
sur les oscillogrammes de mesures pour permettre la comparaison. Le modèle ainsi recalé prouve sa robustesse
vis-à-vis des tests sur les 4 cas typiques : amorçage à fort courant (a), blocage à fort courant commuté (b),
amorçage à faible courant commuté (c) et blocage à faible courant commuté (d, cas Effet Miller Inactif). Sur la
Figure c, on note que le dépassement de courant simulé est plus important que le dépassement de courant
mesuré. L’erreur relative sur le dépassement de courant est de 25% ; cependant, la modélisation du di/dt, est
l’objet de l’étude, reste très bonne (erreur inférieur à 20%).
a)Amorçage 600V/52A
b) Blocage 600V/55A
c) Amorçage 600V/5,5A
d) Blocage 600V/8A
Figure 2-50 – Comparaisons simulation / mesure
4.1.2. Contre réaction naturelle liée à l’inductance de source
En se référant à la Figure 2-51, il apparaît clairement que plus l’inductance de source LS est grande, plus la
chute de tension VL = LS x dID/dt présente aux bornes de l’inductance est grande. VGS, la tension de commandes
du transistor MLS, est ainsi réduite et la commutation est ralentie.
La mise en équation de la Figure 2-51, à partir de l’équation (2-20), permet d’obtenir une expression
réduite liant la variation temporelle du courant du drain durant la séquence d’amorçage en fonction des diverses
81
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
grandeurs du montage (équation (2-64)). Dans cette expression, on suppose que durant la transition du courant,
la tension VGS est peu variante, proche de VGTH ainsi que le courant de grille IG qui lui est lié. Ainsi, pour une
valeur d’inductance faible, le di/dt est limité par la valeur du courant de charge de la grille. Et pour une valeur
d’inductance forte, la limitation est donnée principalement par l’effet inductif.
Figure 2-52 – Simulation amorçage : l’augmentation
de LS, entraine une diminution du di/dt.
Figure 2-51 -Contre-réaction naturelle liée à Ls
Conclusion, la chute de tension selfique entraîne un phénomène de freinage sélectif de la séquence de di/dt
du transistor. On remarque que ce phénomène est dual à celui qui a été présenté dans le paragraphe précédent sur
le dv/dt par l'ajout d'une capacité externe CGD_EXT. Il est illustré sur la Figure 2-52. Il s’agit du résultat d’un
amorçage commandé issu du circuit de simulation Figure 2-49 sous les conditions VDC = 600V et ICH = 30A.
=
.
+
.
.(
)
(2-64)
4.2. Présentation de la boucle d’asservissement
4.2.1. Principe
La Figure 2-53 montre le schéma de principe du circuit retenu pour réaliser l’asservissement du di/dt lors
d’une commutation d’amorçage du transistor. On peut résumer son principe de fonctionnement de la façon
suivante :
a)
b)
Le di/dt positif lors de la séquence d’amorçage (accroissement du courant drain) provoque une
chute de tension selfique positive VL aux bornes de LS.
Cette tension VL active le MOSFET de contrôle M1. Celui-ci détourne un courant ICTRL entraînant
une diminution maîtrisée du courant de grille IG, soit in fine un ralentissement de l’amorçage. Il est
important de noter que ce transistor est placé au plus près de la grille de manière à activer une
contre-réaction « courte » et bien plus rapide que ce qui pourrait être imaginée par une contreréaction à l'entrée du buffer du driver. On peut ainsi espérer obtenir une contre-réaction
suffisamment rapide pour le contrôle de la commutation.
Notations :
IDRV est le courant fourni par le driver, IG le courant entrant dans la grille du transistor de puissance MLS,
ICTRL le courant détourné par le MOSFET de contrôle M1 et ID est le courant Drain du transistor de puisance.
MLS est le transistor de puissance MOSFET SiC CMF20120D. Sa transconductance est noté gfs.
M1 est le transistor de contrôle. En simulation, on a accès aux paramètres W et L afin de pouvoir gérer son
gain de transconductance noté gm. W (largeur) et L (longueur) sont les dimensions géométriques du canal.
VDRV est le potentiel en sortie du buffer (+22V durant l’amorçage), VG est le potentiel de grille de MLS (VG =
VGS + VL), VL est le potentiel grille - source de M1 ainsi que la tension présente aux bornes de LS.
82
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-53 - Boucle d’asservissement du di/dt lors d’une séquence d’amorçage.
4.2.2. Equations du circuit – Etude quasi-statique
On pose les équations régissant le fonctionnement du circuit Figure 2-53 pendant la séquence d’amorçage
durant la phase d’accroissement du courant. A partir des équations (2-20), (2-65), (2-66), (2-67) et (2-68) du
circuit, on exprime VL en fonction des autres éléments du circuit (2-71). On suppose ici, également que la tension
VGS est peu variante, proche de VGTH, ainsi que le courant IDRV qui lui est lié. Note : en toute rigueur VGTH < VGS <
VGSP.
=
=
.
=
(2-20)
(2-65)
=
=
.
=
=
.
.
=
=
.
(2-66)
=
.
.
.
+
(2-67)
(
+
.
.
(2-68)
(2-69)
.
(
)
)
.
.(
.
(2-70)
)
(2-71)
L’équation (2-71) montre que dans cette configuration, la tension VL, qui est proportionnelle au di/dt que
l’on souhaite contrôler, est maintenant fonction du courant ICTRL retranché au courant IDRV par le transistor M1.
83
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
L’équation ne contient donc qu’une seule variable de contrôle du di/dt : ICTRL. On valide le bon fonctionnement
de notre système sur le principe : plus ICTRL sera grand, plus le di/dt sera faible. Il s’agit de la fonction de
transfert directe de notre boucle d’asservissement : VL=f(ICTRL).
Exprimons maintenant la dépendance d’ICTRL en fonction de la tension VL. Il s’agit de la fonction de
transfert ID=f(VGS) du transistor M1 qui est donnée par l’équation (2-72) ; le degré de liberté pour régler ICTRL à un
VL donné est, pour une technologie donnée, le W du transistor de contrôle. Cette expression représente la boucle
de retour dans notre dispositif d’asservissement (cf. Figure 2-47) :
Pour VL < VGTH, aucune limitation du di/dt n’intervient,
Pour VL VGTH, une réduction du courant de charge de la grille occasionnée par l’apparition du
courant ICTRL (d’amplitude réglable par le facteur), intervient et impose la limite du di/dt désirée.
Finalement, à partir des expressions (2-71) et (2-72), une valeur de en fonction de la tension VL peut être
déduite (voir équation (2-74)). Ou réécris de manière détaillé sous la forme (2-75), on exprime W en fonction
d’un di/dt ciblé, noté di/dtCIBLE.
=
µ0.COX
=
= 2.
.
.
².
².
(
)²
.
(2-72)
.
(2-73)
100 µA/V² (MOS N)
µ0.COX
= 2.
2
30 µA/V² (MOS P)
.
+
.
+
.
.
.
.
.
.
(
( .
(2-74)
)²
)²
(2-75)
4.3. Etude Fréquentielle
Tout d’abord, nous allons chercher à établir l’expression de la fonction de transfert directe
|Z(p)|=VL(p)/ICTRL(p), notée FTD (se référer à la Figure 2-47). Pour cela on va partir d’une modélisation
équivalente petit signal du circuit de la boucle de contrôle du di/dt durant la séquence de di/dt d’amorçage. Une
première modélisation simple nous permettra d’établir FTD1. Une seconde approche, plus précise, nous
permettra d’établir une FTD2 s’approchant au plus près du comportement du transistor de puissance
CMF20120D.
Ensuite, nous étudierons les conditions de stabilité de la boucle de contrôle du di/dt. Finalement, dans la
partie suivante (4.4), on validera par un exemple le bon fonctionnement de la boucle de contrôle du di/dt.
4.3.1. Etablissement de la fonction de transfert directe
Première modélisation
La Figure 2-54 représente un schéma équivalent petit signal pour l’étude de la boucle de contrôle du di/dt
durant la séquence de di/dt d’amorçage. Le transistor de puissance MLS est modélisé par une source de courant
contrôlée en tension et une capacité parasite CGS. La fonction de transfert de la source de courant contrôlée en
tension fournit l’expression donnée par (2-76). Dans un premier temps, dans un souci de simplification, on ne
prend pas en compte CDS et CGD. Ce raccourci est légitime compte tenu des expressions établies dans la partie 2
durant la séquence de di/dt.
84
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
On considère en entrée une excitation du circuit par un courant ICTRL et on mesure le résultat sur la tension
de sortie VL (image du di/dt). La fonction de transfert directe du schéma de la Figure 2-54 (FTD1) dans le
domaine de Laplace est donnée en (2-77) et peut se mettre sous la forme (2-78). Le diagramme de Bode est
donné sur la Figure 2-55. On repère les différents éléments de la FTD1 (détaillé dans le Tableau 2-12). La
décomposition de la FTD1 nous permet de comprendre l’influence de chacun des paramètres.
ID = gfs. VGS
( )
=
( )
1+
( )
( )
.
1+
Tableau 2-12 – Détails de la FTD
.
.
2
+
(2-76)
.
+
.
1+
.
1+
. 1+
+
.
.
(2-77)
.
2
Gain de plateau
1
gfs x LS.p
Dérivateur
2
Zéro d’ordre 1 (plateau puis cassure)
3
Fonction du deuxième ordre (Présence de 2 pôles)
(RG.CGS gfs.LS)p LS.CGS.p²
2
+
(2-78)
RG
(cGS/gfs).p
1+
. ²
. 1+
4
Forme 1
2
Forme 2
avec
=
+
=
+
4
.
Figure 2-54 – Schéma de simulation pour analyse «petit signal» (étude fréquentielle) de la boucle de limitation
du di/dt. Les polarisations représentent les tensions moyennes présentes dans la séquence du di/dt d’amorçage.
85
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a)
b)
Figure 2-55- Diagrammes de Bode de la fonction de transfert directe VL(p)/ICTRL(p). (a)détail de la contribution
des pôles et zéros; (b) Diagramme résultant module et phase.
On compare désormais le diagramme de Bode de la FTD1 avec le diagramme de Bode obtenu avec le
modèle de simulation du constructeur du CMF20120D (circuit équivalent petit signal donné par la Figure 2-56).
La Figure 2-57 montre que la première modélisation est fidèle en basse fréquence et sur le plateau
(correspondant à RG). Cependant une seconde modélisation, plus complète, est nécessaire pour modéliser la
résonance et la coupure à haute fréquence.
Figure 2-56 - Schéma de simulation pour analyse
«petit signal» (étude fréquentielle) de la boucle de
limitation du di/dt avec le modèle de simulation du
CMF20120D du constructeur. Les polarisations
correspondent aux tensions dans la séquence du di/dt
d’amorçage.
Figure 2-57 – Comparaison des diagrammes de Bode
issu des circuits de la Figure 2-54 (FTD1, orange) et
de la Figure 2-56 (CMF20120D, bleu).
86
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Seconde modélisation, ajout de CDS et CGD
On souhaite maintenant prendre en considération l’influence des capacités CDS et CGD. On repart de la FTD1
exprimée en (2-77) où l’on remplace RG par ZG (mise en parallèle de RG avec CGD) et LS par ZLS (mise en parallèle
de CDS avec LS) pour obtenir l’équation (2-79). Note : on facilite la lecture par un jeu de couleurs RG
ZG en
orange et LS
ZLS en bleu. On réécrit FTD2 sous la forme (2-80) faisant apparaître un dérivateur et un zéro au
numérateur ; ainsi qu’un polynôme d’ordre 3 au dénominateur.
La simulation du schéma équivalent de 2e version (cf. Figure 2-58) permet d’observer,
Premièrement sur la Figure 2-59, les effets séparés du numérateur (intégrateur puis 0, stabilisation
de la phase vers +180°) et du dénominateur (pente d’ordre 1, résonance puis pente d’ordre 3,
stabilisation de la phase vers -270°).
Deuxièmement sur la Figure 2-60, la bonne modélisation du comportement du transistor
CMF20120D par la FTD2.
)
=
( ) 1+
.
.
.
1+
.
.
. ²
( )
=
( )
1+
+
+
+(
+
.
1+1+
+
.
1+
.
.
1+
. +1+
) ²+ (
(2-79)
. .
. .
+
.
. ² 1+ .
+
+
.
)
. ²
(2-80)
Figure 2-58 - Schéma de simulation pour analyse «petit signal» (étude fréquentielle): 2e version. Les
polarisations correspondent aux tensions moyennes dans la séquence du di/dt d’amorçage.
87
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-59 – Diagramme de Bode décomposé de la
FTD2 (2-80)
Figure 2-60 – Diagramme de Bode comparatif
MOSFET SiC et FTD2
4.3.2. Etude de la stabilité de la boucle
En régime petit signal, lorsque la tension VL est supérieure au seuil VGTH du transistor de contrôle M1, on
peut représenter la fonction de transfert de retour par l’expression (2-81) en supposant VGTH invariant. Le terme
gm est représentatif de la transconductance du transistor M1 et sa valeur est tributaire du point d’équilibre
considéré (fonction de la tension VL régulée). On obtient ainsi la fonction de transfert en boucle ouverte FTBO
en multipliant les expressions (2-80) et (2-81) entre elles. Elle fait apparaître un gain de plateau égal à gm.RG. La
Figure 2-61 illustre la boucle d’asservissement, où Z(p) représente la fonction FTD2.
( )
=
( )
(2-81)
Figure 2-61 – Illustration de la boucle
d’asservissement
Figure 2-62 – Diagramme de Bode de la fonction de
transfert en Boucle Ouverte
Ainsi, on étudie la marge de phase de la FTBO lorsque son gain est unitaire afin de déterminer si la stabilité
du montage est assurée (cf. diagramme de Bode de la Figure 2-62). Comme la marge de phase est trop faible (<
45°), on propose de stabiliser la boucle en venant couper la bande passante juste avant la résonance observée.
88
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Pour cela, on place une capacité CGD_EXT entre grille et drain du transistor de puissance. D’un point de vu « petit
signal », elle se retrouve en parallèle avec la résistance de grille RG ou en parallèle avec le transistor M1. On
déduit, par simulation la valeur CGD_EXT = 100pF. On observe son impact sur le diagramme de Bode de la Figure
2-64. Le gain est bien coupé avant la résonance, ainsi on gagne sur la marge de phase (M > 45°). La condition
de stabilité est maintenant satisfaite.
Figure 2-63 - Schéma équivalent petit signal : ajout
de CGD_EXT. Les polarisations correspondent aux
tensions moyennes dans la séquence du di/dt
d’amorçage.
Figure 2-64 - Diagramme de Bode de la fonction de
transfert en Boucle Ouverte avec CGD_EXT
L’ajout de la capacité CGD_EXT n’est pas sans influence sur le dv/dt (cf. chapitre 2, paragraphe 0). Elle
pourrait être placée en parallèle avec le transistor M1 pour produire le même effet fréquentiel sans affecter la
vitesse de commutation de tension. Cette solution présente l’avantage d’être extrêmement simple à mettre en
œuvre.
4.4. Simulation temporelle
On valide finalement le bon fonctionnement de la boucle de contrôle de di/dt par un exemple. Celui-ci
s'effectue avec LS = 10nH pour observer clairement les phénomènes mis en jeu. Avec cette valeur d’inductance
de source, le di/dt naturel obtenu est égal à 0,7A/ns (cf. Figure 2-52). On se fixe comme objectif d’atteindre un
di/dtCIBLE = 0,5A/ns. Un tel di/dt est atteint pour VL = 5V et ICTRL = 387mA (équations (2-71)). En utilisant
l’abaque de la Figure 2-67, on déduit WM1 = 930µm (le paramètre L du transistor est fixé à 0,5µm). Pour cette
étude, on suppose que la technologie AMS CMOS 0,35µm est utilisée pour l’implémentation du transistor M1.
On simule le circuit de la Figure 2-53 auquel on rajoute la capacité CCD_EXT entre grille et drain et on obtient
les oscillogrammes de la Figure 2-65. On observe la bonne stabilité de toutes les formes d’ondes ainsi que le bon
fonctionnement de la boucle de contrôle du di/dt. L’apparition du di/dt d’amorçage crée une chute de tension VL
aux bornes de l’inductance de source. VL active le transistor M1, qui détourne une partie du courant issu du driver
(IG = IDRV – ICTRL) ce qui in fine ralentit l’amorçage.
On compare dans le Tableau 2-13 les résultats obtenus avec ceux désirés. Malgré le faible écart qui subsiste
entre les résultats calculés et ceux simulés, l’évolution est cohérente lorsque l’on confronte la boucle de contrôle
à d’autres exemples (cf. Tableau 2-14). Ces résultats valident, sur le principe, le bon fonctionnement de la boucle
d’asservissement du di/dt. Cette boucle est reprise et améliorée au chapitre 3 pour la rendre plus robuste et la
confronter au cas de la commutation commandée de blocage et de la commutation spontanée (amorçage et
blocage).
89
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
IG
Tableau 2-13 - Comparaison entre
valeurs voulues et valeurs mesurées
ICTRL =404mA
VL
ICTRL
di/dt
Calculé
5V
387 mA
500 A/µs
Simulé
4,2V
404 mA
426 A/µs
Figure 2-65 – Régulation stabilisée du di/dt (observation de l'impact
bénéfique de la capacité CCG_EXT). VDC=600V et ICH = 30A.
Figure 2-66 - Schéma PSPICE pour le tracer de
l'abaque permettant de dimensionner le transistor.
Figure 2-67 - Abaque ICTRL(VL) pour W variable
Tableau 2-14 - Comparaison sur plusieurs exemples
di/dt voulu
di/dt1
di/dt 2
di/dt 3
350 A/µs
500 A/µs
700 A/µs
VL déduit
VL1
VL2
VL3
3,5V
5V
7V
ICTRL déduit
ICTRL1
ICTRL2
ICTRL3
549,5 mA
430 mA
169,7 mA
90
Lecture de l’abaque
W1
W2
W3
1900µm
930 µm
215 µm
Résultat de la
simulation
(pris à ICH/2)
311 A/µs
426 A/µs
621 A/µs
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
5. Conclusion du chapitre
Ce chapitre propose une analyse détaillée d’une séquence de commutation à l'amorçage en mode hacheur.
Cette analyse permet d’élaborer un modèle analytique simple, générique, mais bien représentatif du
comportement en dv/dt d’amorçage et de blocage dans une configuration hacheur ou onduleur (incluant le cas
« courant de canal nul » au blocage). A partir de cette analyse, on met en avant les paramètres sur lesquels jouer
pour contrôler la commutation en relation avec les grandeurs physiques principales d'un transistor MOSFET.
Cette introduction théorique est ensuite confrontée à la pratique sur la base de la caractérisation d'un
composant test MOSFET SiC 1200V. Une méthodologie de mesures précise et rapide des dv/dt, di/dt et des
énergies de commutation a été mise au point en tenant compte des imperfections des sondes, de leur liaison à
l'oscilloscope et de l'énergie réactive propre des transistors. La campagne de caractérisations aura permis
d’introduire la notion de « courbes de compromis » pour rechercher le meilleur optimum de RG ou de CGD_EXT
dans le compromis vitesse de commutation versus pertes (contrôle passif de la commutation).
Finalement, une boucle de contrôle active du di/dt est présentée sur le cas simple « amorçage commandé ».
Son analyse fréquentielle détaillée a permis de valider sa rapidité ainsi que sa stabilité.
Le savoir-faire acquis en matière de caractérisation rapide va maintenant être appliqué à un module GaN
(chapitre 3). Ce dernier chapitre sera également l’occasion d’approfondir et de compléter l’étude de la boucle
d’asservissement du di/dt.
91
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
3. Chapitre 3 : Elaboration et exploitation d’un modèle
comportemental d’un HEMT GaN à partir d’un module
GaN Normally ON
Table des matières
1.
Introduction ....................................................................................................................................... 94
2.
Elaboration d’un modèle comportemental d’un HEMT GaN à partir de caractérisations statiques et
dynamiques sur un module GaN .................................................................................................................. 94
3.
2.1.
Introduction ............................................................................................................................... 94
2.2.
Caractérisations statiques du module GaN et modèle comportemental statique ............................ 95
2.3.
Caractérisations dynamiques du module GaN et modèle comportemental dynamique ................ 109
2.4.
Conclusion sur l’élaboration du modèle comportemental du transistor HEMT GaN ................... 118
Utilisations du modèle comportemental ............................................................................................ 119
3.1.
Simulation d’un onduleur MLI ................................................................................................. 119
3.2.
Confrontation : modèle analytique de dv/dt, simulations à partir du modèle comportemental et
résultats de mesures............................................................................................................................... 125
4.
5.
3.3.
Boucle de contrôle du di/dt : application au HEMT GaN Normally ON ..................................... 126
3.4.
Bilan sur l’utilisation du modèle comportemental ..................................................................... 132
Etude et mise en œuvre d’un dispositif disjoncteur dédiée aux composants Normally ON .................. 132
4.1.
Etude ....................................................................................................................................... 133
4.2.
Mise en œuvre ......................................................................................................................... 136
4.3.
Conclusion sur le dispositif disjoncteur dédié aux composants Normally-ON ............................ 138
Conclusion du chapitre ..................................................................................................................... 139
93
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
1. Introduction
« La modélisation comportementale est la modélisation du comportement, c'est-à-dire la détection et la
mesure des éléments du comportement afin d'en réaliser un modèle mathématique.» [68]
Pour l’étude de systèmes complexes, tels que les cellules de commutations dépourvues de diode ou plus
largement le fonctionnement en mode onduleur, et leur analyse en simulation ; l’élaboration d’un modèle
comportemental d’HEMT GaN est essentielle. Le modèle comportemental joue le rôle de référence dans la
prédétermination du comportement d’un système. Jusqu’à présent de nombreux modèles d’HEMT GaN ont été
présentés, les références [69] et [70] montrent des études essentiellement théoriques du comportement interne
des HEMT GaN, cependant l’approche n’est pas assez orientée sur l'usage même du composant pour répondre
aux besoins des concepteurs de dispositifs d’électronique de puissance. Plus récemment, à partir d’une méthode
d’extraction conventionnelle des paramètres du composant (utilisation des courbes statiques I-V et C-V), des
modèles de simulation simples et précis des composants HEMT GaN Normally OFF d’EPC ont été présentés
[71] et [72]. Malgré cela, à notre connaissance, aucun modèle représentatif du comportement dans les différents
modes de conduction, direct, inverse à VGS < VGTH et inverse avec VGS > VGTH, des HEMT GaN n’a été établi.
Dans ce chapitre, dans un premier temps, un modèle comportemental statique et dynamique d’un transistor
HEMT GaN est présenté. Ce modèle est élaboré à partir d'éléments de circuit simples (diodes idéales,
composants passifs et sources contrôlées). Il est dédié à l’analyse par simulation des systèmes de puissances tels
que l’onduleur. Une bonne connaissance des phénomènes particuliers qui régissent la conduction (Chapitre 1) et
la commutation (Chapitre 2) est nécessaire pour établir un modèle de simulation répondant au mieux au
compromis simplicité (nombre de paramètres à fitter) vs précision (par rapport aux points fitter). Un modèle
comportemental, doit essentiellement être évalué sur sa capacité à traduire de manière qualitative le
comportement modélisé. Par exemple, dans notre cas, la réponse statique dans les quadrants I (direct) et III
(inverse), ainsi que le gain de transconductance (ID(VGS)) ; mais aussi le comportement dynamique vis-à-vis du
système (dv/dt et di/dt) et vis-à-vis du driver (Gate Charge).
Dans un deuxième temps, trois exemples d’utilisation du modèle seront proposés. Le premier permet
d’obtenir la prédétermination des pertes d’amorçage et de blocage d’un onduleur commandé en MLI. Le second
exemple, à l’instar de ce qui a été fait dans le chapitre 2, s’intéresse à l’optimisation de la résistance de grille du
point de vue du compromis dv/dt – Energies de commutations. L’occasion se présentera alors de comparer les
résultats expérimentaux aux prédéterminations issues des modèles analytiques (chapitre 2) et comportementaux
(chapitre 3). Le dernier exemple porte sur la mise en œuvre (en simulation) de la boucle de contrôle du di/dt,
présentée dans le chapitre 2, à l’aide du modèle comportemental développé dans ce chapitre.
Finalement, la dernière partie de ce chapitre présente l’étude et la mise en œuvre d’un dispositif disjoncteur
électronique pour bras d'onduleur à composant de puissance Normally-ON. Ce dispositif a été conçu afin de
protéger le module de puissance test, module à partir duquel le modèle comportemental a été développé.
2. Elaboration d’un modèle comportemental d’un HEMT GaN à partir de
caractérisations statiques et dynamiques sur un module GaN
2.1. Introduction
Le composant test de notre étude est un module GaN mono bras fabriqué au sein du laboratoire LETI. Les
transistors GaN High-Side et GaN Low-Side sont de type HEMT Normally-ON. Ce module est issu d'un
partenariat entre RENAULT et le CEA-LETI, poursuivant un double objectif. Premièrement, obtenir des puces à
faible résistance spécifique pour minimiser les pertes par conduction. Deuxièmement, explorer le
fonctionnement en conduction inverse des composants GaN dans le but de s’affranchir de la nécessité de
l’hybridation d’une diode de roue-libre en parallèle avec le composant. Néanmoins, la conduction inverse
pouvant être difficile à contrôler ; la diode de roue-libre a été conservée dans la première version du module.
Afin de réduire au maximum les pertes en commutation, les diodes de roue-libres sont de type Schottky SiC.
Toutefois, pour caractériser le fonctionnement inverse des HEMT, il suffira de déconnecter les diodes en
sectionnant leurs fils de bonding.
94
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Comme le rappelle l’article [72], les quatre caractéristiques essentielles pour modéliser un composant de
puissance sont :
a)
b)
c)
d)
La caractéristique de sortie (ID vs VDS @VGS, quadrant I)
La caractéristique de transfert (ID vs VGS @VDS)
La caractéristique inverse (ID vs VDS @VGS, quadrant III)
Les caractéristiques C-V de chacune des capacités du transistor
Pour les caractéristiques a, b et c, une procédure classique d’extraction, à partir de caractérisations
statiques, est présentée (Partie 2.2). Pour les capacités inter-électrodes du transistor, une procédure
d’identification basée sur une analyse fine des formes d’ondes d’amorçages et de blocages est présentée en détail
(Partie 2.3).
Le modèle comportemental poursuit trois objectifs :
1) Etre représentatif des différents modes de conduction (statique, en fonctionnement direct/indirect),
2) Etre représentatif des pentes de commutations d./dt (comportement dynamique observé sur le circuit de
puissance),
3) Etre représentatif du comportement du composant « vue du driver », charge de grille QG (impédance
statique et dynamique vue par le driver).
2.2. Caractérisations statiques du module GaN et modèle comportemental statique
Nous nous intéressons tout d’abord au fonctionnement statique du HEMT GaN. Cette première partie est
décomposée en 3 thèmes :
1) Présentation des puces GaN, du module et de la procédure de caractérisation.
2) Détails des résultats et extraction des équations et paramètres nécessaires à l’élaboration du modèle.
3) Introduction du modèle comportemental statique, principe de fonctionnement et confrontation de
résultats de simulations à des résultats de mesures.
2.2.1. Présentation et procédure de caractérisations
Le module de 1er génération LETI-M30-200
La Figure 3-1 montre une photo du module de 1ère génération du LETI capot fermé. Il a pour dimensions
75mm x 75mm. La Figure 3-1 montre que le module possède trois plots principaux accessibles par le dessus :
V+, V- et le point milieu repéré VPHASE. Il s’agit des trois points d’accès d’une cellule de commutation. A droite
sur la figure sont visibles les divers contacts nécessaires pour réaliser le contrôle des deux grilles, l’accès aux
sense-Kelvin ou encore la possibilité d’un accès pour deux capteurs de température. La Figure 3-2 montre le
module capot ouvert et annoté. On repère le dessin des pistes d’accès aux divers ports des composants (diodes et
transistors), les différents faisceaux de bondings ainsi que le positionnement des puces GaN et des diodes
hybridées en parallèle. Ce module de première génération n’est pas optimisé pour des composants GaN (pas
d’optimisation des inductances parasites de boucles ou d’immunité aux ondes électromagnétiques émises).
L’objectif initial était d’avoir un module fonctionnel permettant d’obtenir des premiers résultats quantitatifs.
Après les essais, le CEA a conçu un module de génération 2 optimisé pour les commutations extrêmement
rapides mais celui-ci n'a pas été inclus dans le travail de notre thèse.
On observe sur la Figure 3-2 l’absence de gel ou de résine de passivation. Les essais sont en effet prévus
pour des tensions inférieures à la centaine de volts. Cela permet de venir « travailler » directement dans le
module. On pourra également couper aisément les fils de bonding des diodes afin de les déconnecter. Les fils de
bonding du drain et de la source sont en aluminium et d’un diamètre de 50µm. Ils sont déposés par ultrason sur
les métallisations inter-digitées de la puce. Les fils de bonding sont placés en nombre important en parallèle (3
groupes de 10 bondings) et relativement bien écartés entre eux pour réduire la valeur de la mutuelle inductance
présente entre deux fils de bonding consécutifs. Avec ce type de câblage, on peut donc s'attendre à la présence
d’une faible inductance d'insertion linéique (nH/cm) au niveau des faisceaux eux-mêmes, néanmoins
l'inductance de maille, à l'échelle du module reste de grande taille. Une première approche de calcul d'inductance
95
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
linéique peut être trouvée dans la thèse [73]. Les bondings de « sense » et de grille, quant à eux, sont en Or et de
25µm de diamètre.
Figure 3-1 - Photo du module 1ère génération du LETI
capot fermé
Figure 3-2 - Photo du même module capot ouvert
Les Puces GaN
Les puces GaN sur substrat Si sont issues de wafer 8 pouces (200mm) fabriqués au LETI à Grenoble (cf.
Figure 3-3). Après des tests sous pointes permettant de sélectionner les puces fonctionnelles, la société HCM
Systrel s’occupe de la découpe (cf. Figure 3-4). Les principales caractéristiques sont répertoriées dans le Tableau
3-1.
La Figure 3-5 présente une analyse visuelle des puces GaN High-Side et Low-Side, photos obtenues au
moyen d'une loupe binoculaire (x 50 max). La Figure (a) donne une vue globale de la puce High Side. La Figure
(b) présente un zoom sur la région de grille et sur les bondings de source et de drain Kelvin de cette même puce.
La Figure (c) montre la puce Low-Side et la Figure (d) un zoom sur sa région de grille.
Figure 3-3 – Wafer LETI 8 pouces.
Figure 3-4 – Zoom sur la partie active GaN 200V/30A de la puce
Tableau 3-1- Caractéristiques des puces GaN annoncées par le LETI
Calibre Tension/Courant
Seuil
Gamme de tension de grille
Type de grille
200V / 30A
VGTH = -3V
-7V < VGS < +7V
Metal – Isolant – Semiconducteur (MIS)
Doigts de grille (cf. Figure 3-4)
300 m x 1,5mm (longueur équivalente : 900mm)
96
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a)
b)
c)
d)
Figure 3-5 – Vérification visuel des puces ; (a) et (b) High-side sans défaut; (c) et (d) Low-side avec bonding de
Source Kelvin arraché.
Plan de mesure et instrumentation
L’appareil utilisé pour la caractérisation statique des composants est un Source Meter Unit de précision de
référence : Agilent B2905A (Figure 3-6). Il est doté de 2 voies indépendantes. Chaque voie peut être utilisée en
mode 2 fils (Source = Sense) ou 4 fils (Source dissociée du Sense), flottantes ou non par rapport à la terre du
secteur. Cet appareil de mesure permet de caractériser dans les quatre quadrants un composant sur la gamme
10,5A/6V ou 1,5A/200V en régime pulsé (rapport cyclique inférieur à 2,5%). La Figure 3-7, décrit le réglage des
différents paramètres pour la définition des impulsions émises par le traceur. On règle trois grandeurs :
Pulse Width : largeur totale de l’impulsion
Delay : temps d’attente avant le début de la mesure pour s’affranchir du problème de slew-rate
Aperture time : le « temps d’ouverture » moins le « délai » représente la fenêtre temporelle dans
laquelle la mesure est intégrée afin de filtrer le bruit.
Compromis « rapport signal à bruit » versus « auto-échauffement » des puces
Comme pour toute mesure, il faut prendre en compte le compromis « rapport signal à bruit » versus « autoéchauffement ». Pour optimiser le rapport signal à bruit, une fenêtre de mesure la plus grande possible est
souhaitable. Cependant, plus l’échelon de courant envoyé par le source meter est long, plus la puce va avoir
tendance à chauffer et ainsi faire dériver ses caractéristiques. La Figure 3-7 donne les caractéristiques des
« pulses » de mesure, alors que les expressions (3-1) et (3-2) permettent d’évaluer l’auto-échauffement engendré.
=
.
= .
(3-1)
.
(3-2)
Avec TP variation de température de la puce, PP puissance mise en jeu dans la puce durant la mesure
(pertes), TPulse durée de l’impulsion, µ masse volumique du matériau, CP capacité thermique massique de la puce,
VP volume de la puce, CTH capacité thermique de la puce.
Application numérique avec :
97
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
µ
CP
Volume de pire cas réduit à la zone
active seule
Pertes
6150
kg/m3
370
J/kg.K
7,3 x 1,7 x 1mm3
RDSON x IPULSE²
RDSON
0,6
IPULSE
TPULSE
6A
600 µs
CTH = 63,7.10-3 J/K
TP = 0,2°C ; auto-échauffement négligeable.
On montre ainsi que le compromis « rapport signal à bruit » versus « auto-échauffement » habituel sur les
puces siliciums n’est pas un problème ici compte tenu de l’utilisation d’une impulsion relativement courte et
d’une forte capacité thermique présentée par la puce GaN (masse volumique du GaN 2,5 fois supérieure à celle
du silicium et puce présentant un « grand » volume).
Figure 3-6 - Photo du banc de mesure « caractérisation statique ». Plaque d’aluminium utilisée comme plan de
masse avec mise à la terre. Les sondes doivent (idéalement) être plaquées sur la plaque de masse.
Figure 3-7 – Réglages optimum du B2905A issus de travaux antérieurs
Plan de mesure
Le Tableau 3-2 répertorie les mesures à effectuer ainsi que les paramètres extraits de chacune des mesures.
La Figure 3-8 montre le plan de câblage de la mesure sur un transistor. La Figure 3-9 illustre une mesure faite
sur le transistor High Side du module de 1e génération du LETI. Pour la partie « fort courant », on utilise une
mesure 4 fils car elle garantit une caractérisation au plus près de la puce (termes parasites non pris en compte).
On peut s’en affranchir lorsque les courants mis en jeu sont négligeables et revenir à une mesure 2 fils (cas de la
mesure des courants de fuite).
98
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Sur la voie 1, on réalise une mesure 4 fils pour la caractéristique ID(VDS) où un courant significatif
est mis en jeux. Deux fils d’émissions du signal (Force) et deux fils de mesure (Sense) sont alors
utilisés.
Sur la voie 2, on fait une mesure 2 fils de la tension VGS et du courant IG.
La large plaque de masse, utilisée sur le banc de caractérisation, est mise à la terre et les sondes sont
plaquées sur celle-ci. Le bulk de la puce caractérisée est soit flottant, soit relié à la source, sans que les résultats
de caractérisations en soient modifiés de façon significative.
Tableau 3-2 – Plan de mesure
Niveau de
tension
Caractéristiques
Paramètres
Extraits
Commentaires
Basse tension
ID = f(VGS)
VGTH, gfs
Seuil de conduction et caractéristiques de
transconductance
Basse tension
ID = f(VDS)
RDSON
Quadrant I et Quadrant III.
Impédance à l’état passant.
Avec puis sans diode de roue-libre pour le High-Side.
Sans diode de roue-libre pour le Low-Side
Moyenne
tension
ID = f(VDS)
@VGS < VGTH
ID_FUITE
Estimations du courant de fuite par le drain.
Paramètre non nécessaire pour la modélisation.
Moyenne
tension
IG = f(VDS)
@VGS < VGTH
IG_FUITE
Estimations du courant de fuite par la grille.
Paramètre non nécessaire pour la modélisation.
Remarque : en utilisant une plaque chauffante, on reproduira les mesures basses et moyennes tensions avec
une température de boitier TCASE régulée de 25°C jusqu’à 150°C. Ceci nous permettra, dans cette partie, d'évaluer
l'influence de la température et de tracer ainsi des courbes de tendance.
Figure 3-8 - Schéma du câblage pour la
caractérisation du transistor
Figure 3-9 - Illustration d’une mesure sur le module du
LETI, boîtier ouvert.
2.2.2. Résultats et extractions des paramètres statiques
Caractéristique ID (VDS) (quadrant I)
La caractéristique de sortie ID = f(VDS) en direct (quadrant I) est donnée sur la Figure 3-10. La ligne en
pointillé vert marque la frontière entre les deux régimes de fonctionnement : ohmique (VDS < VGS – VGTH) ou
saturation (VDS VGS – VGTH). Dans la zone ohmique, on peut estimer RDSON (expression (3-3) et Tableau 3-3).
On trouve des valeurs relativement élevées pour des composants de technologie HEMT GaN. D'après le LETI,
99
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
ces valeurs ont pour origine la résistance élevée des contacts par les diffusions N+ de drain et de sources. En
effet, la qualité des contacts métal-semiconducteur n’est pas optimale sur ces modules de génération 1.
=
(3-3)
Tableau 3-3 - Estimations de RDSON à température ambiante
RDSON
RDSON .SACTIVE
High-Side
0,593
54 m .cm²
Low-Side
0,607
55 m .cm²
a) Puce High-Side
b) Puce Low-Side
Figure 3-10 – Caractéristique ID = f(VDS) du transistor HEMT, quadrant I
Caractéristique ID (VGS)
La Figure 3-11 donne les courbes de transconductances ID = f(VGS) des puces High-Side (a) et Low-Side
(b). On peut noter que les courbes ne sont pas linéaires à partir de VGS > -1V et montrent une zone de saturation
(Figure 3-11 a, étiquette 1). Cela est dû au fait que l’hypothèse VDS > VGS - VGTH (transistor en zone saturée)
n’est plus valide (mesures réalisées à VDS = 6V). Ainsi, uniquement la première partie de la caractéristique est
représentative d’un transistor en régime saturé.
A partir de la Figure 3-11(a), on déduit la transconductance directe dans la zone linéaire de la puce HighSide : gfs = 1,43A/V (étiquette 2). On note ici que l’approximation de dépendance du courant drain en fonction
de la tension VGS de façon proportionnelle est justifiée. L’étiquette 3 marque la zone où le transistor est bloqué
(VGS < VGTH). L’extrapolation de la région linéaire (ligne pointillée noire) nous permet d’extraire VGTH = -3,3V.
Sur la puce Low-Side (Figure 3-11 b), la courbe en trait plein (correspondant à la mesure), nous permet de
réaliser le même travail et d’extraire : gfs = 1,8A/V et VGTH = -3,8V (extrapolation linéaire).
On rappelle que dans la région saturée (VDS > VGS - VGTH), à faible niveau de courant, ID est une fonction de
(VGS-VGTH)². Ainsi, pour modéliser au mieux le comportement du transistor, on utilise un polynôme d’ordre 2.
Enfin, si l’on souhaite être représentatif du comportement du transistor lors des essais statiques dans le cas
particulier VDS = 6V, on proposera une dernière modélisation avec un polynôme de 3e ordre (cf. Figure 3-11 b).
100
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Puce High-Side
b) Puce Low-Side
Figure 3-11 – Caractéristique ID = f(VGS) du transistor HEMT, transconductance
Caractéristique ID (VDS) (quadrant III)
La Figure 3-12 propose la caractéristique de conduction inverse ID = f(VDS) (quadrant III). Sur la Figure (a),
correspondant au transistor High-Side, on choisit dans un premier temps de conserver la diode. Sur la Figure (b),
correspondant au transistor Low-Side, on déconnecte la diode. Le mécanisme de conduction inverse des
transistors HEMT GaN a été détaillé dans le chapitre 1. On rappelle ici les équations qui régissent le
fonctionnement du transistor dans ce quadrant (équations (1-7) à (1-9)). Où ID_R est le courant circulant de la
source vers le drain (tel qu’ID_R > 0A dans le quadrant III) et grs la transconductance inverse. On propose, avec
l’équation (1-7), une loi quasi-linéaire liant le courant inverse ID_R avec la tension grille-drain VGD (loi inverse du
transistor). On remplace ensuite la variable VGD par son expression fonction de VGS et VDS (1-8). On obtient enfin
l’équation (1-9) qui montre que le courant inverse ID_R est directement proportionnel à la tension VDS en tenant
compte d’un décalage à l’origine (terme grs.(VGS-VGTH)) fonction de VGS.
_
_
_
=
=
=
(
(
(
)
)
(1-7)
.
)
(1-8)
(1-9)
Ce type de comportement du courant inverse est particulièrement visible sur la Figure 3-12 b.
Sur la Figure (a), on observe que :
pour VGS > VGTH et tant que la tension inverse drain-source est inférieure au seuil de la diode
Schottky (|VDS| < VTH_D), la conduction inverse se fait à travers le canal du HEMT (étiquette 1 : zone
ohmique).
pour VGS < VGTH, étiquette 2, on passe en mode de conduction inverse « fortes pertes » (définie
dans le chapitre 1).
Une fois la tension de seuil de la diode est dépassée, la conduction est régie par la mise en parallèle
de la diode Schottky et du canal du HEMT (étiquette 3).
Sur la Figure 3-12(b), on retrouve la conduction inverse d’un HEMT présentée au chapitre 1 :
L’étiquette 1 repère la zone ohmique (VGS > VGTH), dans cette zone VGD > VGTH (car VDS < 0V), la
conduction inverse est « optimisée » (minimisation des pertes par conduction).
101
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
L’étiquette 2 indique la région de « conduction inverse à fortes pertes » (VGS < VGTH, fortes pertes
par conduction) où le seuil de valeur grs.(VGS-VGTH) apparaît.
Finalement, on remarque qu’à partir de ID = -3,5A le transistor présente un comportement de
saturation (étiquette 3).
Le même phénomène de saturation est également observé sur le transistor High-Side après déconnexion de
la diode Schottky à partir de ID = -4A. Jusqu’à présent nous n'avons pas réussi à apporter d’explications
convaincantes à ce phénomène de saturation. Théoriquement VGD est libre de croître linéairement puisque VDS est
également libre de croitre dans les limites de tenue en tension de la grille par rapport à la source et par rapport au
drain. Ce phénomène de saturation n’est pas observé sur d’autres composants HEMT comme nous l’avons
montré dans le chapitre 1. Il n’est également plus présent sur les composants GaN LETI de génération 2. Il ne
sera pas pris en compte dans le cadre du travail de modélisation comportemental.
a) Puce High-Side, avec diode
b) Puce Low-Side, sans diode
Figure 3-12 – Caractéristique ID = f(VDS) du transistor HEMT, quadrant III
Tableau bilan des paramètres extraits :
On liste dans le Tableau 3-4 les paramètres statiques.
Tableau 3-4 - Bilan des caractérisations statiques : valeurs des paramètres du modèle d’ordre 1
RDSON (
)
gfs (A/V)
VGTH (V)
Low-Side
607
1,8
-3,8V
High-Side
593
1,43
-3,3V
2.2.3. Modèle comportemental statique
Présentation
Le schéma du modèle comportemental du HEMT GaN proposé est donné sur la Figure 3-13. Le modèle est
divisible en deux modules symétriques joints d’un côté par la grille et de l’autre par RDSON. La résistance RDSON
émule la résistance du canal. Précisons que cette modélisation « simple » peut être complétée par l’ajout de deux
résistances d’accès côté drain (RACCES-DRAIN) et côté source (RACCES-SOURCE). Dans ce cas, la résistance RDSON
devient RDS-CANAL et représente la résistance effective du canal.
Le module du bas (rouge) est représentatif de la conduction directe, alors que le module du haut (bleu) est
représentatif de la conduction inverse. L’élément principal de chaque module est la source idéale de courant
102
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
contrôlée en tension. C’est cet élément qui permet d’être représentatif de la transconductance du transistor. La
transconductance de ces sources est notées gfs, pour la conduction directe, et grs pour la conduction inverse.
Notes :
Si des résistances d’accès (source et drain) sont ajoutées au modèle, celles-ci produisent une chute
de tension venant se soustraire à la tension de grille contrôlant ces sources de courant. Les
transconductances équivalentes sont alors réduites par ce phénomène de contre-réaction série et
elles deviennent respectivement : gfs/(1+gfs.RACCES-SOURCE) et grs/(1+grs.RACCES-DRAIN).
Les tensions de seuil associées à chacune de ces sources peuvent également être différenciées.
Elles sont notés VGTHF, pour la source gérant la conduction directe, et VGTHR pour la source gérant
la conduction inverse.
Toutes les diodes du schéma sont des diodes permettant de représenter de manière
comportementale un phénomène non linéaire, dans notre cas une transition entre un régime
ohmique et un régime de saturation. Il s’agit donc de diodes idéales (tension de seuil égal à 0V et
pas de charge stockée).
Le principe de fonctionnement du modèle est le suivant :
Conduction directe :
Si VGS VGTHF et VGD < VGTHR, la tension V1 est positive et la tension V2 est nulle. La source de courant
rouge contrôlée en tension fournit un courant qui circule du drain vers la source en passant par la
diode DR (diode bleue) et la résistance RDSON (la résistance verte). La tension VDS est toujours définie
par l’équation (3-4).
Si l’inégalité (3-5) est vérifiée (courant circulant dans RDSON inférieur au courant délivré par la source
rouge), alors le surplus de courant circule dans la diode DF (diode rouge). Celle-ci est passante et le
transistor est en régime ohmique VDS = VRDS (tension VDS faible et courant drain proportionnel à VDS et
RDSON).
Si l’inégalité (3-5) n’est pas vérifiée (courant circulant dans RDSON égal au courant délivré par la
source rouge), DF est bloquée, VDS > VRDS et le transistor est en régime de saturation.
VDS = VRDS + VDF - VDR
(3-4)
VRDS/RDSON < gfs .V1
(3-5)
Note : si gfs = 1/RDSON, le lieu des points d'intersection entre le régime ohmique et le régime saturé est donné
par : VDS = VGS – VGTH.
Conduction inverse :
Si VGS < VGTHF et VGD VGTHR, la tension V2 est positive et la tension V1 est nulle. Le courant fournit
par la source de courant bleue contrôlée en tension circule de la source vers le drain à travers la diode
DF et la résistance RDSON. Ce courant répond à l’équation (1-9) (dans ce cas, IR = ID_R et VGTH = VGTHR).
Le transistor est alors en régime de conduction inverse, dit à «fortes pertes» (cas VGS très négatif
provoquant un fort décalage à l’origine, cf. Figure 3-12 b).
) représente un décalage à l’origine.
Remarque : dans ce mode de conduction la tension (
Cette tension est présente aux bornes de la diode DR qui est bloquée. Le courant inverse circulant dans
le transistor est imposé et égal à IR. En toute rigueur, on démontre que la tension aux bornes de la
diode DR s’exprime suivant l’équation (3-6).
=
1
(
103
)
(3-6)
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
La pente obtenue sur la caractéristique inverse que fournit le modèle est donnée par l’équation (3-7).
Dans un cas pratique on prendra grs.RDSON = 1.
=
(3-7)
Zone ohmique :
Finalement, si VGS VGTHF et VGD VGTHR alors les deux sources de courant contrôlées en tension
fournissent chacune un courant non nul, IF pour la source rouge et IR pour la source bleu.
Tant que le courant drain, en valeur algébrique, est borné par ces deux valeurs –IR<ID<IF, les deux
diodes DR et DF sont passantes et permettent de faire recirculer les surplus de courant fournis par les
sources. On obtient ainsi une tension VDS=RDSON.ID correspondant à un fonctionnement en régime
ohmique, direct ou inverse selon le signe de VDS.
Bilan :
En conduction directe (DR toujours passante) :
Pour ID <IF, la diode DF est passante et on est en régime de conduction ohmique (ID= VDS/
RDSON).
Pour ID IF, la diode DF se bloque et on entre en régime de saturation (ID= IF).
En conduction inverse (DF toujours passante):
Tant que la tension VDR est positive, la diode DR est bloquée et le courant ID est déterminé par
la valeur de IR (idem que dans le cas précédent ID= IR).
Lorsque la tension VDR s’annule, ce qui correspond à la condition (3-8), la diode DR devient
passante et on entre en régime de conduction ohmique (ID= VDS/ RDSON). On peut noter que
pour VGTHF VGTHR, ce dernier cas est toujours validé en conduction inverse et on exploite la
zone repérée par l’étiquette 1 de la Figure 3-12 b dont la pente est égale à 1/ RDSON.
1
Figure 3-13 - Modèle comportemental statique d’un
HEMT GaN
=
(3-8)
Figure 3-14 - Comparaison ID=f(VDS) des simulations
du modèle proposé (courbes bleues) vs mesures au
traceur SMU (points)
104
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Comparaison simulations vs mesures
La Figure 3-14 montre une comparaison entre mesures et simulations de la caractéristique ID=f(VDS)
(quadrant I et III). Les courbes bleues sont issues d’une simulation PSpiceTM du modèle comportemental incluant
les paramètres extraits dans la partie 2.2.2. On superpose les points de mesure correspondant aux résultats
présentés dans cette même partie. La bonne correspondance des points de mesures et des courbes de simulations
permet de conclure qu’une bonne modélisation du comportement du transistor est obtenue dans les 3 modes de
fonctionnement : « saturé direct », « conduction inverse à fortes pertes » et « ohmique » (direct et inverse). On
précise que le travail de comparaison présenté a été réalisé sur la puce Low-Side et que les résultats obtenus sont
identiques pour la puce High-Side.
2.2.4. Mesures complémentaires
Caractérisations statiques à hautes températures
L’objectif dans cette partie est de mettre en évidence l'effet de la température sous forme de tendance sans
vouloir chercher à faire une caractérisation électrothermique exhaustive.
Le PCB de puissance est placé sur une plaque chauffante. De la pâte thermique est étalée à l’interface
PCB-plaque chauffante. La température est mesurée par un thermocouple placé sur le PCB de puissance, au plus
près des puces.
Caractéristique IG=f(VDS) : comportement de gfs et VGTH en fonction de la température (T°)
En règle générale, l’augmentation de la température entraîne une diminution de la valeur de la
transconductance. Cela est vrai aussi bien pour les puces GaN du LETI (cf. Figure 3-15) que, par exemple, pour
les composant e-GaN du fabriquant EPC (cf. Figure 3-16, extrait de le datasheet [26]). Sur les composants LETI,
on remarque un « décalage vers la gauche » de la courbe de transconductance (Figure 3-15). Le « décalage vers
la gauche » de la courbe de transconductance traduit une dérive du seuil de conduction des puces en fonction de
la température. Le Tableau 3-5 montre la dépendance de cette tension de seuil en fonction de la température. On
obtient un coefficient négatif proche de -3,2mV/°C. Cela signifie que, malgré une pente de transconductance plus
faible à haute température, à VGS imposé (ce qui est le cas dans notre application), ID sera plus grand à haute
température. Cela reste vrai jusqu’au croisement des deux courbes de transconductance (obtenu pour VGS -2V,
cf. Figure 3-15).
En observant les composants e-GaN d’EPC (extraits de datasheet, Figure 3-17) on remarque que la tension
de seuil varie extrêmement peu en fonction de la température : variation relative < 5% @ VGS 1,5V soit 0,55mV/°C. Ainsi, on peut conclure qu’une bonne stabilité du seuil en fonction de la température est obtenue
pour les composants e-GaN HEMT d’EPC.
Figure 3-15 – ID =f(VGS) : Low-Side, comparaison
25°C vs 150°C
High-Side
Low-Side
VGTH
-3,3V (@25°C)
-3,8V (@25°C)
VGTH
-3,7V (@125°C)
-4,2V (@150°C)
Tableau 3-5 – Dérive du seuil VGTH en fonction de la
température.
105
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Figure 3-16 - Extraits de datasheet EPC, ID=f(VGS), comparaison 25°C vs 125°C
a)
b)
Figure 3-17 - Extraits de datasheet de composant d’EPC, tension de seuil normalisée vs température ; a)
composant de génération 1, b) composant de génération 2.
Caractéristique ID =f(VDS) : comportement de RDSON en fonction de la température (T°)
Figure 3-18 – ID =f(VDS) Low-Side, zone ohmique
directe et inverse pour T° variant de 25°C à 150°C
Figure 3-19 – RDSON Low-Side normalisé vs
température
106
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
La Figure 3-18 montre l’évolution de la caractéristique ID=f(VDS) dans la zone ohmique (quadrant I et
quadrant III) pour une température passant de 25°C à 150°C. On relève l’évolution de RDSON en fonction de la
température (Figure 3-19). RDSON croît quasi linéairement avec la température. Pour le High-Side il y a un rapport
1,27 pour un passage de RDSON de 25°C à 125°C. Quant au Low-Side, il y a un rapport 1,25 entre RDSON à 25°C et
RDSON à 125°C (cf. Tableau 3-6). On retrouve les mêmes ordres de grandeur avec les composants GaN de chez
EPC en se référant aux extraits de datasheet présentés sur la Figure 3-20 ; à savoir un rapport d’augmentation de
1,5 pour un passage de 25°C à 125°C. A titre de comparaison, pour le silicium, l’augmentation se fait dans un
rapport 2 à 2,5, pour un passage de 25°C à 200°C ; pour le carbure de silicium, le rapport d’augmentation est lui
de 1,5, pour un passage de 25°C à 200°C.
Tableau 3-6 - Evolution de RDSON en fonction de la température
RDSON (25°C)
RDSON (125°C)
%/°C
High-Side
0,593
0,751
0,27
Low-Side
0,607
0,760
0,25
Figure 3-20 - Extraits de datasheet de composants EPC, courbe RDSON normalisé vs T°
Caractéristique ID =f(VDS) quadrant III (conduction inverse) en fonction de la température (T°)
On retrouve en conduction inverse les mêmes phénomènes qu’en conduction directe. La Figure 3-21
montre la variation de la conduction inverse du transistor GaN en fonction de la température. Le transistor
commence à conduire en inverse quand la tension VGD atteint le seuil ; ainsi, on rappelle qu’au niveau du coude :
VDS = VGS – VGTH. On rappelle également qu’à 25°C, VGTH = -3,8V et qu’à 150°C, VGTH = -4,2V, ainsi on vérifie :
Sur la Figure 3-21 a (VGS = -6V),
o
o
à 25°C : VDS = -6 + 3,8 = 2,2V
à 150°C : VDS = -6 + 4,2 = 1,8V
Sur la Figure 3-21 b (VGS = -5V),
o
o
à 25°C : VDS = -5 + 3,8 = 1,2V
à 150°C : VDS = -5 + 4,2 = 0,8V
107
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) VGS = -6V
b) VGS = -5V
Figure 3-21 – ID =f(VDS) Low-Side, conduction inverse pour T° variant de 25°C à 150°C
Etude des courants de fuite
On s’intéresse dans cette partie aux courants de fuite, c'est-à-dire aux courants résiduels circulants alors que
le transistor n’est pas conducteur (VGS et VGD inférieurs respectivement à VGTHF et VGTHR) et polarisé sous une
tension VDS de plusieurs dizaines de volts. La Figure 3-22 illustre ce phénomène dans le cas où le bulk est relié à
la source. On remarque que le courant de fuite observé sur la grille est la somme des courants provenant du drain
(noté IFuite_d-g) et de la source (noté IFuite_s-g) (équation (3-9)). Dans le cas considéré, VGS est une tension négative.
Par observation, on obtient les expressions pour le courant de fuite mesuré sur le drain (équation (3-10)) et sur la
source (équation (3-11)).
_
_
_
=
=
=
_
_
_
+
+
(3-9)
_
_
_
(3-10)
(3-11)
Figure 3-22 - Illustration des courants de fuite
dans le cas Bulk relié à la source
On relève l’évolution des courants de fuite par la grille (courant négatif mais affiché en valeur absolue) et
par le drain en fonction de l’augmentation de VDS (cf. Figure 3-23) à température ambiante. Ces deux courants de
fuite augmentent tout d'abord proportionnellement à la tension drain-source (jusqu’à VDS = 50V), puis se saturent
à une valeur élevée de plusieurs milliampères : 6mA pour la puce High-Side et 4mA pour la puce Low-Side.
A partir de la Figure 3-23 a, on déduit que la somme des expressions (3-9) et (3-10) est égale à une très
petite valeur notée (3-14), correspondant au courant de fuite par la source (3-13). Ainsi, on conclut que le
courant de fuite dominant circule de la région de drain vers la région de grille (courant IFUITE_d-g). On explique
cette forte valeur de courant de fuite par une dégradation de l’isolation de la grille. Le CEA nous a indiqué que
108
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
les puces LETI M30-200 (à grilles MIS, métal isolation semiconducteur) de première génération ont un défaut
d’isolation de la grille. L’oxyde de grille est dégradé irréversiblement lorsque VDS dépasse une vingtaine de volt.
Lors de l'état bloqué, ce courant de fuite est susceptible de provoquer une chute de tension non négligeable aux
bornes de la résistance de grille. Cela entraîne une diminution de l’immunité aux remises en conduction
intempestive dans le cas d'un fonctionnement dans un bras d'onduleur. Les essais ont également été réalisés avec
le bulk flottant sans pour autant influencer les résultats. Cela s’explique car la quasi-totalité du courant de fuite
mesuré a comme origine la dégradation de l’oxyde de grille.
_
+
_
=
_
+
_
_
+
_
_
a) Puce High-Side + diode Schottky
+
=
_
_
+
_
=
(3-12)
(3-13)
b) Puce Low-Side + diode Schottky
Figure 3-23 – IFUITE_D=f(VDS) et |IFUITE_G|=f(VDS), quadrant I
2.3. Caractérisations dynamiques du module GaN et modèle comportemental
dynamique
La présentation des caractérisations et du modèle comportemental dynamique suit le même plan que pour la
partie régime statique. Tout d’abord, une présentation de l’instrumentation et de la procédure de caractérisation
est effectuée. Ensuite, l’analyse détaillée des résultats et de la procédure d’extraction des paramètres dynamiques
(capacités du transistor) est présentée. Finalement, l’ajout de ces paramètres au modèle statique et la
confrontation des résultats de simulations à des résultats de mesures sont développés.
2.3.1. Présentation du banc de caractérisations
La Figure 3-24 représente le circuit de test « bras d’onduleur GaN ». Le composant instrumenté est le
transistor Low-Side. La méthodologie et l’instrumentation restent les mêmes que celles présentées au chapitre 2.
Les transistors sont commandés suivant la méthode de la double impulsion. Les niveaux des alimentations des
drivers sont ajustés à VDRV+ = 0,5V et VDRV- = -6,5V (±3,5V vis-à-vis du seuil, avec VGTH -3V). Le banc de test
est détaillé par la suite. Dans cette partie introductive, on s’en tiendra à une présentation sommaire.
La charge est une simple inductance à air bobinée avec des fils de Litz. Un soin particulier est accordé au
design du PCB double couche afin de minimiser au maximum l’inductance parasite de la maille de puissance,
dont une estimation sera donnée par la suite, ainsi qu’à l’implantation des cartes drivers au plus près des puces
GaN de puissance afin de minimiser les mailles de commande. Le découplage et le filtrage de la cellule de
commutation (utilisation de condensateurs films) et également la mesure du courant, avec l’utilisation d’un shunt
coaxial aselfique (2 GHz de bande passante), sont les autres points que nous avons traités avec une extrême
109
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
rigueur. Une photo du banc d’essai est proposée en Figure 3-25. Un zoom sur le câblage des drivers (a) et le
positionnement des sondes (b) est donné en Figure 3-26.
Figure 3-24 – Schéma du bras d’onduleur GaN
Figure 3-25 – Photo du banc de caractérisation
a)
b)
Figure 3-26 – Zoom sur le câblage des drivers (a) et le positionnement des sondes (b)
110
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
2.3.2. Caractérisations et extractions des paramètres dynamiques
Caractérisations préliminaires
Observation du courant de grille
A partir de deux sondes de tension, VGS (entre grille et source) et VDRV (à la sortie du driver) (Figure 3-27) et
de l’outil MATH de l’oscilloscope, on observe le courant IG issu du driver (Figure 3-28). L’observation du
courant de grille est essentielle pour la procédure d’identification des capacités présentées par le transistor. Par
intégration temporelle de la forme d’onde du courant de grille, on déduit la valeur de la quantité de charge
transmise. En observant la variation de cette quantité de charge pour une variation de la tension de grille, on peut
déduire une valeur équivalente de capacité « vue »
(expressions (3-14) et (3-15)).
( )=
+
=
(0)
(3-14)
(3-15)
Figure 3-27 - Schéma d'observation du courant de grille
a) Amorçage
b) Blocage
Figure 3-28 – Observation du courant de driver sous VDC = 0V / ICH = 0A et RG = 10 @Tboîtier = 25°C
Estimations de l’inductance parasite résiduelle
A partir de la Figure 3-29 (commutations d’amorçage (a) et de blocage (b) sous les conditions
VDC=20V / ICH=0,8A), nous appliquons la procédure d’estimation de l’inductance parasite totale de la maille de
commutation qui a été présentée au chapitre 2. A l’amorçage, à partir des ondulations de courants, on estime la
fréquence d’oscillation due à la résonance (équations (3-16)). Au blocage, ce faible niveau de courant de charge
nous permet d’observer une commutation à « effet Miller inactif » (VGS < VGTH durant la commutation). La
notion de commutation à « effet Miller inactif » a été définie au chapitre 2. On peut ainsi estimer la capacité COSS
est en déduire LP l’inductance parasite résiduelle.
1
=
=
=
_
2.
4. ².
1
= 2. .
.
_
².
=
(3-16)
2.
(3-17)
= 21,5
(3-19)
= 350
111
(3-18)
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Amorçage, estimations de fOSC = 58MHz
b) Blocage, estimations de COSS
Figure 3-29 – Commutations sous VDC = 20V / ICH = 0,8A et
RG = 10 @Tboîtier = 25°C
Estimations du courant de charge critique
On rappelle l’expression du courant de charge critique déterminée au chapitre 2 (expression (3-20)). On
effectue l’application numérique avec les valeurs des paramètres du Tableau 3-7. On obtient ICH_CRITIQUE =
1,18A. Ce résultat est conforme aux formes d’ondes observées.
.(
=
_
Tableau 3-7 - Paramètres du transistor Low-Side
350pF
* valeur de CGD déterminée par la suite
(3-20)
= 1,18
_
COSS
)
.
CGD*
VGTH
RG
VDRV-
80pF
-3,8V
10
-6,5V
Observations de la conduction inverse « à fortes pertes »
Figure 3-30 – Commutations commandées du Low-side. Observations de l’influence de la conduction inverse à
« fortes pertes » du High-Side sous VDC = 10V / ICH = 0,4A et RG = 10 @Tboîtier = 25°C
La Figure 3-30 représente un amorçage et un blocage commandés du transistor Low-Side sous les
conditions VDC=10V/ICH=0,4A. A ce niveau de tension DC, on observe facilement l’impact de la conduction
inverse « à fortes pertes » du transistor High-Side durant les temps morts (étiquette 1). Une observation de la
Figure 3-12 (polarisation du transistor dans le quadrant III) nous permet de déduire dans les conditions VGS=6,5V / ID=0,4A : VDS_HS = -3V et ainsi de justifier la valeur de la tension entre les bornes drain et sources du
transistor Low-Side de VDS_LS = 13V (VDS_LS = VDC – VDS_HS = 10 + 3). Comme nous l’avons expliqué dans le
chapitre 1, un des rôles du driver est de minimiser les pertes pendant les temps morts :
soit en diminuant la durée du temps mort,
soit en optimisant la polarisation de la grille du transistor lors de sa conduction inverse afin de
réduire les pertes occasionnées. On peut, par exemple, introduire un troisième niveau de tension sur
112
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
la commande du driver pour offrir, lors de ces temps morts, une tension VGS légèrement inférieure
au seuil VGTH afin de réduire la valeur de la tension inverse sans pour autant réamorcer le transistor.
Estimation de l’inductance du faisceau de bonding
La Figure 3-31 montre une mesure de la tension VBONDING aux bornes du faisceau de bonding de la source
de la puce Low-Side (cf. Figure 3-32). A partir de l’équation (3-21), on estime la valeur de cette inductance.
=
=
0,97
= 2,6
0,37. 10
Figure 3-31 – Observation de la tension aux bornes de
l’inductance de source Low-Side
(3-21)
Figure 3-32 – Tension VBONDING entre Source Kelvin
et Source
Procédure d’extraction des capacités du transistor
L’influence de la capacité grille-drain est la plus importante dans le processus de commutation des
composants HEMT GaN du point de vue des dv/dt et des interférences électromagnétiques émises (EMI) ([74] et
[75]). La modélisation de la dépendance non-linéaire de cette capacité en fonction de la tension à ses bornes est
un point important. De plus un des objectifs poursuivis dans cette étude est de proposer un modèle
comportemental de composant HEMT GaN permettant de valider en simulation des stratégies de pilotage de ces
composants. En conséquence, le modèle doit donc être également le plus représentatif possible de la capacité.
Enfin, nous nous limiterons à une capacité de valeur fixe pour CDS. On montrera que cette modélisation est
suffisante pour obtenir des résultats de simulations conformes aux résultats de mesures.
La Figure 3-33 représente un amorçage sous les conditions VDC=40V / ICH=1,6A. Cinq étapes sont
identifiées et vont nous permettre d’extraire le profil C(V) des capacités CGS et CGD.
1) VGS croit de VDRV- (l’alimentation négative du driver) jusqu’à VGTH. Dans cette phase, la tension VDS est
fixe, ainsi VGS = VDS. A partir de la forme d’onde du courant et des équations (3-22) et (3-23), liant
une quantité de charge et une variation de tension à une valeur de capacité, on identifie une première
capacité d’entrée que l’on note CIESS_1. CIESS_1 est la capacité d’entrée du transistor lorsque VDRV<VGS<VGTH et peut s’exprimer sous la forme (3-24).
( )=
_
(3-22)
=
(3-23)
CIESS_1 = CGS_MIN + CGD_MIN
(3-24)
2) Dans cette phase, on observe une décroissance de VDS lié au dID/dt à travers le faisceau de bonding.
Nous ne tirons aucune information directe de cette étape concernant l'identification des capacités.
3) Les phases 3 et 4 forment la région de plateau Miller. Dans cette phase, VGS 0V. Ainsi, seules les
variations de VGD impactent CIESS. A partir des équations (3-25) et (3-26) on identifie CGD_MIN, et par
substitution dans l’équation (3-24) on identifie CGS_MIN.
113
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
( )=
(3-25)
=
_
(3-26)
_
4) La phase 4 représente la fin de la région Miller, dans cette zone, on note une décroissance lente de VDS
due à la croissance corrélée de CGD. A partir des équations (3-27) et (3-28) on peut identifier CGD_MAX.
_
( )=
(3-27)
=
(3-28)
( )=
(3-29)
5) Dans la dernière zone, VDS est fixe et VGS croît jusqu’à sa valeur finale : VDRV+ (l’alimentation positive
du driver). Lors de cette étape, on peut identifier à partir des équations (3-29) et (3-30) CIESS_2. CIESS_2
est la valeur de la capacité d’entrée du transistor lorsque VGS = VDRV+. A partir de l’équation (3-31), on
déduit CGS_MAX.
_
=
(3-30)
CIESS_2 = CGS_MAX + CGD_MAX
(3-31)
Pour conclure, à partir des identifications de CIESS_1 et CIESS_2, on donne le profil C(V) des capacités CGS et
CGD (Figure 3-34). Grâce à la Figure 3-29 b, observation d’un blocage à effet Miller inactif, on a donné une
estimation de COSS (équation (3-18)). Au moyen de cette estimation et de l’identification de CGD_MIN, on peut
déduire la valeur de la capacité CDS pour le modèle (équations (3-32) et (3-33)).
COSS = CDS + CGD_MIN
(3-32)
CDS = 350pF – 80pF = 270pF
(3-33)
Figure 3-33 - Amorçage sous VDC = 40V / ICH = 1,6A et RG = 10
114
@Tboîtier = 25°C
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Profil de CGS =f(VGS)
b) Profil de CGD =f(VGD)
Figure 3-34 - Profil C(V) extraits suivant la procédure ci-dessus.
Modélisation des capacités variables dans le modèle
Afin d’émuler les profils C(V) des capacités CGS et CGD (Figure 3-34), on utilise l’équation mathématique
de modélisation de la capacité grille – drain du modèle PSpice TM par défaut du MOSFET SiC CREE
CMF20120D (expression (3-34)). Cette expression est articulée autour de l’opérateur mathématique tangente
hyperbolique (tanh()). Le profil de cette fonction est rappelé sur la Figure 3-35. Elle représente deux valeurs
asymptotiques égal à -1 (étiquette 1) et +1 (étiquette 3) ainsi qu’une zone de transition (au tour de 0, étiquette 2).
L’expression mathématique (3-34), permet d’obtenir l’allure C(V), divisible en trois zones, de la Figure 3-36. C
tends vers C0 lorsque V tends vers 0V, ka, kb et kc sont des paramètres d'ajustements du profil C(V).
( )=
×
(1 + ) × 1 +
1
[1 +
( ×
2
)]
(3-34)
Zone 1 : Zone de forte décroissance
Dans la zone 1, V proche de 0V, la tangente hyperbolique tend vers -1 (expression (3-35) avec kc positif de
forte valeur). On peut ainsi réécrire l’expression C(V) (3-34) suivant la forme (3-36) où C1(V) est la valeur
variable de C dans la zone 1.
tanh(
×
( )=
)
(1 + )
1
(3-35)
(3-36)
Zone 3 : Zone de décroissance lente
Dans la zone 3, la tension V est de forte valeur et la tangente hyperbolique tend vers +1 (expression (3-37)).
On peut ainsi réécrire l’expression C(V) (3-34) suivant la forme (3-38) où C3(V) est la valeur variable de C dans
la zone 3. A partir du point particulier V = VMAX, on peut déduire la valeur du paramètre ka (équation (3-39)).
tanh(
( )=
=
×
)
+1
(1 + ) × (1 +
(1 +
) × (1 +
(3-37)
)
(3-38)
)
(3-39)
Zone 2 : Zone de transition entre la zone 1 et la zone 3
Dans la zone 2 dite de transition entre les modes 1 et 3, la tangente hyperbolique est comprise entre -1 et +1
(expression (3-40)). La tension pour laquelle la capacité passe de la zone 1 à la zone 3 est notée Vcoude. Cette
tension permet de régler le rapport kc/kb (expression (3-41)) correspondant à la tension V juste sur le point de
symétrie de la fonction tanh(). Pour un rapport kc/kb donné : plus kc est petit, plus le coude est « doux » et plus kc
est grand, plus le coude a un effet de « marche d’escalier ». Cela revient à régler la sensibilité du passage de C0
à CMIN vis-à-vis la tension V.
115
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
1<
Figure 3-35 – fonction tangente
hyperbolique
(
×
=
)<1
(3-40)
(3-41)
Figure 3-36 – Profil typique C(V) obtenus avec l’équation (3-34)
La Figure 3-37 présente les courbes CGD(VGD) (Figure 3-37 a) et CGS(VGS) (Figure 3-37 b) finalement
obtenus. Les résultats sont conformes avec les profils C(V) attendus (Figure 3-34).
a) CGD(VGD)
b) CGS(VGS)
Figure 3-37 – Résultat de simulation, valeur des capacités CGS et CDS en fonction de la tension à leurs bornes
2.3.3. Comparaison simulations vs mesures
Le modèle comportemental statique d’un transistor HEMT GaN (Figure 3-13) est complété par l’ajout des
trois capacités CGS, CGD et CDS. Leurs valeurs sont recalées à partir des résultats obtenus, suivant la procédure
d’extraction présentée précédemment et appliquées au point de fonctionnement : VDC = 40V/ICH = 2,4A/RG=10 .
On insère le modèle comportemental complet dans le circuit de simulation de la Figure 3-38, reproduisant le
bras d’onduleur instrumenté (cf. Figure 3-24). La comparaison entre les résultats de simulations et les résultats
de mesures, sur le point de recalage (VDC = 40V/ICH = 2,4A), est présentée sur la Figure 3-39 et le Tableau 3-8.
Le Tableau 3-9 synthétise les résultats sur l'évaluation de la robustesse du modèle : simulation vs mesure
sur les points de fonctionnement VDC = 30V/ICH = 1,6A/RG=10 et VDC = 40V/ICH = 2,4A avec RG = 22 . Le
courant de saturation inverse (-3,5A) ainsi que la disponibilité d'un seul module, nous ont obligé à être très
prudent dans les tests et à ne pas aller au-delà de 40V et 2,4A commutés.
Les résultats obtenus sont très satisfaisants à nos yeux aux vus des objectifs fixés. A savoir la bonne
modélisation des pentes de commutations (dv/dt et di/dt) ainsi que la bonne modélisation du transistor « vu du
driver », c'est-à-dire une capacité équivalente nécessitant un apport de charges QG fidèle à la mesure. On
remarque tout de même qu’au blocage il y a un facteur d’erreur de 1,5 à 2 sur l’énergie de commutation. Cet
écart a deux origines : d’un côté la modélisation de CDS par une capacité fixe qui introduit un décalage temporel
entre simulation et mesure, de l’autre le niveau relativement faible des courants mis en jeu provoquant
l’obtention d’oscillations de courant négatives, observées en simulation, impactant fortement le bilan énergétique
de la commutation.
116
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Figure 3-38 – Schéma de simulation bras d’onduleur HEMT GaN.
Tableau 3-8 – Comparaison des résultats de simulation et de mesures sur le point de recalage. Le terme ECOM
tiens compte du terme correctif présenté au chapitre 2 (±½CV²).
40V/2,4A
RG = 10
Amorçage
40V/2,4A
RG = 10
Blocage
Mesures
Simulations
dID/dt
0,32 A/ns
0,31 A/ns
QG
7,4 nC
7,2 nC
ECOM
1,6 µJ
1,6 µJ
dVDS/dt
3,3 V/ns
3,2 V/ns
ECOM
1,1 µJ
0,6 µJ
Tableau 3-9 – Évaluation de la robustesse du modèle comportemental : comparaison des résultats de
simulation et de mesures sur différents points VDC/ICH. Le terme ECOM tiens compte du terme correctif présenté
au chapitre 2 (±½CV²).
a) VDC=30V / ICH=1,6A
dID/dt
b) VDC=40V / ICH=2,4A et RG = 22
Mesures
Simulations
0,34 A/ns
0,29 A/ns
Mesures
Simulations
dID/dt
0,26 A/ns
0,18 A/ns
QG
7,8 nC
7,2 nC
ECOM
2,2 µJ
2,6 µJ
40V/2.4A
30V/1,6A
QG
7,8 nC
6,8 nC
ECOM
0,6 µJ
0,6 µJ
30V/1,6A
dVDS/dt
2,8 V/ns
3,1 V/ns
40V/2,4A
dVDS/dt
1,8 V/ns
2,2 V/ns
RG = 10
Blocage
ECOM
0,7 µJ
0,3 µJ
RG = 22
Blocage
ECOM
1,52 µJ
1 µJ
RG = 10
Amorçage
RG = 22
Amorçage
117
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Amorçage
Blocage
Figure 3-39 – Comparaison simulation (lignes pointillés) vs mesures (lignes pleines) à l’amorçage et au
blocage dans les conditions VDC=40V/ICH=2,4A (point de recalage)
2.4. Conclusion sur l’élaboration du modèle comportemental du transistor HEMT
GaN
Cette partie présente un modèle comportemental statique et dynamique d’un transistor à haute mobilité
d’électron en nitrure de gallium. L’analyse de la caractéristique statique ID=f(VDS), en conduction directe
(quadrant I) et en conduction inverse (quadrant III) et de celle de la transconductance ID(VGS), permet d’obtenir
l’ensemble des paramètres statiques requis par le modèle. Nous avons obtenu une très bonne modélisation du
comportement du transistor dans ses trois modes de fonctionnement : saturation directe, zone ohmique (directe et
inverse) et conduction inverse à « fortes pertes » (quadrant III, à VGS < VGTH). Les capacités présentes aux bornes
du transistor (CGS, CGD et CDS) sont ensuite ajoutées au modèle statique pour être représentatif du comportement
dynamique du transistor. Pour obtenir un modèle le plus précis possible pendant les phases de commutations, des
capacités dépendantes de la tension sont requises. Une capacité CGD(VGD) pour la modélisation de l’effet Miller
et du dv/dt et une capacité CGS(VGS) pour une bonne modélisation du transistor « vu du driver » vont permettre de
118
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
tester des stratégies de pilotage des HEMT GaN. Finalement, pour répondre à nos besoins, une capacité CDS
insensible à la tension présente ses bornes est suffisante. Une analyse fine des séquences d’amorçage et de
blocage du transistor permet d’extraire les valeurs des capacités. La comparaison des résultats de simulation et
de mesure, pour les séquences d’amorçages et de blocages (dVDS/dt, dID/dt, QG), pour différents couples VDC/ICH,
a permis de valider le modèle1.
Sur le point de recalage, l’erreur maximale entre la simulation et la mesure sur l’ensemble des relevés est
égale à 3%. On note toutefois une erreur supérieure concernant la mesure de l’énergie de commutation au
blocage, pénalisé par une mise en œuvre à faible courant de charge (erreur dans un rapport ½ entre mesure et
simulation). Sur les autres points de fonctionnements, l’erreur moyenne entre les relevés de mesures et de
simulations est inférieure à 15% ; toujours en excluant le relevé de l’énergie de commutation au blocage (erreur
moyenne de 45%).
3. Utilisations du modèle comportemental
La partie 3 est l’occasion de présenter plusieurs exemples d’utilisation du modèle comportemental du
HEMT GaN. Tout d’abord, une application simple en mode onduleur MLI va permettre de confirmer la
robustesse du modèle établi. Ensuite, comme dans le chapitre 2, nous nous intéresserons aux courbes
représentant le compromis entre rapidités de commutation et les pertes (dv/dt vs ECOM) pour plusieurs résistances
de grille. Dans ce cadre, on comparera les résultats de mesures avec les résultats de simulation obtenus avec le
modèle, ainsi qu’avec la prédétermination estimée à partir du modèle analytique de dv/dt. Finalement, on
présentera une application de la boucle de contrôle du di/dt (introduit au chapitre 2) mise en œuvre en simulation
à l’aide du modèle comportemental du HEMT GaN.
3.1. Simulation d’un onduleur MLI
3.1.1. Introduction
Figure 3-41 – Onduleur MLI : formes d’ondes
simulées
Figure 3-40 – Générateur MLI et bras d’onduleur
Le schéma de la Figure 3-40 représente le bras d’onduleur HEMT GaN commandé par un signal MLI. Le
bras d’onduleur est chargé par la simple association série d’une résistance et d’une inductance. Sur la Figure
3-41 on observe le résultat de simulation dans le cas VDC = 40V. On donne par la suite le détail de son
comportement dans les trois modes de fonctionnement observés : d’abord ICH > 0A, puis ICH < 0A et enfin dans
un mode particulier quand ICH passe par 0A.
1
Ce modèle comportemental et la procédure d’extraction associée font l’objet d’un papier qui sera présenté à la
conférence EPE de Genève, en septembre 2015.
119
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
3.1.2. ICH > 0
Quand la tension modulante est négative, le rapport cyclique de la tension grille-source du transistor LowSide, VGS_LS, est supérieur à 50% et supérieur au rapport cyclique de la tension grille-source du transistor HighSide, VGS_HS. En conséquence, le courant de charge est positif (en se référant aux conventions de signe de la
Figure 3-40). Le cycle de conduction se décompose en 4 étapes (cf. Tableau 3-10). Plus le rapport cyclique de la
commande Low-Side est grand, plus le courant de charge est important.
Tableau 3-10 – Fonctionnement de l’onduleur lorsque ICH > 0
Etape 1
Etape 2
High-Side : OFF / Low-Side : ON
High-Side : OFF / Low-Side : OFF
Etat stable 1.
Conduction directe à
travers le transistor LowSide.
Zone de temps mort
Blocage commandé du transistor
Low-Side.
Basculement de VDS.
Le courant circule par le transistor
High-Side.
Polarisation du High-Side dans la
zone de conduction inverse à
« fortes pertes ».
Etape 3
Etape 4
High-Side : ON / Low-Side : OFF
High-Side : OFF / Low-Side : OFF
Etat stable 2.
Le courant circule en
inverse par le transistor
High-Side.
Polarisation dans la zone
ohmique inverse.
Zone de temps mort, identique à
l’étape 2.
Puis retour à l’étape 1.
Complément : observation du couplage capacitif High-Side – Low-Side durant la phase de dv/dt
Figure 3-42 – Bras d’onduleur GaN. Couplage capacitif suite à un amorçage commandé sur le transistor LowSide entraînant un blocage spontané sur le transistor High-Side.
120
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Observation des tensions de commandes
High-Side et Low-Side (courbes bleue et
verte, référencées à l’axe horizontal gris),
détection du passage par le seuil (ligne
pointillée verte). Observation de la tension
Drain-Source High-Side (courbe rouge,
référencée à l’axe horizontal rouge).
b) Observation des courants dans les capacités
CDS et CGD High-Side (courbes verte et
rouge). Observation du courant de grille
High-Side (courbe bleue). Observation du
courant de canal High-Side, observation de
la remise en conduction intempestive (courbe
violet). Toutes les courbes sont référencées à
l’axe horizontal gris.
Figure 3-43 – Zoom sur un amorçage commandé du transistor Low-Side. Observation du couplage capacitif
High-Side – Low-Side (RG = 10 ).
Quand le courant de charge est positif, c’est le transistor Low-Side qui est commandé à l’amorçage ou au
blocage. A l’amorçage de celui-ci, on se retrouve dans la configuration du schéma de la Figure 3-42, avec un
dv/dt négatif aux bornes du Low-Side, entraînant un dv/dt positif aux bornes du High-Side. A partir de la Figure
3-43, on observe les formes d’ondes des courants et des tensions permettant de comprendre le phénomène de
couplage capacitif.
Dans la phase 1, on observe sur la Figure 3-43 a), la montée de la tension de commande du
transistor Low-Side VGS_LS (courbe bleue). Au passage par le seuil (VGTH = -3,5V), la séquence de
commutation va s’enclencher. On rentre dans la phase 2.
Dans la phase 2, le courant de charge qui circulait jusqu’alors par le transistor High-Side, va
maintenant circuler par le transistor Low-Side. Le courant ICANAL_HS (courbe violette sur la Figure
3-43 b) passe de -3,5A à 0A.
Dans la phase 3, la commutation en courant est terminée, on observe la commutation en tension.
Apparition d’un dv/dt positif entre les bornes drain et source du transistor High-Side (VDS_HS,
courbe rouge sur la Figure a). Le transistor High-Side étant bloqué, il est vu comme sa capacité
COSS (CGD + CDS). Ainsi, le dv/dt va entraîner l’apparition de deux courants capacitifs ICDS (en vert
sur la Figure 3-43 b) et ICGD (en rouge sur la Figure 3-43 b). Le courant ICGD se reboucle par le
driver High-Side via la résistance de grille, faisant apparaître une tension VGS_HS croissante (courbe
verte sur la Figure 3-43 a). Cette remontée de tension est telle que VGS_HS > VGTH, ainsi le transistor
High-Side rentre en conduction (apparition d’un courant ICANAL_HS, Figure 3-43 a).
Finalement, à l’issue du dv/dt, les courants capacitifs s’annulent, entraînant une extinction du
courant ICANAL_HS (Phase 4).
Pour conclure, ce phénomène de remise en conduction intempestive, lié au couplage capacitif pendant la
phase de dv/dt, et entraînant un court-circuit de bras (High-Side et Low-Side à ON) doit être évité. Dans le cas le
moins grave (comme observé sur la Figure 3-43), la remise en conduction du transistor High-Side est de très
courte durée, les pertes engendrées restent faibles et les transistors ne subissent pas de dégradations trop sévères.
Si le court-circuit dure plus longtemps, les pertes engendrées vont nuire considérablement au bilan global du
121
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
convertisseur ; de plus la durée de vie des transistors sera considérablement réduite. Finalement, si le dv/dt est de
trop forte valeur, la remontée de tension VGS engendrée sur le transistor non commandé peut être telle qu’elle
détruit le transistor (claquage de l’oxyde de grille). Dans le chapitre 1, nous avons présenté deux méthodes de
protection de la grille des transistors face à ce phénomène (protection élémentaire de la grille à partir de diodes
de clamp et protection contre la remise en conduction avec un transistor auxiliaire faible impédance). Nous
pouvons ici évoquer une troisième solution, conformément aux structures présentées dans le Tableau 1-10, si on
dissocie RG_ON et RG_OFF et à la faveur d’une RDSON de T2 (interrupteur du Low-Side interne au buffer) de faible
valeur, alors pour un courant ICGD donné on réduit considérablement la remontée en tension de VGS. On peut ainsi
éviter la remise en conduction intempestive du transistor de puissance. Cette dernière solution présente
l’avantage d’être très simple à mettre en œuvre (moins coûteuse que l’ajout d’un transistor auxiliaire), cependant
elle est n’offre aucune souplesse (figée, car interne au buffer).
3.1.3. ICH < 0
Cette fois la tension modulante est positive. Par conséquent, le rapport cyclique de la tension grille-source
du transistor High-Side, VGS_HS, est supérieur à 50% et supérieur au rapport cyclique de la tension grille-source
du transistor Low-Side, VGS_LS. Cela conduisant à un courant de charge négatif (en se référant aux conventions de
signe de la Figure 3-40). Le cycle de conduction se décompose en 4 étapes également (cf. Tableau 3-11). Plus le
rapport cyclique de la commande High-Side est grand, plus le courant de charge est grand en valeur absolue.
Tableau 3-11 – Fonctionnement de l’onduleur lorsque ICH < 0
Etape 1
Etape 2
High-Side : ON / Low-Side : OFF
High-Side : OFF / Low-Side : OFF
Zone de temps mort.
Blocage commandé du transistor
High-Side.
Basculement de VDS.
Le courant circule par le transistor
Low-Side.
Polarisation du transistor Low-Side
dans la zone de conduction inverse
à « fortes pertes ».
Etat stable 1.
Conduction directe à
travers le transistor
High-Side.
Etape 3
Etape 4
High-Side : OFF / Low-Side : ON
High-Side : OFF / Low-Side : OFF
Etat stable 2.
Le courant circule en
inverse par le transistor
Low-Side.
Polarisation dans la zone
ohmique inverse.
Zone de temps mort, identique à
l’étape 2.
Puis retour à l’étape 1
3.1.4. ICH autour de 0A
Introduction
Finalement, on considère la troisième zone de la Figure 3-41. Lorsque la tension modulante se rapproche de
0V, les rapports cycliques des tensions grilles – sources des transistors de puissances High-Side et Low-Side se
rapprochent de 50% et le courant de charge oscille autour de 0A. Dans ce cas, les transistors commutent
exclusivement par des ordres de blocages commandés.
Ainsi :
122
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
A l’amorçage, tant que la durée de la chute de tension VDS est inférieur au temps mort (tfv < tm),
alors la commutation se produit sous une tension proche de 0V.
Au blocage, étant donné que ICH et RG sont de faibles valeurs, la commutation se produira à
courant de canal nul (cf. équation (2-47) et Figure 2-18).
On donne à ce mode de commutation le nom de Zero Voltage Switching (ZVS). Il s’agit d’un mode de
commutations dites « douces » car elles génèrent de faibles pertes par commutations. Le mode ZVS est utilisé
en pratique pour identifier les pertes liées au blocage [27].
Nous proposons, à partir du circuit de simulation bras d’onduleur, d’identifier les pertes à l’amorçage et au
blocage. Pour cela, on fixe la tension modulante à 0V, de telle sorte que l’on travaille à rapport cyclique constant
(50%, au temps morts près, cf. Figure 3-44). On remplace la charge par une source de courant, ISIMU, afin d’être
maître de la forme du courant. On impose à ISIMU une forme d'onde triangulaire, centré sur 0A et de même
fréquence que la porteuse. En jouant sur le déphasage à l’origine, on peut n’observer que des blocages
commandés (Figure 3-45) ou que des amorçages commandés (Figure 3-46) et ainsi estimer séparément les pertes
de chaque type de commutation.
Détail du fonctionnement
En se référant aux étiquettes 1 à 6 de la Figure 3-45, on développe le Tableau 3-12.
Figure 3-44 – Circuit de simulation d’un onduleur de tension avec le modèle comportemental du transistor GaN.
Figure 3-45 – Blocages commandés
Figure 3-46 – Amorçages commandés
123
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Tableau 3-12 – Fonctionnement de l’onduleur en mode ZVS, détaille de la Figure 3-45
Etape 1
Etape 2
High-Side : OFF / Low-Side : ON
High-Side : OFF / Low-Side : OFF
ISIMU > 0
ISIMU > 0
Le courant circule en direct
par le transistor Low-Side.
Zone de temps mort.
Blocage commandé du
transistor Low-Side (bande
surlignée en bleue).
Le courant circule en inverse
par le High-Side, en mode
conduction inverse à « fortes
pertes ».
Etape 3
Etape 4
High-Side : ON / Low-Side : OFF
High-Side : ON / Low-Side : OFF
ISIMU > 0
ISIMU < 0
La commande du High-Side
passe à « 1 » (bande orange).
Il est polarisé dans la zone
ohmique inverse.
Le courant change de signe.
Le transistor High-Side
conduit désormais en direct.
Etape 5
Etape 6
High-Side : OFF / Low-Side : OFF
High-Side : OFF / Low-Side : ON
ISIMU < 0
ISIMU < 0
Zone de temps mort.
Blocage commandé du
transistor High-Side (bande
bleue).
Le courant circule en inverse
par le Low-Side, en mode
conduction inverse à « fortes
pertes ».
La commande du Low-Side
passe à « 1 » (bande orange).
Il est polarisé dans la zone
ohmique inverse.
Le courant croît, jusqu’à se
retrouver à nouveau positif
(retour à l’étape 1).
Le principe de fonctionnement est identique pour obtenir les formes d’ondes de la Figure 3-46. Un
déphasage est imposé à ISIMU qui permet de n’observer que des amorçages commandés.
Pertes vs fDEC et déduction des pertes d’amorçages et de blocages
A partir de la simulation de la Figure 3-44, en faisant varier fDEC (fréquence de la porteuse), on peut tracer
la courbe représentant l’évolution des Pertes [W] en fonction de fDEC [kHz] dans les cas « blocages commandés »
(cf. Figure 3-47, courbe bleue) et « amorçages commandés » (cf. Figure 3-47, courbe orange). En extrapolant ces
deux courbes à fDEC = 0Hz, on déduit la valeur des pertes par conduction dans les transistors. La pente de
chacune des courbes donne l’expression de la dépendance des pertes en fonction de fDEC en mW/kHz. Le Tableau
3-13 donne le détail des points de mesure. On vérifie bien que la puissance fournie par l’alimentation est égale à
la somme des pertes dans le câblage, noté PRL, et des pertes dans les transistors, noté PTRANSISTORS. On vérifie
également les valeurs de la pente (a en mW/kHz) et de l’ordonnée à l’origine (PCOND) sur un exemple (FDEC =
150kHz) :
PALIM = a (mW/kHz) . FDEC (kHz) + PCOND (W)
A l’amorçage : (5 x 150).10-3 + 5,5 = 6,25W. Simulation PALIM = 6,22W
Au blocage : (3 x 150).10-3 + 5,5 = 5,95W. Simulation PALIM : 6,05W.
124
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
En conclusion, on note une très faible sensibilité des pertes en fonction de la fréquence de découpage FDEC.
Le passage de FDEC = 50kHz à FDEC = 200kHz n’augmente les pertes que de 1W, soit moins de 20% de
variation (par rapport à 5,5W).
fDEC [kHz]
25
75
150
220
PALIM [W]
5,61
5,82
6,22
6,61
PRL [W]
-0,21 -0,21 -0,21
-0,21
PCELLULE [W]
-5,40 -5,62 -6,02
-6,42
PTRANSISTOR [W]
-2,70 -2,81 -3,01
-3,21
PALIM [W]
5,66
6,05
6,29
PRL [W]
-0,21 -0,21 -0,21
-0,21
PCELLULE [W]
-5,45 -5,57 -5,84
-6,09
PTRANSISTOR [W]
-2,72 -2,78 -2,92
-3,05
Amorçage
Blocage
5,77
Tableau 3-13 - Détail des mesures de pertes.
Mesures faites sur les éléments en convention
générateur.
Figure 3-47 – Pertes [W] vs fDEC [kHz] : déduction des
pertes par conduction
3.2. Confrontation : modèle analytique de dv/dt, simulations à partir du modèle
comportemental et résultats de mesures
3.2.1. Résultats et synthèse
a)
Amorçage 1,4A / 50V
b)
Blocage 2,2A / 50V
Figure 3-48 – Comparaison entre la mesure sur platine de test / le calcul sur modèle analytique / la simulation
avec le modèle comportemental
A partir du bras d’onduleur commandé par la méthode double pulse (cf. Figure 3-38, page 117), on souhaite
évaluer la dépendance des transitoires en tension (dv/dt) en fonction de la valeur de la résistance de grille RG. On
réalise la comparaison entre les mesures, les résultats de simulations obtenus à partir du modèle comportemental
du HEMT GaN (partie 2) et les résultats issus du modèle analytique de dv/dt (Tableau 2-4). Pour les 3 cas, on
réalise l’étude dv/dt vs RG. La Figure 3-48 présente les résultats obtenus à l’amorçage (a) et au blocage (b). La
fidélité de nos deux modèles va au-delà de nos attentes. Les trois courbes sont même superposées. L’erreur
125
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
maximale est, dans les deux cas (amorçage et blocage), relevée pour RG = 3,3 . A l’amorçage il y a, au
maximum un facteur 1,5 entre la mesure et le modèle analytique ; au blocage, il y a, au maximum un facteur 1,2
entre la simulation et le modèle analytique. On note finalement que nos deux modèles reproduisent fidèlement le
changement de mode de fonctionnement au blocage (courant de canal nul ou non nul).
3.2.2. Effet Miller Passif : confrontation mesures vs modèle analytique
Figure 3-49 – Modèle analytique : représentation du dv/dt vs ICH au blocage et mise en évidence du changement
de comportement
a) RG = 3,3 , commutation
à courant de canal nul
b) RG = 22 , commutation à
courant de canal non nul
Figure 3-50 – Observation du changement de mode de commutation au
blocage. Effet Miller Inactif (a) ou Actif (b).
La Figure 3-49 représente l’évolution du dv/dt en fonction du courant de charge ICH pour plusieurs
résistances de grille. Cette figure nous permet d’identifier la résistance de grille critique (changement de mode de
commutation au blocage) pour un courant ICH donné. On conclut que dans notre cas, seule la résistance de 22
nous permet d’obtenir des commutations à « Effet Miller Actif » au blocage.
Cette hypothèse, issue du modèle analytique, est vérifiée en pratique (cf. Figure 3-50). Pour RG = 3,3
(Figure 3-50 a), la commutation se produit après le franchissement du seuil par la tension VGS, soit à courant de
canal nul. Pour RG = 22 (Figure 3-50 b), la commutation se produit avant le franchissement du seuil par la
tension VGS, soit à courant de canal non nul.
3.3. Boucle de contrôle du di/dt : application au HEMT GaN Normally ON
Dans le chapitre 2, nous avons introduit une boucle de contrôle du di/dt sur le cas simple amorçage
commandé dans une cellule hacheur. Cependant, pour valider le fonctionnement de cette solution dans une
problématique bras d’onduleur, elle doit être confrontée aux 3 autres cas de commutation possibles (blocage
126
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
commandé, amorçage et blocage spontanés). Finalement, le caractère Normally-ON des puces GaN modélisée va
nous permettre de confronter ce circuit d’asservissement de di/dt à une autre problématique : les commutations
ont lieu alors que la tension VGS est négative.
3.3.1. Problèmes avec la boucle « simple »
La Figure 3-51 rappelle le schéma de boucle de contrôle actif du di/dt introduite au chapitre 2.
Figure 3-51 – Rappel de la boucle de contrôle du di/dt
Circulation d’un courant par la diode de corps du MOSFET de contrôle
Dans le chapitre 2, nous nous étions contentés d’introduire la boucle de contrôle pour le cas « amorçage
commandé » avec comme hypothèse que la tension VDRV, la tension du driver, pouvait varier de 0V à VDRV+, la
tension d’alimentation maximale. Or lorsque VDRV = VDRV- (tension négative par rapport à la source de M1), la
diode de corps de M1 (MOSFET de contrôle) est polarisée en direct venant ainsi court-circuiter la tension VGS du
transistor HEMT en statique (cf. Figure 3-52). Si le transistor de puissance est de type Normally OFF cela a deux
effets négatifs :
1) Consommation continue de courant par le driver et échauffement de celui-ci.
2) Tension VGS imposée à -0,6V tant que VDRV = VDRV-, entraînant ainsi une réduction de l’immunité
prévue sur la grille (-VTH_Diode > VDRV-) vis-à-vis des dv/dt générés par le transistor de puissance
opposé.
Figure 3-53 - Boucle de contrôle du di/dt, D1 reste
bloquée lors de la séquence de di/dt si
VG < VTH_D1 + VDS_M1
Figure 3-52 – Boucle de contrôle du di/dt, courant
circulant par la diode de corps de M1 quand
VDRV = VDRV-
Mais, dans le cas qui nous préoccupe, d’un transistor de puissance de type Normally-ON, cela est
rédhibitoire, -VTH_Diode > VGTH, rendant le transistor passant.
127
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Une solution simple, dans le cas d’un transistor de puissance Normally OFF, est d’interrompre le chemin
du courant par l’insertion d’une diode tête bèche en série avec M1 (cf. Figure 3-53). Cette diode s’oppose au
passage d’un courant négatif dans le transistor M1 et le circuit de contrôle redevient opérationnel.
Cependant, dans le cas d'un transistor de puissance Normally-ON, la tension VG d’amorçage est négative.
Elle n’est pas suffisante durant la commutation pour rendre la diode D1 passante et permettre à M1 de fonctionner
dans sa zone de saturation. En effet, au moment du di/dt, VG est négatif (VG VGTH + VL).
3.3.2. Solution
a) Boucle de contrôle de di/dt à l’amorçage
b) Boucle de contrôle de di/dt au blocage
Figure 3-54 – Boucle de contrôle du di/dt pour alimentation de driver bipolaire (VDRV+ et VDRV-)
La solution proposée est présentée par la Figure 3-54 a. Elle consiste à s’assurer que le transistor M1 puisse
toujours fonctionner en régime saturé quelle que soit la valeur de tension présente sur la grille VG. Pour ce faire,
le transistor M1 est placé dans une maille polarisée par la tension fixe VDRV+. Ce transistor fournira ainsi, lors
d’une séquence de di/dt à l’amorçage, un courant IM1 proportionnel à la tension VL présente aux bornes de
l’inductance de source et image de la variation de courant à contrôler. Afin de pouvoir soustraire ce courant à
celui fourni par le driver IDRV pour obtenir le courant IG désiré, le courant drain de M1 est recopié successivement
par les deux miroirs de courant Q1-Q2 et Q3-Q4. On note que le courant drain de Q4, noté ICTRL, est l’image du
courant IM1 dans le rapport de transformation des miroirs de courant (ici gain en courant unitaire pour les deux
miroirs). On peut noter également que, comme dans le cas précédent et par mesure de précaution, une diode D1
est placée en série avec le transistor Q4. Elle est nécessaire afin de prévenir tout court-circuit de la grille du
transistor de puissance au cas où la tension grille VG serait entrainée au-dessous de VDRV- (défaillance ou
transitoire défavorable). Par rapport au schéma initial, cette structure implique de réaliser un point milieu sur
l'alimentation bipolaire du driver.
Le contrôle du di/dt au blocage du transistor de puissance représente le cas dual de celui précédemment
analysé. Il s’agit d’un di/dt négatif lié à la décharge de la capacité grille-source du transistor par un courant de
grille IG négatif. Le ralentissement de la commutation en courant consiste alors à ajouter des charges sur la grille,
autrement dit, de réduire la valeur du courant IG. Ainsi, le courant ICTRL doit maintenant être additif, et non
soustractif comme dans le cas précédent. De plus, la tension VL apparaissant aux bornes de l’inductance de
source sera maintenant négative. Afin de fournir un courant ICTRL qui lui sera proportionnel, on utilisera alors un
transistor de type PMOS. Ce dernier sera inséré dans une maille polarisée par la tension VDRV- afin de bénéficier
d’une polarisation insensible à la valeur de la tension de grille VG. La Figure 3-54 b présente la solution
symétrique. Elle est réalisée à partir d’un transistor M2 (MOSFET de contrôle de type P), de deux miroirs de
courant Q5-Q6 et Q7-Q8 et d’une diode D2. Ce transistor est activé par une tension VL négative, image d’un di/dt
de blocage. L’insertion du jeu de miroirs de courant, selon le même principe qu'à l'amorçage, nous permet
128
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
également de disposer de degrés de liberté supplémentaires pour régler la valeur de la transconductance totale
présente entre la tension VL, image du di/dt, et le courant ICRTL soustrait au courant du driver.
3.3.3. Robustesse de la boucle de contrôle du di/dt face aux commutations du transistor
homologue
On souhaite maintenant observer l’impact de la présence des boucles de limitation de di/dt dans une
configuration de bras d’onduleur. On regarde en particulier son influence sur le fonctionnement du transistor
passif de la cellule de commutation. Dans le cas du fonctionnement d'un bras d’onduleur en commande MLI, la
position du transistor actif (High-side ou Low-side) varie selon le sens du courant de charge. La Figure 3-55
rappelle les séquences de commutations observées en supposant que la commande 1 représente la commande du
composant actif. Quand le transistor actif impose un di/dt positif (de 0A vers ICH) cela impose un di/dt également
positif (de –ICH vers 0A) sur le transistor passif. De manière identique, quand le transistor actif impose un di/dt
négatif (de ICH vers 0A) cela impose un di/dt négatif (de 0A vers –ICH) sur le transistor passif. Dans tous les cas,
quand le transistor passif subit des fronts de courant, sa commande est à l’état bas.
Pour faciliter l’analyse de la réaction de la boucle de limitation du di/dt à une commutation produite par le
transistor opposé, on se replace dans le cas simple sans miroirs de courants. En effet, les miroirs de courant, du
circuit d’asservissement de di/dt, ne jouent qu’un rôle de recopie (avec ou sans gain). Ils permettent de rendre la
boucle toujours fonctionnelle dans le cas où le transistor de puissance serait de type Normally-ON. Cependant,
ils n’influencent pas directement le circuit sur son principe de fonctionnement.
Figure 3-55 - Chronogramme des signaux de commandes et des formes d'ondes simplifiées
Effet d’un di/dt > 0 sur la boucle de limitation du di/dt d’amorçage du transistor passif
Figure 3-56 - Boucle de limitation du di/dt d’amorçage, impact sur
le transistor passif
129
Figure 3-57 - Schéma équivalent à la
Figure 3-56
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Quand le transistor passif subit un di/dt positif alors que celui-ci est bloqué (conformément à la Figure
3-56, T1 est ouvert et T2 est fermé donc VDRV = VDRV-), une tension positive apparaît aux bornes de l’inductance LS
qui active le transistor M1 de contrôle (NMOS). Le fonctionnement peut être étudié sur le schéma de la Figure
3-57. La tension de sortie du driver VDRV est négative, la diode D1 est bloquée et déconnecte la structure de
limitation du di/dt d’amorçage. Dans ce cas, la tension VL présente aux bornes de LS a comme seul impact celui
de réduire la valeur de la tension VGS : on obtient VGS = VG - VL, avec VG VDRV-. Ainsi, plus VL augmente (di/dt
fort) plus l’action de blocage du transistor de puissance est amplifiée. Cet effet va dans le bon sens. En
conclusion, la boucle de limitation du di/dt d’amorçage n’induit aucun effet négatif sur le transistor passif. La
tension aux bornes de l’inductance LS renforce le blocage.
Effet d’un di/dt<0 sur la boucle de limitation du di/dt de blocage du transistor passif
Quand le transistor passif subit un di/dt négatif alors que celui-ci est bloqué (conformément à la Figure
3-58, T1 est ouvert et T2 est fermé donc VDRV = VDRV-) une tension négative apparaît aux bornes de l’inductance LS
qui active le transistor M2 de contrôle (PMOS). Le fonctionnement peut être étudié sur le schéma de la Figure
3-59. La tension de sortie du driver VDRV est négative, la diode D2 est passante et autorise le passage d’un courant
ICTRL proportionnel à la tension VL. La tension VGS passe ainsi d’une tension très négative VDRV- à une tension
encore négative mais plus proche de 0V. Le pire cas est donné par la conduction en zone ohmique de M2 (cas VL
très élevée). La valeur maximale de VG est donnée par l’expression (3-42) où ICTRL est donné par l’expression
(3-43). Cette phase de pré-polarisation de la grille est bénéfique en vue de l’amorçage à venir du transistor de
puissance (cf. chronogramme de la Figure 3-55).
Dans un cas classique, sans la boucle de limitation du di/dt de blocage, la valeur de la tension grille-source
(VGS = VG - VL, avec VL < 0V et VG VDRV-) ne serait pas limitée par la diode D2 est pourrait théoriquement
atteindre un niveau très élevé (cas d’un très fort di/dt) pouvant endommager le transistor de puissance (claquage
de l’oxyde de grille). Ainsi, la boucle de limitation du di/dt de blocage n’introduit aucun effet négatif sur le
transistor passif mais au contraire présente deux avantages :
1) Elle pré-polarise la grille en vue de la mise à ON du transistor sans pour autant amorcer le
composant.
2) Elle protège la grille avec une limitation de la tension VGS au-dessous de 0V.
=
(
=
|
+
+
|
.
_
2
)
Figure 3-58 - Boucle de limitation du di/dt de blocage, impact sur le
transistor passif
130
(3-42)
(3-43)
Figure 3-59 - Schéma équivalent à la
Figure 3-58
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
3.3.4. Evaluation de la boucle de contrôle
Comparaison calcul vs simulation
a) Amorçage
b) Blocage
Figure 3-60 – Boucle de contrôle du di/dt avec miroirs de courant : comparaison modèles analytique vs
simulation PSPICE
Pour conclure, on met en œuvre la boucle de contrôle de di/dt en simulation à l’aide du modèle
comportemental du transistor. Pour l’utilisation de la boucle de contrôle du di/dt les étapes à respecter sont :
1) Détermination du di/dtMAX, lié au composant de puissance, au design du circuit et à l’application,
2) Choix du di/dt de ciblé noté : di/dtCIBLE (
di/dtMAX) et déduction de VL = LS.di/dtCIBLE
3) Par l’équation (3-44), déterminée au chapitre 2, on détermine la valeur de ICTRL :
=
1
.
+
+
.
.
(3-44)
4) Par l’utilisation de l’abaque, ICTRL vs VL (Figure 57 – Chapitre 2, paramètre : W à L fixé), on détermine
la valeur de W/L à appliquer au transistor de contrôle M1.
A partir de cette démarche, on trace sur la Figure 3-60, l’évolution du di/dt en fonction du W des transistors
M1 et M2 de contrôle (avec L = 0,5µm) dans les deux cas : amorçage (a) et blocage (b). On compare les résultats
obtenus au moyen de la relation (3-44), établit établie au chapitre 2 (courbes bleues) et ceux fournis par la
simulation (courbes rouges). Les résultats permettent de conclure qu’un bon fonctionnement de la boucle de
régulation est obtenu. On peut faire deux remarques :
1) Sur le principe, plus W augmente, plus le di/dt est limité.
2) La prédétermination mathématique et le résultat de simulation sont très similaires. L’erreur maximale
est de 12% à l’amorçage et 10% au blocage. Ainsi, la valeur à laquelle on souhaite imposer le di/dt est
bien respectée.
Evaluation quantitative : courbe di/dt vs énergie de commutation
La Figure 3-61 présente une évaluation quantitative de la boucle de contrôle du di/dt. On compare l’action
de la boucle de di/dt face à une augmentation de la résistance de grille dans le but de réduire la commutation en
courant. A l’amorçage, pour un di/dt de 0,6A/ns, on réalise un gain de 57% sur les pertes par commutations. Au
blocage, pour un di/dt de 0,8A/ns, on réalise un gain de 60% sur les pertes par commutations. L’intérêt d’agir
spécifiquement sur la commutation en courant, sans modifier la commutation en tension, apparaît clairement ici
sur les pertes globales engendrées.
131
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Amorçage
b) Blocage
Figure 3-61 – Evaluation quantitative de la boucle de contrôle du di/dt : courbes di/dt vs énergie de
commutation
3.3.5. Conclusion sur la boucle de régulation du di/dt
En conclusion, la boucle de contrôle du di/dt représente un exemple de contrôle actif des commutations. Le
point fort de la solution présentée, est une régulation rapide des fronts de commutation en courant, bien découplé
d’un ralentissement de la commutation en tension (gain global sur les pertes par commutations).
Cependant, cette solution présente les inconvénients suivants :
Augmentation de la consommation du driver durant les phases de di/dt, dépendant du courant ICRTL
nécessaire pour limiter le di/dt. Cependant, aucune consommation en statique.
Nécessité d’être au plus près du transistor de puissance afin de limiter les inductances parasites et
permettre à la boucle d’être la plus rapide possible.
Dépendance à la variation de la tension de seuil des MOSFET avec la température. Entre -2mV/°C
et -4mV/°C selon le dopage [76]. La solution présentée étant idéalement conçu pour être intégré au
plus près du composant de puissance, il est important d’estimer la température à laquelle travaillera
le driver.
3.4. Bilan sur l’utilisation du modèle comportemental
Dans la partie 3.1, on a testé la robustesse du modèle comportemental d’un HEMT GaN. Le modèle
s’insère parfaitement dans un profil de simulation exigeant en termes de convergence (tel que l’onduleur en
commande MLI) et cela, à un faible coût calculatoire. On peut ainsi utiliser le modèle pour faire de la prédiction
des pertes d’amorçage ou de blocage dans des configurations qui ne sont pas possibles sur un banc de test
incluant les séquences de conduction inverse canal passant ou bloqué.
Ensuite, la partie 3.2 a permis de confronter les résultats de mesures de dv/dt aux deux modèles
précédemment établis ; le modèle analytique de dv/dt au chapitre 2 et le modèle comportemental d’un HEMT
GaN au chapitre 3. La comparaison s’est faite sur la base des courbes de compromis entre le dv/dt et la résistance
de grille. Elle a permis de conclure à une bonne fidélité des deux modèles.
Finalement, dans la partie 3.3, nous avons pu tester la boucle de contrôle actif du di/dt dans un contexte
d’interrupteur GaN Normally-ON. Ainsi, nous avons complété l’étude présentée dans le chapitre 2 afin de rendre
la boucle fonctionnelle sur les 4 cas de commutations d’une application onduleur (amorçage et blocage
commandés, amorçage et blocage spontanés).
4. Etude et mise en œuvre d’un dispositif disjoncteur dédiée aux
composants Normally ON
Le module GaN du CEA-LETI avec lequel nous avons travaillé durant la thèse est constitué de transistors
Normally-ON. Pour travailler dans des conditions de sécurité optimales durant nos essais, nous avons mis au
point un disjoncteur surveillant à la fois :
132
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
la présence des alimentations auxiliaires négatives des drivers,
et également le courant débité par l’alimentation DC sur le bus du bras d'onduleur.
4.1. Etude
4.1.1. Cahier des charges
Sur la Figure 3-62, on présente un schéma synoptique du cahier des charges du circuit disjoncteur. Celui-ci
est décomposé en 5 fonctions principales (notées FP). Il comprend deux fonctions de surveillance :
1) FP1, surveillance du courant d’alimentation et détection d’un dépassement par rapport à une
référence fixée (cas d’un début de court-circuit de bras).
2) FP2 et FP2’, surveillance des alimentations auxiliaires négatives des drivers High-Side et LowSide. Si une des tensions négatives des drivers commence à chuter, il faut déclencher le disjoncteur en
amont avant que le driver ne soit plus en mesure de maintenir bloqué le transistor.
Ces trois éléments de surveillances sont reliés par une fonction « ET » logique (détection par un niveau bas,
FP3). Dès qu’une défaillance apparaît, le disjoncteur se déclenche et déconnecte le bras (FP4) par un blocage
« lent » de manière à ne pas contraindre le disjoncteur en surtension. La Figure 3-63 illustre la mise en œuvre du
circuit disjoncteur sur le bras d’onduleur GaN. La carte disjoncteur est construite autour d'un semi-conducteur Si
Normally-OFF et alimentée par une alimentation auxiliaire en +15V/-5V, flottante vis-à-vis du BUS DC. Il faut
noter que la défaillance de cette alimentation auxiliaire (notée Alim. Aux. sur la Figure 3-63) provoquera le
blocage naturel du disjoncteur et donc un état de sécurité intrinsèque du bras de l'onduleur. La fonction de
surveillance des alimentations négatives des drivers est auto-alimentée à partir des alimentations des drivers.
Ainsi, la logique sécuritaire est telle qu’en l’absence de signal issu de ces blocs, le disjoncteur est déclenché. En
conclusion, un niveau logique « 0 » sur DETECT 1, DETECT 2 ou DETECT 2’ entraîne le passage à « 0 » du
signal logique DISJONCT qui déclenche le disjoncteur.
Figure 3-62 – Synoptique du cahier des charges du
circuit disjoncteur
Figure 3-63 – Illustration de la mise en œuvre du
circuit disjoncteur
4.1.2. Solutions
FP1 : Surveillance du courant issu de l’alimentation DC
La Fonction Principale 1, « surveillance du courant issu de l’alimentation DC », est décomposée en trois
Fonctions Secondaires (notées FS) :
FS11, mesure en permanence le courant issu de l’alimentation DC.
FS12, compare cette mesure avec une référence interne.
FS13 impose un niveau logique « 0 » sur la sortie DETECT 1 si la référence est dépassée.
La Figure 3-64 montre le schéma du circuit de surveillance du courant d’alimentation. La fonction
secondaire de « mesure » FS11, est réalisée par un shunt ohmique de 50m . FS12, « détection de seuil » est
133
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
réalisée par le circuit intégré INA200 (cf. datasheet [77]). Une fois que le seuil est dépassé, la tension V3 est
maintenu à un état haut, quelles que soient les variations sur l’entrée (effet mémoire). La patte 5 est une patte de
RESET, qui permet la remise à l’état bas de la tension V3. Dans notre circuit elle est accessible par un bouton
poussoir, BP1. Finalement, la fonction secondaire FS13, « niveau logique de sortie », est réalisée par un
transistor M1 (MOSFET BS170) en configuration drain ouvert. Il faut noter dans ce schéma que la partie
« mesure » est placé au potentiel haut de l’alimentation VDC. Celle-ci n’est pas bruitée par les dv/dt de
commutation du bras puisqu'un condensateur de découplage et filtrage est placé en aval du shunt. La tension de
mode commun appliquée aux deux entrées de la partie « mesure » et donc une tension naturellement filtrée.
La référence interne de l’INA200 est de 0,6V, le gain de l’amplificateur d’entrée est égale à 20. Ainsi,
conformément à la Figure 3-64, à partir d’un courant IIN > 600mA, on obtient une tension de sorite V3 = 5V.
Dans ce cas le transistor M1 est passant et le bit DETECT 1 est mis à « 0 ». Le disjoncteur est activé
(déconnexion de l’alimentation). Pour augmenter le courant maximum accepté, on introduit un pont diviseur
entre la sortie de l’amplificateur et l’entrée positive du comparateur (pin 2 et 3 de l’INA 200), composé des
résistances externes RX et RY. Ainsi, on détecte un dépassement si :
V2B > 0,6V
Soit, V2A > (1+RX/RY) x 0,6V
Donc, V1 > (1+RX/RY) x 30mV
Le courant d’entrée maximum (IIN_MAX) est donné par l’expression (3-45).
_
>
(1 +
20 ×
). 0,6
(3-45)
Figure 3-64 – Schéma de détection d’un dépassement de courant et circuit disjoncteur
FP2 : Surveillance de l’alimentation négative
La Fonction Principale 2 « surveillance de l’alimentation négative », est articulée autour de deux fonctions
secondaires :
FS21, « détection de seuil », est un comparateur à double seuil (trigger de Schmitt) réalisé à partir
du circuit intégré LM311.
FS22, « niveau logique de sortie », maintient un niveau logique « 1 » sur la sortie DETECT 2, via
le transistor PMOS M2, tant que la tension d’alimentation négative du driver VDRV- est suffisamment
négative ; c'est-à-dire supérieure en valeur absolue à une valeur de référence.
134
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Figure 3-65 – Schéma du circuit de surveillance de l’alimentation négative du driver
La Figure 3-65 montre le schéma du circuit de surveillance de l’alimentation négative d’un driver. Le
circuit LM311 est monté en trigger de Schmitt. Il va effectuer la comparaison d’une tension VIN, représentative
d’une fraction la tension totale d’alimentation du driver (expression (3-46)), avec la tension VREF. Ses seuils de
comparaisons sont donnés par les expressions (3-47) et (3-48). Dans notre cas, nous souhaitons programmer un
basculement de la sortie VOUT du circuit LM311, en fonction de la variation de la tension VDRV-. Ainsi, à partir de
l’équation (3-46) on exprime VDRV- en fonction de VIN et on injecte cette expression dans le calcul des deux seuils
(3-47) et (3-48). On détermine ainsi les deux valeurs ((3-49) et (3-50)) de VDRV- qui font basculer la sortie VOUT.
Les valeurs numériques sont données dans le cas VDRV+ = 0V, VDRV- = -6,5V, VDZ1 = 3,5V donc VREF = -3V, R1 =
11k , R2 = 10k , R4 = 10k et R7 = 470k .
(pas assez de tension d’alimentation), alors VOUT
Si VVDRV- devient supérieur à VDRV-_SEUIL
bascule à la tension VDRV+ et M2 est devient bloqué. Cet état se traduira par un niveau « 0 » sur la
sortie DETECT 2.
Si VVDRV- devient plus négatif que VDRV-_SEUIL (suffisamment de tension d’alimentation), alors
VOUT bascule à la tension VDRV- et M2 devient passant.
FP2 est appliquée à l’alimentation négative de chacun des drivers.
.
=
_
=
_
=
_
_
+
+
+
=
=
+
+
+
+
+
.
.
+
+
.
(3-46)
(
+
)=
3,07
(3-47)
(
+
)=
2,94
(3-48)
_
.
= 5,61
(3-49)
.
=
(3-50)
5,86
FP3 : Logique sécuritaire
La fonction principale 3 est réalisée à partir d’un « ET » logique à diodes (cf. Figure 3-66). C'est-à-dire que
si l’une des entrées est à « 0 », alors la sortie DISJONCT passe à « 0 ». L’isolation avec les circuits de
surveillances des alimentations négatives est assurée par des optocoupleurs TLP715.
135
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
FP4 : Disjoncteur
La fonction principale 4, « disjoncteur » est assurée par le transistor M3, un MOSFET IXFN60N60 (cf.
datasheet [78]). Quand DISJONCT est à l’état bas (détection de défaut), alors le circuit driver IXDN414
commande l’ouverture du transistor M3 en plaçant sa tension grille-source au potentiel -5V. Il déconnecte ainsi le
bras d’onduleur de l’alimentation DC avec un blocage lent qui est imposé par une résistance de grille RG de forte
valeur. Le MOSFET M3 est de calibre 70V / 340A. Il a l’avantage d’être très faiblement ohmique à l’état
passant (RON = 4m ) et possède une tenue en tension suffisante pour notre application (VDCMAX = 50V).
Evidemment, dans le pire cas d'une absence totale d'alimentation sur les drivers des HEMT GaN ou sur
l'alimentation du driver du disjoncteur, ce dernier se bloque naturellement puisque celui-ci est Normally-OFF.
Figure 3-66 – FP3 : Schéma du circuit de logique
sécuritaire
Figure 3-67 – FP4 : Schéma de détection d’un
dépassement de courant et circuit disjoncteur
4.2. Mise en œuvre
Figure 3-69 – Banc de mesure du « dépassement de
courant »
Figure 3-68 – Photo de la carte de contrôle
disjoncteur. Vue de dessus (TOP) et vue de dessous
(BOTTOM)
La carte disjoncteur est réalisée sur un PCB classique en résine, routée en double couche (cf. Figure 3-68).
Sur la face du dessus (TOP) on retrouve les circuits de surveillances des alimentations et le circuit logique à
diodes. Sur la face de dessous (BOTTOM) on retrouve les circuits de détection de dépassement du courant et le
driver du disjoncteur. Pour les essais, le disjoncteur est émulé par une capacité représentative de la grille du
MOSFET disjoncteur IXFN60N60 ( 15nF).
136
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
La Figure 3-69 est une photo qui illustre une mesure de dépassement de courant. L’alimentation DC basse
tension dispose de trois voies en sorties. Avec deux voies, on alimente en +15V / -5V les fonctions FP1, FP3 et
FP4 (cf. Figure 3-63). FP2, « surveillances des alimentations négatives » est alimentée par la troisième voie en
0V / -6,5V. La seconde alimentation DC est utilisée en générateur de courant et forme une boucle simple avec le
shunt 50m . La tension aux bornes du shunt est mesurée par une sonde différentielle. La section suivante
(4.2.1), présente les résultats de mesures de détection d’un dépassement de courant. La section finale (4.2.2),
présente, elle, un résultat de détection de perte de l’alimentation négative du driver.
4.2.1. Détection d’un dépassement de courant
La Figure 3-70, rappelle le schéma de la Fonction Principale 1, complété par FP3 et FP4. En sortie, FP4 est
chargé par une capacité CEQUIVALENT, émulant la grille du MOSFET disjoncteur. La Figure 3-71 montre un
oscillogramme de mesure d’un dépassement de courant. Le temps de réponse de l’INA200 est de 1,3µs
(datasheet). Un basculement en sortie de l’INA200 entraîne la commande à l’amorçage de M1 (cf. VGS_M1). La
mise à ON de M1 entraîne le basculement du niveau logique DISJONCT (cf. VDISJONCT). DISJONCT commande
le driver qui ordonne le basculement de la tension de commande du disjoncteur. Cette tension est ici notée VOUT.
Elle devient inférieure à VGTH (3V en pratique), 363ns après le basculement de la sortie de l’INA200. On nomme
le temps total de réaction tREACT. Ainsi, tREACT = 1,3µs + 0,36µs 1,9µs. Ce temps est suffisamment court pour
protéger sans problème les puces HEMT GaN du bras d’onduleur dans une situation de conduction prolongée de
l'une d'entre-elles.
Figure 3-70 - Observation de la détection d’un
dépassement de courant
Figure 3-71 - Observation de la détection d’un
dépassement de courant
Energie critique
L’énergie critique d’un composant, notée EC, est l’énergie accumulée thermiquement de manière
adiabatique entrainant la destruction de ce dernier par dépassement de la température d'ionisation. On peut
l’estimer à partir des expressions (3-51) ou (3-52). CTH, la capacité thermique des puces GaN, a été estimée dans
le paragraphe 2.2.1 (cf. p95, CTH = 63,7.10-3 J/K), ainsi, en considérant la température initiale TjINIT à 25°C et une
température critique TjCRITIQUE à 100°C, on déduit EC 5,25J.
A partir de l’expression (3-51) cette fois, avec VBUS = 50V, ILIMIT = 4A, on peut estimer tc, le temps critique
de pire cas à partir duquel on atteint l’énergie critique en négligeant tout phénomène de décharge sur la tension
de bus : tCRITIQUE = 26,3 ms. Ainsi, tCRITIQUE >> tREACT, le circuit est correctement protégé.
=
=
.
.
(3-51)
.
(3-52)
4.2.2. Détections de la perte d’une alimentation négative
Mesures statiques
La Figure 3-72, rappelle le schéma de la Fonction Principale 2, complétée par FP3 et FP4. En sortie, FP4
est chargé par une capacité CEQUIVALENT, émulant la grille du MOSFET disjoncteur. Dans un premier temps, on
137
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
réalise une caractérisation statique du circuit de détection de la perte d’une alimentation négative. On se place
dans le cas VDRV+ = 0V et VDRV- = -6,5V. Progressivement, on diminue en valeur absolue la tension VDRV-, jusqu’à
ce que la tension qu’elle devienne supérieure au VDRV-_SEUIL (expression (3-49)) entraînant le basculement de la
sortie du LM311. Ensuite, on réalise l’opération inverse pour observer le deuxième seuil de basculement VDRV_SEUIL (expression (3-50)). On obtient ainsi la Figure 3-73 montrant le comportement de la sortie du trigger en
fonction du niveau de la tension VDRV- (valable dans le cas VDRV+ = 0V, VDZ1 = 3,5V donc VREF = -3V, R1 = 11k ,
R2 = 10k , R4 = 10k et R7 = 470k ).
Figure 3-73 – Détection de la pertes d’une
alimentation négative : réponse statique (VDRV+=0V)
Figure 3-72 – Schéma de FP2
Mesures dynamiques
Pour réaliser les essais dynamiques, on éteint l’alimentation VDRV- et on observe le comportement du
disjoncteur. La tension VDRV- est non observable car cette tension décroit lentement due aux décharges des
capacités de l’alimentation de labo. Au passage de VDRV- par -5,68V, la sortie du trigger de Schmitt commute
(signal VOUT_LM311) entrainant un ordre de disjonction. La tension de sortie du driver VOUT bascule suivant le
circuit RG x CEQUIVALENT (cf. Figure 3-74). On mesure le temps de réaction du circuit entre le début du
basculement de VOUT_LM311 et le début du basculement de VOUT. tREACT = 500ns. Ainsi, on note à nouveau que
tREACT << tCRITIQUE.
Figure 3-74 - Observation de la détection d’une perte de l’alimentation négative : estimation du temps de
réponse
4.3. Conclusion sur le dispositif disjoncteur dédié aux composants Normally-ON
Cette partie a permis de présenter l’étude et la réalisation d’un système de protection dédiée aux bras
d’onduleurs à transistors Normally-ON. Le système mis en place permet de détecter :
138
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
d’une part la perte d’une alimentation de driver négative, soit l’incapacité du driver à maintenir le
transistor de puissance bloqué,
et d’autre part, un dépassement de courant d’alimentation par rapport à une valeur limite fixée par
l’utilisateur (cas d’un court-circuit de bras d’onduleur par exemple).
Finalement, une fois qu’un défaut est détecté, on ouvre avec une faible vitesse de blocage le circuit
d’alimentation grâce à un transistor MOSFET disjoncteur. Le temps de réaction entre la détection du défaut et
l’ouverture du disjoncteur doit être très inférieur au temps critique. Ce temps critique est lié à un échauffement
des puces trop important pouvant entrainer leur destruction.
5. Conclusion du chapitre
Dans ce chapitre un modèle comportemental simple mais représentatif des régimes statiques direct/inverse
et dynamique de transistor à haute mobilité d’électron en nitrure de gallium est présenté. Ce modèle est dédié à
la simulation des convertisseurs de puissance, circuit onduleur en particulier. Il est utilisé pour l’étude et/ou le
contrôle des commutations (di/dt et dv/dt). La bonne compréhension du fonctionnement des transistors HEMT
GaN permet d’obtenir à moindre « coût » un modèle robuste et fidèle dans son domaine d’application. En effet
ce modèle ne met en jeu que très peu d'éléments de circuit : deux sources de courants contrôlées en tension, des
diodes, des résistances et trois capacités dont deux montrent une dépendance non-linéaire à la tension qui leur est
appliquée. Il ne nécessite l’extraction que de très peu de paramètres. En conclusion, le modèle statique,
s’appuyant sur l’aspect symétrique des HEMT GaN, complété par une procédure de modélisation des capacités
non-linéaires, permet d’obtenir un modèle comportemental concis et efficace dans tous les régimes de
fonctionnent de l'onduleur : conduction directe, inverse canal bloqué et inverse canal passant.
A partir de ce modèle, nous avons présenté trois exemples d’utilisation. Le premier permettant l’estimation
des pertes par commutation d’amorçage et de blocage d’une structure bras d’onduleur à HEMT GaN. Le second,
toujours dans le cas bras d’onduleur, mettant l’accent sur le travail d’optimisation de la résistance de grille en
fonction du compromis dv/dt vs Energie de commutations. Ce travail permettant de faire le lien également avec
le modèle analytique présenté lors du chapitre 2. Le troisième exemple reprend et complète, dans le cas d’un
composant Normally-ON, la boucle de contrôle du di/dt, finalisant ainsi l’étude de ce dispositif de contrôle actif
des commutations du courant.
Finalement, un dispositif de surveillance et de protection dédiée aux transistors Normally-ON est présenté
et mis en œuvre dans une version implémentant des composants discrets.
139
CONCLSUION GENERALE
Conclusion générale
Bilan
Dans un début de XXIe siècle marqué par les enjeux écologiques et énergétiques, les véhicules électriques
hybrides et tout électrique apparaissent comme une opportunité pour l’évolution de notre société. Comme nous
l’avons vu, l’architecture VE est constituée de différents convertisseurs statiques ; le sujet de thèse porte lui sur
l’onduleur de traction (gamme 400V, de 60kW à 70kW pour les véhicules de type Zoé et Fluence). Dans le
domaine de l’automobile, à l’instar de beaucoup d'autres domaines d’application, la compacité et le rendement
énergétique sont des critères incontournables pour obtenir des convertisseurs compatibles avec les cahiers des
charges. En marge de ce contexte, le monde de l’électronique de puissance connaît une réelle révolution depuis
quelques années avec l’entrée sur le marché de composants en carbure de silicium et en nitrure de gallium. Ces
nouveaux composants, communément appelés « grand gap » en raison de la largeur énergétique de leur bande
interdite (respectivement 3,2eV et 3,4eV pour le SiC et le GaN contre 1,1eV pour le Si), apparaissent avec des
caractéristiques potentielles supérieures aux composants IGBT et MOSFET. Si le critère économique est
satisfait, de tels composants permettraient une augmentation du rendement et la possibilité d'un refroidissement
en convection moins complexe et moins coûteux qu'un refroidissement à eau. C’est pour cette raison que le
Technocentre Renault de Guyancourt et le Laboratoire Laplace de Toulouse ont initié ce travail de thèse sur la
problématique commune que représente l’utilisation des composants à grand gap pour la réalisation d’onduleur
de traction haute performance – moyenne tension.
L’établissement de l’état l’art, d’une part des composants à grand gap et d’autre part des solutions de
commande rapprochée associée, a été le point de départ, mais aussi le fil rouge du travail de thèse. Ce travail
bibliographique a été synthétisé et a fait l’objet du 1er chapitre. Il a permis de conclure que les transistors à grand
gap présentent de nombreuses opportunités (commutations rapides, faibles pertes à l’état passant, possible
fonctionnement à température > 200°C …). Cependant, ils nécessitent la mise en place de stratégies de
commande rapprochées spécifiques, voire intégrées, afin de tirer profit de tout leur potentiel.
Ainsi, afin d’intégrer au mieux les composants GaN et SiC dans l’environnement « onduleur de tension »,
une connaissance fine des mécanismes qui régissent la commutation est requise. Le chapitre 2 débute ainsi par
une partie théorique détaillant le fonctionnement des séquences d’amorçage et de blocage des transistors de
puissance dans une configuration « cellule hacheur » classique. Cette première partie se conclut par la
proposition d’un jeu de modèles analytiques simples et linéarisés permettant de représenter l'évolution du
comportement des dv/dt d’amorçage et de blocage dans toutes les phases de fonctionnement d'un onduleur,
incluant le cas « blocage à courant de canal nul ».
Dans le chapitre 2, nous avons également présenté une campagne de caractérisation d’un MOSFET SiC
1200V dans une configuration bras d’onduleur, commandé suivant la méthode de la double impulsion. Cette
étude a permis d’acquérir un savoir-faire en matière de caractérisation des commutations pouvant être qualifiée
d'extrême jusqu'au point 600V/50A @20ns/40ns. A partir du modèle analytique de dv/dt, nous avons pu établir
des stratégies de commandes passives se matérialisant par la variation de la résistance de grille, ou par
l’introduction d’une capacité externe entre grille et drain. Nous avons évalué ces deux méthodes par
l’intermédiaire de courbes de compromis entre la vitesse de commutation et les pertes. Les résultats permettent,
suivant le compromis dv/dt vs ECOM, d’une part d’identifier une résistance de grille optimum (variation du dv/dt
en 1/ECOM), et d’autre part, ont montré qu’un gain supplémentaire pouvait être obtenu par l’ajout d’une capacité
externe CGD. C'est-à-dire, à même dv/dt : moins de pertes (gain sur le volume du dissipateur thermique), ou à
même quantité de pertes : un dv/dt de plus faible valeur (gain sur la taille des éléments passifs constituant le
filtre EMI).
La même démarche a également été mise en œuvre et présentée dans le chapitre 3 pour caractériser un
module bras d’onduleur HEMT GaN Normally-ON du CEA LETI de Grenoble. Pour travailler dans des
conditions optimales de sécurité, nous avons mis au point un circuit disjoncteur dédié au composant de puissance
Normally-ON. Ce dispositif est chargé d’une part de surveiller en permanence la présence des alimentations
141
CONCLSUION GENERALE
auxiliaires négatives des drivers High-Side et Low-Side, permettant la commande à OFF de ces interrupteurs, et
d’autre part de détecter l’apparition d’un fort courant issus de l’alimentions DC, traduisant la mise en courtcircuit de la cellule de commutation. En cas de détection de l’un ou de l’autre des défauts (pertes d’une des
alimentations négatives ou court-circuit de bras), un transistor disjoncteur connecté à la partie positive du BUS
DC est commandé au blocage et vient déconnecter la cellule de commutation de l’alimentation DC.
Les campagnes de caractérisations statique et dynamique sur le module GaN, ont permis d’extraire les
paramètres nécessaires à l’établissement d’un modèle comportemental de simulation d’un transistor HEMT GaN
dédiée à la simulation de circuits tel que l’onduleur de tension. Le point fort du modèle proposé est de pouvoir
représenter le fonctionnement des transistors HEMT GaN dans tous les modes de fonctionnement représentatif
des séquences de conduction / commutation d'un bras d'onduleur (zone de saturation directe pour la
commutation, zone ohmique directe ou inverse pour la conduction et zone active de conduction inverse durant la
phase de temps mort) à partir d’éléments de circuit simples (diodes, résistances et source de courants contrôlées
en tension).
Divers exemples d’utilisation de ce modèle comportemental ont été présentés. Tout d’abord, l’utilisation
pour la prédétermination des pertes par commutations d’un onduleur de tension en commande MLI. Ensuite,
nous avons comparé les résultats de simulations du modèle comportemental, ainsi que les résultats de
prédéterminations issus du modèle analytique de dv/dt établies au chapitre 2, avec les résultats de mesures
obtenus dans le chapitre 3. Cette comparaison tripartite a pris la forme de courbes représentant l’évolution du
dv/dt en fonction de l’évolution du courant de charge suivant une variation de la résistance de grille. Elle a
permis de conforter à nouveau la validité des modèles proposés.
Finalement, à partir du modèle comportemental, nous avons pu compléter l’étude d’une solution active de
contrôle rapide du di/dt. Cette étude avait été introduite dans le chapitre 2 à partir d’un modèle de simulation
PSpice™ du transistor CMF20120D issus des bibliothèques de CREE. Cette boucle de contrôle rapide du di/dt se
traduit, dans sa version simplifiée, par l’insertion d’un transistor de contrôle entre la grille et la source du
transistor de puissance. Son rôle est de ralentir la commutation en courant : en détournant une partie des charges
amenées par le driver sur la grille du transistor de puissance à l’amorçage, ou en apportant des charges durant le
blocage. Le transistor de contrôle est commandé à l’amorçage par l’apparition d’une tension aux bornes de
l’inductance de source durant le di/dt. Ainsi, le transistor doit être de type NMOS à l’amorçage (tension positive
aux bornes de l’inductance de source) et de type PMOS au blocage (tension négative aux bornes de l’inductance
de source). Une analyse fréquentielle de la solution simplifiée sur le cas « amorçage commandé » a tout d’abord
été présentée dans le chapitre 2. Ensuite, grâce au modèle comportemental de simulation, nous avons pu
développer ce dispositif pour le rendre opérationnel dans tous les cas possibles de commutations en mode
onduleur (amorçages et blocages, commandés ou spontanés). Enfin, le dispositif tiens également compte du cas
particulier des transistors de puissance Normally-ON. Tout cela a été possible en complétant la solution
simplifiée par l’ajout d’un jeu de miroirs de courant à NMOS et à PMOS.
Perspectives
Le travail de thèse se présente comme une analyse préliminaire approfondie et indispensable à la
conception d’un circuit driver dédié aux composants à grand gap et particulièrement aux HEMT GaN. Ainsi, les
perspectives listées ci-après regroupent différentes pistes d’études en vue de la conception de la commande
rapprochée des composants de puissance à grand gap.
Tout d’abord, la boucle de contrôle de di/dt doit faire l’objet d’un démonstrateur réalisé à partir de
composants discrets afin de valider, en pratique, sa fonctionnalité sans rechercher un niveau de performance
élevé dans un premier temps. Ensuite, elle pourra faire l’objet d’une dernière étude visant à intégrer cette
solution dans un ASIC rapide placé à proximité de la puce.
Une des autres suites possibles à ce travail concerne la gestion active des dv/dt selon une approche
« duale » de celle présentée pour la gestion active des di/dt. En s’inspirant du dispositif présenté dans le
chapitre 1 intitulé « Bootstrap auto-alimenté », on peut utiliser la séquence de dv/dt pour commander un contrôle
actif de la commutation en tension.
142
CONCLSUION GENERALE
Enfin, une architecture de driver trois niveaux permettant d’optimiser les pertes des composants GaN
durant leur fonctionnement dans le quadrant III (conduction inverse durant le temps mort) doit faire l’objet
d’études complémentaires. L’étude d’une solution basée sur une architecture en pont en H auto-alimentée a été
abordée, mais le travail n’a pas été suffisamment développé durant la thèse pour être présenté. Elle doit faire
l’objet d’une validation en simulation en utilisant par exemple le modèle comportemental du HEMT établi au
chapitre 3.
143
REFERENCES BIBLIOGRAPHIQUES
Références bibliographiques
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
[16]
[17]
[18]
[19]
[20]
[21]
[22]
[23]
[24]
[25]
[26]
« www.ademe.fr ». Agence de l’Environnement et de la Maîtrise de l’Energie.
« La voiture électrique, pas si propre », Le Figaro, 10-déc-2013. http://www.lefigaro.fr/automobile/
« Régions pétrolifères en Europe », Wikipédia. 05-mars-2015.
« L’Europe veut plus de voitures «propres» », Le Figaro, 24-janv-2013.
http://www.lefigaro.fr/conjoncture/
« Commission Européenne - « Il faut avoir une vision ambitieuse pour le futur », entretien avec Laure
Chapuis ». http://avem.fr/
« Voiture électrique : le projet de bornes de recharge de Bolloré agréé », lesechos.fr, 06-févr-2015.
http://www.lesechos.fr/industrie-services/
« Le marché du véhicule électrique double la mise en février ! », Avere-France, 03-mars-2015.
http://www.avere-france.org/
« Le marché des véhicules électriques prêt à rebondir ? », lesechos.fr, 06-févr-2015.
http://www.lesechos.fr/idees-debats/
« Vehicle to Grid : de la batterie vers le réseau électrique », Automobile Propre, 07-juin-2012.
http://www.automobile-propre.com/
www.audeladeslignes.com, « A l’horizon 2025, plusieurs millions de véhicules électriques branchés sur le
réseau », 04-févr-2011. .
www.audeladeslignes.com, « Voitures électriques : gérer intelligemment la recharge des batteries, par
Schneider Electric ». .
E. Persson et D. Raffo, « Appliance Motor Drive Performance Improvements Using 600V GaN Cascode
FETs », in Renewable Energy and Energy Management; Proceedings of PCIM Europe 2014;
International Exhibition and Conference for Power Electronics, Intelligent Motion, 2014, p. 1 8.
N. Kaminski, « State of the art and the future of wide band-gap devices », in 13th European Conference
on Power Electronics and Applications, 2009. EPE ’09, 2009, p. 1 9.
P. Friedrichs, « SiC power devices for industrial applications », in Power Electronics Conference (IPEC),
2010 International, 2010, p. 3241 3248.
M. A. Briere, « GaN Based Power Conversion : A New Era in Power Electronics - Google Scholar ».
PCIM Europe, mai-2009.
J. Roberts, « Lateral GaN Transistors - A Replacement for IGBT devices in Automotive Applications », in
Proceedings of PCIM Europe 2014, 2014, p. 1 8.
M. Su, C. Chen, et S. Rajan, « Prospects for the application of GaN power devices in hybrid electric
vehicle drive systems », Semicond. Sci. Technol., vol. 28, no 7, p. 074012, juill. 2013.
S. Lefebvre et F. Miserey, Composants à semi-conducteur pour l’électronique de puissance. Tec & Doc
Lavoisier, 2004.
A. Guerra, « Inverter/Modules Aid Energy, Appliance, PV and Motor Sectors | Discrete Power Semis
content from Power Electronics », powerelectronics.com, 01-avr-2011.
J.-J. Aubert, M. Charles, R. Escoffier, E. Morvan, et A. Torres, « GaN on silicon: A way to low cost
power devices ». International Conference and Exhibition, Automotive Power Electronics (APE), avr2013.
M. Kanamura, T. Kikkawa, T. Iwai, K. Imanishi, T. Kubo, et K. Joshin, « An over 100 W n-GaN/nAlGaN/GaN MIS-HEMT power amplifier for wireless base station applications », in Electron Devices
Meeting, 2005. IEDM Technical Digest. IEEE International, 2005, p. 572 575.
S. Vasconcelos Araujo, « On the Perspectives of Wide-Band Gap Power Devices in Electronic-Based
Power Conversion for Renewable Systems », Kassel Université, 2013.
N. Videau, « Convertisseurs continu-continu non isolés à haut rapport de conversion pour Piles à
Combustible et Electrolyseurs - Apport des composants GaN », Thèse de l'Université de Toulouse,
Toulouse, 2014.
M. Yanping, « EPC GaN Transistor Application Readiness: Phase One Testing », 2011.
A. Lidow, R. Beach, A. Nakata, J. Cao, G. Zhao, et R. Strittmatter, « Ion Implanted and Self Aligned Gate
Structure for Gan Transistors », WO/2012/106352, 10-août-2012.
« Efficient Power Conversion Corporation eGaN FETs ». http://epc-co.com/epc/Products/eGaNFETs.aspx
144
REFERENCES BIBLIOGRAPHIQUES
[27] J. Brandelero, B. Cougo, T. Meynard, N. Videau, O. Goualard, X. Bonnin, et H. Schneider, « Evaluation
des pertes par commutation pour la conception des convertisseurs et applications des composants grand
gap », in Symposium de Génie Électrique 2014, Cachan, France, 2014.
[28] « GaN Power Devices | Power Devices | Products | Semiconductors | Panasonic Global ».
http://www.semicon.panasonic.co.jp/
[29] A. Tuysuz, R. Bosshard, et J. W. Kolar, « Performance comparison of a GaN GIT and a Si IGBT for highspeed drive applications », in Power Electronics Conference (IPEC-Hiroshima 2014 - ECCE-ASIA), 2014
International, 2014, p. 1904 1911.
[30] A. Hensel, C. Wilhelm, et D. Kranzer, « Application of a new 600 V GaN transistor in power electronics
for PV systems », in Power Electronics and Motion Control Conference (EPE/PEMC), 2012 15th
International, 2012, p. DS3d.4 1 DS3d.4 5.
[31] Y. Uemoto, T. Morita, A. Ikoshi, H. Umeda, H. Matsuo, J. Shimizu, M. Hikita, M. Yanagihara, T. Ueda,
T. Tanaka, et D. Ueda, « GaN monolithic inverter IC using normally-off gate injection transistors with
planar isolation on Si substrate », in Electron Devices Meeting (IEDM), 2009 IEEE International, 2009, p.
1 4.
[32] T. Ide, M. Shimizu, X.-Q. Shen, T. Morita, T. Ueda, et T. Tanaka, « Equivalent Circuit Model for a GaN
Gate Injection Transistor Bidirectional Switch », IEEE Trans. Electron Devices, vol. 59, no 10, p. 2643
2649, oct. 2012.
[33] X. Huang, Z. Liu, Q. Li, et F. C. Lee, « Evaluation and application of 600V GaN HEMT in cascode
structure », in 2013 Twenty-Eighth Annual IEEE Applied Power Electronics Conference and Exposition
(APEC), 2013, p. 1279 1286.
[34] D. C. Sheridan, D. Y. Lee, A. Ritenour, V. Bondarenko, J. Yang, et C. Coleman, « Ultra-Low Loss 600V 1200V GaN Power Transistors for High Efficiency Applications », in Renewable Energy and Energy
Management; Proceedings of PCIM Europe 2014; International Exhibition and Conference for Power
Electronics, Intelligent Motion, 2014, p. 1 7.
[35] « CoolSiCTM 1200V SiC JFET & Direct Drive Technology - Infineon Technologies ».
http://www.infineon.com/cms/en/product/power/sicarbide-sic/
[36] V. W. L. Chin, T. L. Tansley, et T. Osotchan, « Electron mobilities in gallium, indium, and aluminum
nitrides », J. Appl. Phys., vol. 75, no 11, p. 7365 7372, juin 1994.
[37] F. E. R. P. Zheng, « Measurement and Parameterization of Carrier Mobility Sum in Silicon as a Function
of Doping, Temperature and Injection Level », Photovolt. IEEE J. Of, vol. 4, no 2, p. 560 565, 2014.
[38] X. Ren, D. Reusch, S. Ji, Z. Zhang, M. Mu, et F. C. Lee, « Three-level driving method for GaN power
transistor in synchronous buck converter », in 2012 IEEE Energy Conversion Congress and Exposition
(ECCE), 2012, p. 2949 2953.
[39] E. Persson, « The benefits of using 600V GaN cascode fets ». www.newelectronics.co.uk, 10-déc-2013.
[40] T. Hirose, M. Imai, K. Joshin, K. Watanabe, T. Ogino, Y. Miyazaki, K. Shono, T. Hosoda, et Y. Asai,
« Dynamic performances of GaN-HEMT on Si in cascode configuration », in 2014 Twenty-Ninth Annual
IEEE Applied Power Electronics Conference and Exposition (APEC), 2014, p. 174 181.
[41] N. Kaminski et O. Hilt, « SiC and GaN Devices - Competition or Coexistence? », in 2012 7th
International Conference on Integrated Power Electronics Systems (CIPS), 2012, p. 1 11.
[42] J. Wurfl, O. Hilt (Ferdinand - Braun - Institut), « Power electronic devices based on GaN: advantages and
perspectives », présenté à Automotive Power Electronics, Paris, 2013.
[43] A. Roger, « Out of the frying pan, into the fire? No problem for silicon carbide ICs | Power Electronics
Systems content from Power Electronics », powerelectronics.com, 01-sept-2011.
[44] T. Billard, T. Lebey, et F. Fresnet, « Partial discharge in electric motor fed by a PWM inverter: off-line
and on-line detection », IEEE Trans. Dielectr. Electr. Insul., vol. 21, no 3, p. 1235 1242, juin 2014.
[45] B. Cougo, H. Schneider, et T. Meynard, « Accurate switching energy estimation of wide bandgap devices
used in converters for aircraft applications », in 2013 15th European Conference on Power Electronics
and Applications (EPE), 2013, p. 1 10.
[46] « Application Note, Developing IGBT applications using an TD350 advanced IGBT driver ». ST
Microelectronics, oct-2006.
[47] D. Risaletto, D. Bergogne, F. Dubois, H. Morel, C. Ruby, S. Dhokkar, R. Meuret, P. Bevilacqua, et A.
Zaoui, « Système d’autoprotection de JFET en SiC pour les convertisseurs de puissance », in Électronique
de Puissance du Futur, 13ème édition (EPF 2010), Saint-Nazaire, France, 2010.
145
REFERENCES BIBLIOGRAPHIQUES
[48] D. Risaletto, D. Bergogne, F. Dubois, H. Morel, B. Allard, et R. Meuret, « A 200°C Safety System at
Power-Up of Normally On SiC JFETs Inverters », IEEE Trans. Power Electron., vol. 29, no 5, p. 2338
2344, mai 2014.
[49] D. Peftitsis, J. Rabkowski, et H.-P. Nee, « Self-Powered Gate Driver for Normally ON Silicon Carbide
Junction Field-Effect Transistors Without External Power Supply », IEEE Trans. Power Electron., vol. 28,
no 3, p. 1488 1501, mars 2013.
[50] W. Zhang, X. Huang, F. C. Lee, et Q. Li, « Gate drive design considerations for high voltage cascode GaN
HEMT », in 2014 Twenty-Ninth Annual IEEE Applied Power Electronics Conference and Exposition
(APEC), 2014, p. 1484 1489.
[51] S. Lefebvre et B. Multon, « MOSFET et IGBT : circuit de commande ». Technique de l’Ingénieur, sept2003.
[52] S. Park et T. M. Jahns, « A self-boost charge pump topology for a gate drive high-side power supply »,
IEEE Trans. Power Electron., vol. 20, no 2, p. 300 307, 2005.
[53] M. Cousineau, R. Diez, H. Piquet, et O. Durrieu, « Synthesized High-Frequency Thyristor for Dielectric
Barrier Discharge Excimer Lamps », IEEE Trans. Ind. Electron., vol. 59, no 4, p. 1920 1928, 2012.
[54] F. Forest, H. Foch, et T. Meynard, Onduleurs de tension. Ed. Techniques Ingénieur.
[55] « 2SC0108T ». http://igbt-driver.com/products/scale-2-driver-cores/2sc0108t.
[56] O. Hellmund, H. Rettinger, et M. Wendt, « A New Gate Driver IC Family that Fits All », Power
Electronics Europe, p. 30 32, mai-2014.
[57] M. Correvon, « Electronique de puissance, Chapitre 7, LES SEMICONDUCTEURS DE PUISSANCE
DEUXIÈME PARTIE : LE MOSFET ». Polycopié de cours, Haute Ecole d’Ingénierie et de Gestion du
Canton du Vaud - Haute Ecole Spécialisée de Suisse Occidentale, 04-août-2011.
[58] T. V. Nguyen, « Circuit générique de commandes rapprochées pour l’électronique de puissance »,
Université de Grenoble, 2012.
[59] P. Leturcq, « Semi-conducteurs de puissance unipolaires et mixtes (partie 2) », Techniques de l’Ingénieur.
[60] M. Correvon, « Electronique de puissance, Chapitre 8, LES SEMICONDUCTEURS DE PUISSANCE
TROISIÈME PARTIE : L’IGBT ». Polycopié de cours, Haute Ecole d’Ingénierie et de Gestion du Canton
du Vaud - Haute Ecole Spécialisée de Suisse Occidentale.
[61] A. Zhang, L. Zhang, Z. Tang, X. Cheng, Y. Wang, K. J. Chen, et M. Chan, « Analytical Modeling of
Capacitances for GaN HEMTs, Including Parasitic Components », IEEE Trans. Electron Devices, vol. 61,
no 3, p. 755 761, mars 2014.
[62] Z. Chen, « Characterization and Modeling of High-Switching-Speed Behavior of SiC Active Devices »,
thesis, Virginia Tech, 2009.
[63] T. Rossignol, F. Senghor, D. Risaletto, J.-M. Blaquière, F. Richardeau, M. Cousineau, et G. Aulagnier,
« Switching Optimization of WBG Power Devices on Inverter Leg ». PCIM Europe, mai-2013.
[64] « GPS Source ». http://www.gpssource.com/faqs/9.
[65] F. Senghor, « Mise en œuvre, caractérisation et modélisation de cellues de commutation onduleur à
composant grand gap », Rapport de stage M2, Université de Toulouse, 2012.
[66] F. Forest, J.-J. Huselstein, S. Faucher, M. Elghazouani, P. Ladoux, T. A. Meynard, F. Richardeau, et C.
Turpin, « Use of opposition method in the test of high-power electronic converters », IEEE Trans. Ind.
Electron., vol. 53, no 2, p. 530 541, avr. 2006.
[67] F. Richardeau, « Introduction à l’Analyse de la commutation dans les convertisseurs ». Polycopié de
cours, INP-ENSEEIHT, Département GEA, oct-2011.
[68] « Modélisation comportementale », Wikipédia.
[69] T.-H. Yu et K. F. Brennan, « Theoretical study of a GaN-AlGaN high electron mobility transistor
including a nonlinear polarization model », IEEE Trans. Electron Devices, vol. 50, no 2, p. 315 323, févr.
2003.
[70] P. Martin et L. Lucci, « A compact model of AlGaN/GaN HEMTs power transistors based on a surfacepotential approach », in Mixed Design of Integrated Circuits and Systems (MIXDES), 2013 Proceedings of
the 20th International Conference, 2013, p. 92 95.
[71] K. Shah et K. Shenai, « Simple and Accurate Circuit Simulation Model for Gallium Nitride Power
Transistors », IEEE Trans. Electron Devices, vol. 59, no 10, p. 2735 2741, oct. 2012.
[72] Z. Chen, D. Boroyevich, R. Burgos, et F. Wang, « Characterization and modeling of 1.2 kv, 20 A SiC
MOSFETs », in Energy Conversion Congress and Exposition, ECCE, 2009, p. 1480 1487.
146
REFERENCES BIBLIOGRAPHIQUES
[73] A. El Khadiry, Architectures de cellules de commutation monolithiques intégrables sur semi-conducteurs
bi-puce et mono-puce pour convertisseurs de puissance compacts. Thèse de l'Université de Toulouse,
France, 2014.
[74] S. L. Colino et R. A. Beach, « Fundamentals of Gallium Nitride Power Transistors ». Efficient Power
Conversion, 2011.
[75] R. Khanna, W. Stanchina, et G. Reed, « Effects of parasitic capacitances on gallium nitride heterostructure
power transistors », in 2012 IEEE Energy Conversion Congress and Exposition (ECCE), 2012, p. 1489
1495.
[76] R. Wang, J. Dunkley, et T. A. DeMassa, « Threshold voltage variations with temperature in MOS
transistors », IEEE Trans. Electron Devices, vol. 18, no 6, p. 386 388, juin 1971.
[77] « http://www.ti.com/product/ina200 ». http://www.ti.com/product/ina200.
[78] « http://ixdev.ixys.com/ ». http://ixdev.ixys.com/.
147
RESUME
Résumé
Dans un contexte économique et politique qui promeut l’usage des véhicules électriques, depuis 2011 le
groupe Renault propose une gamme de véhicules tout électrique. Les modèles les plus puissants utilisent un
onduleur dédié à la traction électrique d’une puissance de l’ordre de 60kW à 70kW (bus DC 400V). Ce
convertisseur statique doit évidemment, comme tout système de puissance embarqué, être caractérisé par un haut
rendement énergétique, une grande robustesse et un haut niveau de fiabilité dans toutes les phases de
fonctionnement du véhicule.
Parallèlement, le domaine de l’électronique de puissance connaît aujourd’hui une révolution avec la mise
sur le marché d’interrupteurs de puissance à « grand gap » tel que le Carbure de Silicium (SiC, gamme : 600V,
1200V et 1700V) et plus récemment le Nitrure de Gallium (GaN, jusqu’à 600V). Ces composants sont
caractérisés par des commutations en tension (dv/dt) et en courant (di/dt) extrêmement rapides mais également
une tenue en température nettement supérieure à 175°C. Ces caractéristiques offrent la perspective de pouvoir
réaliser des convertisseurs à meilleur rendement, permettant d’obtenir un gain significatif sur l’autonomie du
véhicule électrique, mais également des convertisseurs plus compacts, facilitant ainsi leur intégration au sein du
véhicule. Cependant, ces commutations « extrêmes » sont source de perturbations et d'auto-perturbation très
sévères surtout en configuration onduleur.
Ainsi, basés sur un partenariat entre le laboratoire LAPLACE de Toulouse et le Technocentre de
RENAULT à Guyancourt, les travaux de thèse ont adressé trois problématiques majeures.
Premièrement, l’analyse détaillée des phénomènes de commutation d'une cellule onduleur. Ces travaux ont
permis l’établissement de modèles analytiques simples. Ces modèles, à partir des grandeurs physiques
principales et linéarisées des composants ainsi que des paramètres fonctionnels du driver, permettent une
prédétermination directe des dv/dt et di/dt sur toute la plage de fonctionnement de l'onduleur.
La deuxième problématique concerne la caractérisation de ces nouveaux composants. Deux campagnes de
mesure ont été menées à bien. D’abord sur un MOSFET SiC 1200V de chez CREE, ensuite sur un module
HEMT GaN de première génération issu de la filière prototype du CEA-LETI de Grenoble. Les résultats ont
permis l’élaboration d’un modèle comportemental statique et dynamique, sous forme d'éléments de circuits de
type PSPICE, dédié à l’utilisation des transistors HEMT GaN dans un onduleur de tension. L'intérêt de ce
modèle réside dans sa capacité à reproduire le fonctionnement en conduction inverse dans les deux cas de
polarisation de grille (VGS > VGTH et VGS < VGTH) tel que rencontré systématiquement dans un bras d'onduleur.
Finalement, la troisième problématique concerne la commande rapprochée de ces composants. Sur la base des
travaux de modélisation analytique des commutations, le travail réalisé comprend la proposition et le test de
stratégies d’optimisation et de contrôle, actif ou passif de celles-ci. Deux approches de réglage passif ont ainsi pu
être comparées en termes de compromis dv/dt – Energies de commutation, l'une globale et classique par la
résistance de grille du driver ; l'autre plus sélective par l'intégration d'un condensateur entre grille et drain des
composants. Cette seconde méthode pouvant entrainer une énergie de commutation, à dv/dt donné, jusqu’à 18%
plus faibles. Une dernière approche, active cette fois, a été étudiée et testée en simulation. Sur le principe, le
circuit proposé consiste en une limitation du di/dt, sans influencer sur le dv/dt. La boucle de contrôle utilise la
tension qui apparaît aux bornes de l’inductance de source durant la commutation du courant pour activer un
transistor auxiliaire qui amène ou détourne des charges sur la grille du transistor de puissance, afin de réaliser in
fine un contrôle « temps réel » du di/dt.
Mots clés
Composants à grand gap / GaN / SiC / Onduleurs de tension / Modèle comportemental de transistor GaN /
Circuit Driver
148
ABSTRACT
Abstract
Contribution to the characterization and study of the gate drive circuit of medium voltage wide-band gap devices
for a voltage inverter.
In an economic and political climate that promotes the use of electric vehicles, since 2011 Renault offers a
range of EVs. The powerful models are based on an electrical architecture of 60 kW to 70 kW traction inverters
and a 400V DC BUS. The static converters used, as in every embedded power system, must have high energetic
yield, high robustness and high reliability during every operating phase of the vehicle.
At the same time, the power electronics field is currently undergoing a technical revolution. New wideband gap power devices, such as Silicon Carbide (SiC, in the range of 600V, 1200V and 1700V) and Gallium
Nitride (up to 600V), are available on the market. Those components are characterized by both voltage (dv/dt)
and current (di/dt) high speed switching, and also by operating temperatures above than 175°C. These
characteristics not only offer the prospect of achieving better performance converters, obtaining a significant
gain on the autonomy of electric vehicles, but also more compact converters, facilitating their integration into the
vehicle. However, these extreme switching are sources of issues, especially in the inverter topologies.
Thus, based on a partnership between the LAPLACE Laboratory in Toulouse and RENAULT
Technocentre in Guyancourt, three main problematic areas were addressed by this PhD research.
First of all, there was a detailed analysis of the switching phenomena in an inverter switching cell. This
work enabled the establishment of simple analytical models. These models allow, from the principal physical
and linearized quantities of the components and from the functional parameters of the driver, direct
predetermination of dv/dt and di/dt across the inverter operating range.
The second topic deals with the characterization of these new power devices. A 1200V Cree SiC MOSFET
and a first generation GaN HEMT power module from the prototype chain of CEA-LETI in Grenoble have been
characterized in static and dynamic operation in both reverse and direct conduction mode. The results allowed
the development of a static and dynamic behavioral model, using PSPICE type circuit elements, dedicated to the
use of GaN HEMT transistors in a voltage inverter. The advantage of this model is its ability to emulate the
reverse conduction in both gate bias cases (VGS>VGTH and VGS<VGTH) as per the operating conditions of an
inverter leg.
The third topic related to the gate drive operation of these components was based on the analytical
modeling of the switching process. The work includes the proposal and test optimization of active or passive
gate drive strategies. Two passive adjustment approaches could thus be compared in terms of dv/dt - Switching
Energies trade-off, one overall and classic by the gate driver resistance ; another more selective by including a
capacitor between the gate and drain of the components. This second method, for a specified dv/dt, may cause a
switching energy loss saving of up to 18%. A final active method has been studied and tested via simulation. In
principle, the proposed circuit consists of a limitation of di/dt, without influencing the dv/dt. The control loop
uses the voltage that appears across the source inductance during switching of the current to activate an auxiliary
transistor which brings or takes electric charges to and from the power transistor gate in order to ultimately
obtain a di/dt real-time control.
Key words
Wide-band gap devices / GaN / SiC / Voltage inverter / Behavioral model/ gate drive circuit
149