Les bus
publicité
Les bus I\ Introduction: Un bus est a la foi – un jeu de fils permettant le dialogue entre l’ensemble des composants (Processeur, mémoire, …). - des circuits de contrôles implémentant des protocoles de communication régissant les échanges. - des connecteurs permettant d’intégrer des cartes d’extension. Il existe 3 types de bus – le bus système ou processeur : C’est le bus central autour du quel est construit l’ordinateur. C’est lui qui va véhiculer les informations entre le processeur et les différents composant de la carte mère. - bus entre/sortie (Bus d’extension) : Ce sont des interface en général standardisé permettent de connecter des cartes d’extensions. C’est la gestion du processeur au périphérique externe voir interne (PCI) - Le bus local processeur ou bus mémoire. Il assure la circulation des donnes entre le processeur et la RAM. II\ Schéma de principe du bus du PC : Processeur BUS local Processeur Controleur BUS standard Mémoire Mémoire cache BUS d’extension Controleur Video Controleur de Mémoire Controleur Disque Carte Réseau III\ Les bus système : Le bus système est divise en 3 sous ensembles – bus commande - bus de donnée - bus d’adresse 1) Bus de commande : Il indique si le processeur est occupe. Il gère aussi les demandes d’interruptions, transmet les commandes de lecture et d’écriture vers les autres composants interne ou externe (Périphérique). Ce bus est étroitement lie avec le processeur ; il en est directement connecte. 2) Bus de donnée : 1 Il conserve la communication des données. C’est grâce à ce bus que le processeur lit la mémoire (avec les coordonnes spécifient sur le bus d’adresse) et communique le résultat du traitement vers la mémoire ou vers un contrôleur de périphérique. La taille (en bits) du bus de donnée détermine le nombre d’octet que le processeur peut manipuler en une seul opération élémentaire ainsi que le format des entres/sorties. Bus de données 80286 80486 Pentium P III P IV Nombre de bits 16 32 64 128 128 (256) 3) Bus d’adresse : C’est un bus unidirectionnel qui va du processeur vers la mémoire. Ce bus est utilise par le processeur pour indiquer l’adresse de la cellule mémoire a laquelle il veut accéder. Microproc 80286 80486 Pentium P III P IV 4) Bus d’extension : Nombre de bits 20 32 32 32 64 Sur un pc le bus système assure également les flots de bus Entrée/Sortie. Le type de bus sera une extension des sorties du processeur avec des interruptions et des signaux de commande supplémentaires. Ex : USB Ils fonctionnent de manière synchrone en utilisant la même horloge. Particularités : - bus de données sur 8 bits - bus d’adresse sur 20 bits - horloge sur 2 bits - contrôle processeur sur 8 bits (écriture et lecture en mémoire + périphérique d’Entrée/Sortie Le bus ISA : Il est en extension 16 bits, la compatibilité ce fait aux instructions et aux adresses. La fréquence de base pour un bus ISA est de 8 MHz. Il est compose de 62 broches et a très vite évolue vers le EISA qui a 150 broches. Le bus MCA (Micro Chanel Architecture): C’était un bus exclusivement réservé au 386. Il a donc disparu. Bus Constructeur ISA IBM Date Processeur associe Donnes (bits) Adresse (bits) Mémoire adressable Fréquence (MHz) Débit en Mo/s Interruption Broche 1984 80286 8/16 24 Mo 8 MHz 8 15 36/62 EISA IBM, Phoenix, Compaq, etc. …. 1988 80386 8/16/32 32 4G 8 MHz 33 15/30 62/130 MCA IBM 1987 80386 16/32 24/32 4G 10MHz 20 15/30 5) Bus local : Un bus local offre la possibilité de faire fonctionner un périphérique à la vitesse d’horloge du processeur. 2 Processeur Bus local E/S Hp t Hb t Inst Proc Décalage (Ms) Inst des bus t Cette liaison ce fait à l’aide d’un circuit mémoire processeur et cela sans passer pas le bus d’extension. C’est un concept de chez macintosh. Le bus local est destine au processeur puissant. t Le PCI est devenu le standard aujourd’hui. En réalité, le PCI n’est pas vraiment un bus local car il n’est pas directement relié au processeur. Le constructeur est Intel. Il y a eu 3 évolution du PCI : PCI 1.0, PCI 2.0, PCI 2.1 et aujourd’hui on est a PCI 2.3 qui a le meme fonctionnement. Pour le 1.0 le débit max théorique est de 132 Mo/s puis très vite a 264Mo/s avec le 2.0. Avec le 2.3 on arrive à 312 Mo/s. La fréquence de base a commence a 33MHz pour la 1.0 et 2.0 puis a la 2.1 a 66MHz. De base on était a 32bits puis pour arrive a 64 Bits pour les 2.0 et 2.1. Les 1 er PCI etait compatible avec l’ISA. Au niveau du plug and play, le contrôleur PCI ne la était que 2.0. BUS Constructeur Débit max Fréquence max Adressages DATA Processeurs Plug and play PCI 1.0 Intel 132 Mo/s 33 MHz 32 bits 486 Non PCI 2.0 Intel 264 Mo/s 33MHz 64 bits Pentium MMX Oui PCI 2.1 (2.3) Intel 264 Mo/s (312 Mo/s) 66MHz 64 BITS Pentium II, III, IV oui 3 Mémoire Processeur BUS Local Processeu r BUS Local PCI Contrôleur PCI BUS D’extention ISA/EISA Contrôleur VIDEO Contrôleur DISQUE Contrôleur BUS STANDARD Carte série IV \ Les interfaces : L’interface va jouer le rôle d’adaptation fonctionnel (Envoi en octets, en bloques, …) et matériel (Alimentation, mise en forme des signaux, …). Les interfaces les plus connues sont des contrôleurs d’E/S qui au sein de la carte mère vont gérer les composants internes et externes. Au niveau du contrôleur vidéo on perle de AGP (Accelerator Graphique Port). Mémoire Processeur BUS Local Processeu r BUS Local AGP Contrôleur AGP BUS D’extention ISA/EISA Contrôleur VIDEO Contrôleur DISQUE Contrôleur BUS STANDARD Carte série Le débit pour l’AGP est de 1Go et la fréquence est de base à 133MHz. 4 Le connecteur au niveau du port parallèle s’appel « Centronics » est directement lie à l’interface parallèle directement lie au processeur. Sur cette interface, il va y avoir des transmissions consternantes l’adresse et la donne directe avec le processeur. A0 Adresse A7 Data Interface Parallèle Périphérique Données envoyées Processeur de sortie D0 Data D7 Ecriture BUFFER Données reçues Ex: Imprimante L’interface série pour une liaison série se nome l’UART. (universal asynchronous receveur transmetteur). A la différence de l’interface parallèle, l’UART va prendre en compte caractère par caractère. La transmission est bidirectionnelle. 1 char Registre reception Data Registre décalage reception Peripherique Processeur d’E/S 1 char Registre d’attente transmission Registre decalage transmission Ex: MODEM Il va y avoir 4 pôles pour interpréter la donnée. Le proc envoi une instruction par rapport au périphérique sollicité à l’UART ou l’info sera transmit mi bits par bits. Lien avec le proc : Polling : Le proc interroge en permanence l’interface et passera la majeure partie de son temps à interroger si les périphériques a besoin de ces services (MMX). 5 Apres cette méthode a était mis en place la méthode exclusive : Elle consiste a prévenir le proc d’un besoin et le proc arrêtera (en ns pas longtemps) son travail pour accueillir la nouvelle tache. Certaines interruptions sont prioritaires par rapport à d’autre. Il y a plusieurs interruptions. L’interruption matérielle et système. Les interruptions ne sont généralement traites pas le bios. Programable interupt controleur : Il va gérer les numéros d’interruptions pour les transmettre au processeur. Ex : L’interruption IRQ7 : problème imprimante ; IRQ11 : PCI ; IRQ3 et 4 : COM 1 et 2. Pour le mécanisme d’inter il va y avoir une base de donnée appelé Table de vecteur d’interruption. Celle-ci peut être dans la RAM. 6
