Systèmes Électroniques Embarqués - ENSEIRB

extrait_catalogue
Systèmes Électroniques Embarqués
Semester 5 MODULE
UV
SEE5-B
EA100
EN110
25/05/2017 - 20:47:21
TITLE
Électronique numérique et analogique (mise
à niveau)
PARTICIPANTS
Electronique Analogique (mise à niveau)
Électronique Numérique (Mise à niveau)
F. RIVET (resp)
D. DALLET (resp)
D. DALLET (resp)
ECTS
7.00
3.00
4.00
page 0
page 0
1
extrait_catalogue
EA100 : Electronique Analogique (mise à niveau)
Shared by UV(s) :
SEE5-B
Électronique numérique et analogique (mise à niveau)
page 0
ECTS credits :
3.00
Number of hours :
Combined lecture and tutorial classes :
40.00
Teacher(s) :
RIVET François
Title :
Electronique Analogique (mise à niveau)
Abstract :
Cours de mise à niveau d'électronique analogique
Plan :
- Rappels
+ Introduction
+ Circuits électriques
+ Dipôles passifs non linéaires (Diode)
1 - Modèles simples et schémas équivalents statiques associés aux zones de fonctionnement.
2 - Modèles en petits signaux
- Le transistor bipolaire
+ Présentation
+ Caractéristiques statiques
1 - Zones de fonctionnement
2 - Modèles simples (gain en courant, tension d’Early..) et schémas équivalents statiques associés aux
zones de fonctionnement.
+ Utilisation en petits signaux (ampli classe A)
1 - Critères de polarisation
2 - Schémas équivalents en petits signaux
+Montages amplificateurs fondamentaux en régime de petits signaux
1 - Modèles d’un montage amplificateur en régime de petits signaux
2 - Montages fondamentaux à un transistor en régime de petits signaux
+ Modélisation des six montages fondamentaux à un transistor
+ Principaux résultats associés aux montages fondamentaux
- Montages fondamentaux
+ Miroirs de courant
1 - Modèle idéal
2 - Miroir de courant élémentaire
3 - Autres miroirs : Wilson, cascode, Wilson compensé
+ Paire différentielle
1 - Modèle idéal
2 - Schémas avec NPN
3 - Attaques en modes différentiel pur, commun pur et quelconque
4 - Taux de réjection du mode commun
- Le transistor MOS
+ Présentation
+ Caractéristiques statiques
1 - Zones de fonctionnement
2 - Modèles simples et schémas équivalents statiques associés aux zones de fonctionnement.
25/05/2017 - 20:47:21
2
extrait_catalogue
3 - Schémas équivalents en petits signaux
+ Utilisation en électronique numérique
1 - Fonctionnement « inverseur »
2 - Application à l’algèbre de Boole
3 - Porte ET, OU, NAND, NOR etc …
Evaluation :
Contrôle continu 30%
TP 20%
Examen final 50%
Keyword(s) :
diode, transistor bipolaire, transistor MOS, miroir de courant, paire différentielle
25/05/2017 - 20:47:21
3
extrait_catalogue
EN110 : Électronique Numérique (Mise à niveau)
Shared by UV(s) :
SEE5-B
Électronique numérique et analogique (mise à niveau)
page 0
ECTS credits :
4.00
Number of hours :
Combined lecture and tutorial classes :
48.00
Teacher(s) :
DALLET Dominique
Title :
Électronique Numérique (Mise à niveau)
Abstract :
L'objectif de ce module est de mettre à niveau l'ensemble de la promotion sur les notions de base de
l'électronique numérique : Numération, Algèbre de Boole, Logique combinatoire et logique séquentielle. Une
introduction au langage VHDL est donnée pour servir de support aux différents TP et projets.
Plan :
- Numération
+ Représentation binaire naturel et ses opérations arithmétiques associées
+ Représentation binaire signé et ses opérations arithmétiques associées
+ Représentation flottant IEEE 754 et ses opérations arithmétiques associées
- Algèbre de Boole
+ Fonctions logiques élémentaires
+ Simplification des fonctions logiques
1 - Méthodes algébriques
2 - Méthodes graphiques (Tableau de Karnaugh)
+ Opérateurs logiques élémentaires (ET, OU, NON, NAND, NOR, ...)
- Logique combinatoire
+ Définition
+ Synthèse d'un système combinatoire
1 - Codeurs/Décodeurs
2 - Multiplexeurs/Démultiplexeurs
3 - Comparateur
4 - Additionneur
+ Unité Arithmétique Logique
- Eléments de base en logique séquentielle
+ Logique séquentiel : définition
+ La bascule D Latch
+ La bascule D flip-flop
+ Les registres
- Les compteurs
+ Les compteurs asynchrones
+ Les compteurs synchrones
+ Les circuits synchrones
- Les fonctions séquentielles complexes
+ Les mémoires
+ Les machines à états finis
+ Mise en oeuvre des machines à états finis
25/05/2017 - 20:47:21
4
extrait_catalogue
- Introduction au langage VHDL
Evaluation :
Examen (60%) + Projet (40%)
25/05/2017 - 20:47:21
5