transistors -sera dans

Chapitre 3
Etages amplificateurs
3.1. Introduction
3.1. Introduction
Xi(t)
X o t   AX i t   
(pour amplificateurs linéares)
A
Xo(t)
Po  Pi
3.1.1. Paramétres
3.1.1. Paramétres:
vI
Zi 
iI
vO
Zo 
iO
vO
Av 
vI
iO
Ai 
iI
vO
Az 
iI
iO
AY 
vI
PO
Ap 
PI
3.1.2. Amplificateurs idéales
3.1.2. Amplificateurs idéales
Amplificateur de tension
avvi
vi
RL
vo
ii
Amplificateur transimpédance
az i i
RL
io
ii
a i ii
RL
io
vi
vO  av v I
i I  0; Pi  0
Ri  ; Ro  0
ayvi
RL
vo
vO  a z i I
v I  0; Pi  0
Ri  0; Ro  0
Amplificateur de courant
iO  ai i I
v I  0; Pi  0
Ri  0; Ro  
Amplificateur transadmitance
iO  a y v I
i I  0; Pi  0
Ri  ; Ro  
3.2. Le couplage des amplificateurs
3.2. Le couplage des amplificateurs
V1
AV1
V2
AV2
V3
AV3
V4
AV 
 AV 1 AV 2 AV 3
V1
AV dB   AV 1 dB   AV 2 dB   AV 3 dB 
V4
3.3. Etages amplificateurs avec un transistor
3.3.1. Montage émetteur commun
3.3.1. Montage émetteur commun
VCC
RB1
RC
CL
CB
RL
Ro  RL // RC // ro
Rs
RB
vi
vo
AV   gm  RC // RL 
Ri  r // RB 1 // RB 2
RE
CE
3.3.2. Montage collecteur commun
3.3.2. Montage collecteur commun
VCC
  1 RE // RL 
AV 
r    1 RE // RL 
Ri  RB 1 // RB 2 // r    1 RE // RL 
RB1
CB
Ro  RE // RL // 1 / gm
CL
Rs
RB2
vi
RE
RL
vo
3.3.3. Montage base commune
3.3.3. Montage base commune
Ai 
RL
iO
vO
iI=II+ii
vI /RI
iO
1
iI
vo
 g m RL
vi
1
Ri 
gm
Av 

 RI
Ro  RL // ro  1 
r  RI




3.3.4. Montage émetteur dégéneré
3.3.4. Montage émetteur dégéneré
Av 
RL
Rs
vI=VI+vi
Q
vO
Av  
v O v O iC i B

vI
iC i B v I
 RL
Rs  r  (   1) RE
RE
Ri  Rs  r  (   1) RE
Ro  RL
3.3.5. Montage source commune
3.3.5. Montage source commune
Av 
RL
Rs
vI=VI+vi
vO
vO  gm vGS ( RL // rds )

vI
vGS
Av   gm  RL // rds 
Ri  
Ro  RL // rds
3.3.6. Montage drain commun
3.3.6. Montage drain commun
Av 
vO
gm vGS RS

v I vGS  gm vGS RS
Rs
Av 
vI=VI+vi
RS
vO
g m RS
1
1  g m RS
Ri  
Ro 
1
// RS
gm
3.3.7. Montage grille commune
3.3.7. Montage grille commune
RL
iO
Av 
vO
vO  gm vGS RL

 vGS
vI
Av  gm RL
iI=II+ii
vI /RI
Ri 
1
gm
Ro  RL // rds 1  gm RI 
3.3.8. Montage source dégéneré
3.3.8. Montage source dégéneré
Av 
RL
 gm vGS RL
vO

v I vGS  gm vGS RS
Rs
vO
vI=VI+vi
RS
Av  
g m RL
1  g m RS
Ri  
Ro  RL
3.4. Etages amplificateurs à deux transistors
3.4.1. Montage cascode
3.4.1. Montage cascode
i
vI
i’
Q1
AV 
Q2
i
vO
R
vO vO i i '
1

  R
  gm 1 R
vI
i i' v I
r 1
3.5. Etage amplificateur différentiel bipolaire
3.5. Etage amplificateur différentiel bipolaire
• sous-ensemble de base de la plupart des circuits intégrés analogiques
• les deux transistors doivent avoir des caractéristiques aussi identiques que
possible
• la résistance commune de l’émetteur REE peut être remplacée par une source de
courant, qui présente une résistance de sortie trés élevée
La sortie peut être prise:
• soit de façon symétrique:
RC 1  RC 2
• soit de façon asymétrique:
vO  vO 1  vO 2  A(v I 1  v I 2 )
vO  vO 1 ou vO 2   A(v I 1  v I 2 )
VCC
RC1
VCC
RC2
RC1
RC2
vO1 vO2
vI1
iC1
vO1 vO2
iC2
Q1
Q2
vI2
REE
vI1
iC2
iC1
Q1
Q2
RO
-VEE
(a)
(b)
L’étage différentiel a des propriétés bien adaptées à l’intégration:
• fonctionnement en continu
• exigences d’appairement des transistors
• nécéssité d’une même température sur les transistors
vI2
IO
-VEE
3.5.1. Analyse du grand signal
3.5.1. Analyse du grand signal
v BE 2 
 v BE 1


I O  I S  e Vth  e Vth 




v BE 1 
v BE 2  v BE 1 

Vth 
Vth
I O  I S e
1 e





IO  i E 1  i E 2
i i
IO  C 1 C 2

Mais comme:
iC 1  I S e
v BE 1
Vth
v BE 2  v BE 1  v I 2  v I 1
Il est possible d’exprimer les courants collecteurs:
iC 1 
I O
1 e
iC 2 
vI 2 vI 1
Vth
I O
1 e
v I 1 v I 2
Vth

I O 
v  vI 2 
 1  th I 1

2 
2Vth 
I O 
vI1  vI 2 
 1  th


2 
2Vth 
iC1 et iC2 peut être exprimer en série Taylor:
iC 1 ( x )
1
1 x x3

  
 ...

x
IO
2 4 48
1 e
iC 2 ( x )
1
1 x x3

  
 ...
x
IO
2 4 48
1 e
v  vI 2
x  I1
Vth
 1
Donc, la tangente à la caractéristique iC1(x)/IO a l’équation suivante:
y
Si:
1 x

2 4
y  0  x  2  v I 1  v I 2  2Vth  50 mV
Remarques:
• pour vI1 = vI2 (ou x = 0), iC1 = iC2 = IO/2
• pour un fonctionnement quasi-linéaire, l’excursion de la tension d’entrée doit
être inférieure à 2Vth (ou x =2), soit environ 50mV
(iC1, iC2)/IO
=1
1
iC1
1/2
iC2
-4
-3 -2
-1
0
1
2
3
x = (vI1-vI2)/Vth
4
Caractéristiques statiques (iC1, iC2)/IO = f [(vI1-vI2)/Vth]
pour l’étage différentiel
La tension symétrique de sortie est:
vO  vO 1  vO 2
 x x3


 iC 2  iC 1 RC   
 ...  I O RC
 2 24



vO1-vO2
IORC
x = (vI1-vI2)/Vth
-4
-3 -2
-1 0
1
2
3
4
-IORC
Caractéristique statique vO1-vO2 = f [(vI1-vI2)/Vth] pour l’étage différentiel
On peut augmenter la plage de tension d’entrée en amplification
linéaire par adjonction de résistances en série dans l’émetteur
(dégéneration d’émetteur)
vO1-vO2
(vI1-vI2)/Vth
-4
-3 -2
-1 0
1
2
3
4
3.5.2. Analyse du petit signal
3.5.2. Analyse du petit signal
On distingue - le mode différentiel (vid, vod)
- le mode commun (vic, voc)
v  vi 2
v id  i 1
2
v  vo2
v od  o1
2
v  vi 2
v ic  i 1
2
v  vo2
v oc  o1
2
tension d’entrée différentielle
tension de sortie différentielle
tension d’entrée en mode commun
tension de sortie en mode commun
 v i 1  v ic  v id
;
v o1  v oc  v od
v i 2  v ic  v id
;
v o 2  v oc  v od
avec les gains en tension:
vod
Add 
v id v  0
ic
v
Acc  oc
v ic v  0
id
gain différentiel
gain en mode commun
d’où:
vo1  vod  voc  Add vid  Acc vic
vo 2  voc  vod   Add vid  Acc vic
La Taux de Réjection du Mode Commun doit être aussi élevé que
possible:
TRMC 
Add
Acc
Détermination des gains du petit signal: méthode du demi-circuit
Mode différentiel ( vid  0, vic = 0  vi1 = vid , vi2 = - vid )
A été introduit une résistance de charge supplémentaire (Rl).
VCC
RC
RC
Rl
IC+ic
IC-ic
vod -vod
vid
Q1
-vid
Q2
vid
RC//Rl/2
REE
2IC
-VEE
(a)
(b)
vod
Gain différentiel en tension:
Add 
vod
R 

  gm  RC // l 
v id
2 

- sortie symétrique:
A
2vod
 Add
2v id
A
vod
A
 dd
2v id
2
- sortie asymétrique:
Résistance différentiel d’entrée:
Rid  2 r
Mode commun ( vic  0, vid = 0  vi1 = vic , vi2 = - vic )
VCC
RC
VCC
RC
Rl
RC
voc voc
vic
Q1
RC
Rl
voc voc
vic
Q2
vic
Q1
REE
vic
Q2
2REE
2REE
-VEE
-VEE
(a)
(b)
ic
iic=ib
vic
RC
2REE
(c)
voc
Gain de mode commun en tension:
 0 RC
v
R
 C
Acc  oc  
v ic
r  (  0  1)2 REE
2 REE
Résistance d’entrée en mode commun:
v
Ric  ic  r  (  0  1)2 REE
i ic
Rl
Par conséquent:
// RC
I EE REE 2
TRMC 
Vth
RC
Pour augmenter de TRMC, il faut donc augmenter la chute de tension dans REE, en
remplacent REE par une source de courant. Alors:
Acc  
RC
2 RO
où RO est la résistance
de sortie de Q3.
VCC
RC
RC
Q1
Q2
RO
Q3
-VEE
Détermination de gamme de tension d'entrée de mode commun
VCC
RC
vIC
RC
Q1
Q2
IO
Q3
-VEE
I
max
v IC
 VCC  RC O  VCE 1 sat  VBE 1
2
min
v IC
 V EE  VCE 3 sat  VBE 1
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode différentiel
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode différentiel
SIM 3.1: VO (V2)
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode différentiel
SIM 3.2: iC1, iC2 (V2)
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode différentiel
SIM 3.3: VO (V2), I2 - paramètre
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode différentiel
SIM 3.4: iC1, iC2 (V2), I2 - paramètre
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode commun
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode commun
SIM 3.5: VC1 (V2)
SIMULATIONS pour l’amplificateur différentiel bipolaire
Analyse du grand signal en mode commun
SIM 3.6: VC1 (V2), VA5 - paramètre
3.5.3. La tension de décalage d’entrée
3.5.3. La tension de décalage d’entrée
Si les deux transistors de l’étage différentiel ne sont pas identiques, il est necessaire
d’appliquer un tension d’entrée (nomée tension de décalage d’entrée vIO) pour
obtenir une tension de sortie de valeur nulle.
i
v IO  v BE 1  v BE 2  Vth ln  C 1
 iC 2
Comme:
IS2 

I S1 
iC 1 RC 1  iC 2 RC 2
il résulte:
R I 
v IO  Vth ln  C 2 S 2 
 RC 1 I S 1 
Définissant de nouveux paramètres pour décrire la disparité dans les composants
comme suit:
x1  x 2
x
2
x  x1  x 2
x1  x 
x
2
x
x2  x 
2
il résulte:
v IO
RC
I S



R
I
 C
S
2
2
 Vth ln 
 R  RC I  I S
S
 C
2
2
Pour:
RC
I S 




1
1



2IS 
2 RC
  Vth ln 
RC
I S 




1
1


2 I S 
2 RC

RC  RC et I S  I S
x  RC / 2 RC ou x  I S / 2 I S
on peut écrire:
1 x
 1  x 1  x   1  2 x
1 x
Donc:
v IO

R
 Vth ln  1  C
RC


 RC I S 
I S  
 1 
   Vth 


I S 
IS 

 RC
Cas habituel:
RC
RC
 0.01;
I S
IS
 0.05  v IO  1.5 mV
3.5.4. Amplificateur différentiel avec charge active
3.5.4. Amplificateur différentiel avec charge active
VCC
Q3
Q4
Rl
vI/2
Q1
Q2
RO
vo
-vI/2
IO
-VEE
v
v 

vO   gm 1 I  gm 2 I  Rl // ro 2 // ro 4   gm 1v I  Rl // ro 2 // ro 4 
2
2

Add  g m 1 Rl // ro 2 // ro 4 
Add
Rl 
 gm 1 ro 2 // ro 4  
gm 1ro 2 I C 1 V A
V

 A
2
2Vth I C 1 2Vth
3.5.5. Amplificateur différentiel cascode
3.5.5. Amplificateur différentiel cascode
VCC
RL
R1
RL
vo2
vo1
Q3
vi1
Q4
R2
Q1
Re
Q2
Re
R3
-VEE
vi2
Mode commun
Mode différentiel
Q3
Q3
vid
vic
Q1
RL
vod
Re
Demi-circuit de mode différentiel
Add  
 RL
r  (   1) RE
Q1
Re+2R3
RL
2(R1//R2)
voc
Demi-circuit de mode commun
Acc  
 RL
r  (   1)( RE  2 R3 )
3.5.6. Amplificateur différentiel polarisé à une source double
3.5.6. Amplificateur différentiel polarisé à une source double
VDD
R1
R2
vO
vI1
Q1
Q2
vI2
R5
R6
Q3
VZ
R3
Q4
R4
-VDD
Mode différentiel
Mode commun
R1
R1
vO
vI
vO
T1
vI
T1
(R5/2) // RO3
RO3
Demi-circuit de mode différentiel
Add  
 R1

r 1    1
R5

// RO 3 
 2

Demi-circuit de mode commun
Acc  
R
 R1
 1
r 1    1RO 3
RO 3

 R3
RO 3  ro 3  1 
r 3  R3  R6 // rZ




3.5.7. Structure utilisant deux amplificateurs différentiels
3.5.7. Structure utilisant deux amplificateurs différentiels
VCC
R1
R5
Q5
vi1
R2
R3
vo1 vo2
R4
vi2
Q1
Q2
Q6
R6
Q7
Q3
Q4
Q8
-VCC
Mode différentiel
Mode commun
R1//[r 4+(+1)2ro8]
R1//r 4
vO
vO
vI
vI
Q1
Q1
2rO6
Demi-circuit de mode différentiel (1)
Demi-circuit de mode commun (1)
R3
R3
vO
vO
vI
vI
Q4
Q4
2rO8
Demi-circuit de mode différentiel (2)
Demi-circuit de mode commun (2)
Gain de mode différentiel (1)
Add 1   g m 1  R1 // r 4 
Gain de mode différentiel (2)
Add 2   gm 4 R3
Gain de mode commun (1)
Acc 1
R1 // r 4    12 ro8 
 
r 1    12 ro6
Gain de mode commun (2)
Acc 2   
R3
r 1    12 ro8
3.6. Etage amplificateur différentiel MOS
3.6. Etage amplificateur différentiel MOS
VDD
R1
R1
vO
T1
vI1
IO
T2
RO
vI2
3.6.1. Analyse du grand signal
3.6.1. Analyse du grand signal

2 i D1  
2i D 2 
   VT 
 
v I 1  v I 2  vGS 1  vGS 2   VT 
K  
K 

2

i D1  i D 2 
K
vI  vI 1  vI 2
i D1  i D 2  I O
2
1 
Kv I2 
2
 i D1  IO i D1 
I0 
0


4
2 
Donc:
i D1 
IO IO

2
2
Kv I2
IO

K 2 v I4
4 I O2
I
I
i D2  O  O
2
2
Kv I2 K 2 v I4

IO
4 I O2
2 IO
Pour v I 
il résulte i D1  I O , i D 2  0 .
K
La tension symétrique de sortie est:
v O  R1 i D 2  i D1 
Kv I2 K 2 v I4
R1 v I
v O   I O R1


2
IO
2
4IO
4 KI O  K 2 v I2
L’expansion en série Taylor de la tension de sortie est:
5/2
3/ 2
K
R
K
R1 5
1 3
v O (v I )   K 1 / 2 I O1 / 2 R1 v I 
vI 
v  ...
3/ 2 I
1/ 2
8IO
128 I O
v O (v I )  a 1 v I  a 3 v I3  a 5 v I5  ...
Le gain de mode différentiel a l’éxpression suivante:
Add  a1   R1 KI O
Caractéristiques i D1 , i D 2 v I 
Caractéristique vO v I 
3.6.2. Analyse du petit signal
3.6.2. Analyse du petit signal
Détermination des gains en petit signal: méthode du demi-circuit
Mode différentiel ( vid  0, vic = 0  vi1 = vid , vi2 = - vid )
A été introduit une résistance de charge supplémentaire (RL ).
VDD
RD
RD
RL
ID+Δid
ID-Δid
vod -vod
vid
vid
Q1
Q2
-vid
Q1
RD//RL/2
RO
2ID
-VDD
(a)
(b)
vod
Gain de tension en mode différentiel:
v
R 

Add  od   gm 1  RD // L 
v id
2 

- sortie symétrique:
A
2vod
 Add
2v id
A
vod
A
 dd
2v id
2
- sortie asymétrique:
Résistance différentiel d’entrée:
Rid  
Mode commun ( vic  0, vid = 0  vi1 = vic , vi2 = vic )
VDD
RD
VDD
RD
RL
RD
voc voc
vic
Q1
RD
RL
voc voc
Q2
vic
Q1
vic
RO
Q2
2RO
vic
2RO
-VDD
-VDD
(a)
(b)
Q1
vic
RD
2RO
(c)
voc
Gain de tension en mode commun:
v
g m 1 RD
R
Acc  oc  
 D
v ic
1  gm 1 2 RO
2 RO
Résistance d’entrée en mode commun:
Ric  
Donc:
TRMC 
2 gm 1 RL RO
2 RD  RL
Pour augmenter de TRMC, il faut donc augmenter le résistance RO, en remplacent le
source de courant par un source de courant cascode.
3.6.3. Domain maximal de la tension d’entrée en mode commun
3.6.3. Domain maximal de la tension d’entrée en mode commun
VDD
R1
R1
vO
Q1
Q2
R2
VC
vI
IO
R3
IO

Q3
R2
VC min  vGS 1  v DS 3 sat  vGS 1  vGS 3  VT  VT   2  1
I R
I R
VC max  VDD  O 1  v DS 1 sat  vGS 1  VDD  O 1  VT
2
2
IO
K
vO v I  caractéristiques pour multiples
tensions d’entrée de mode commun
VC min  1.2V
vO v I  caractéristiques pour multiples
tensions d’entrée de mode commun
VC max  9V
On peut augmenter la plage de tension d’entrée en amplification linéaire par
adjonction de résistances en série dans les sources (dégéneration de source).
VDD
R1
R1
vO
Q1
vI1
R2
IO
Q2
R2
RO
vI2
Add  
gm R1
1  gm R2
Acc  
gm R1
1  gm ( R2  2 RO )
I R
I R
I
I R
VC min  vGS 1  v DS 3 sat  O 2  vGS 1  vGS 3  VT  O 2  VT   2  1 O  O 2
2
2
K
2
I R
I R
VC max  VDD  O 1  v DS 1 sat  vGS 1  VDD  O 1  VT
2
2
vO v I  caractéristiques pour multiples courants de polarisation
Caractéristiques i D1 , i D 2 v I 
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode différentiel
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode différentiel
SIM 3.7: VO (V2)
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode différentiel
SIM 3.8: iD1, iD2 (V2)
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode différentiel
SIM 3.9: VO (V2), I2 - paramètre
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode différentiel
SIM 3.10: iD1, iD2 (V2), I2 - paramètre
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode commun
SIMULATIONS pour l’amplificateur différentiel CMOS
Analyse du grand signal en mode commun
SIM 3.11: VC1 (V2)
3.6.4. La tension de décalage d’entrée
3.6.4. La tension de décalage d’entrée
Si les deux transistors de l’étage différentiel ne sont pas identiques, il est necéssaire
d’appliquer un tension d’entrée (nomée tension de décalage d’entrée VIO) pour obtenir
une tension de sortie de valeur nulle.

2i D1
2iD 2
VIO  vGS 1  vGS 2  (VT 1  VT 2 )  

K ' W / L2
 K ' W / L1
VIO  VT 
VIO




2 ( i D  i D / 2 )
2 ( i D  i D / 2 )

K ' (W / L)   (W / L) / 2 
K ' (W / L)   (W / L) / 2 
i D  (W / L)
i D  (W / L) 
2iD 
 VT 
1

 1

K ' (W / L) 
2 i D 2(W / L)
2 i D 2(W / L) 
Sembleble avec l’amplificateur différentiel bipolaire il résulte:
V  VT  i D  (W / L) 
VIO  VT  GS


2
(W / L) 
 iD
Mais:
i 
i D 
R  
R 


i

R

 i D  D  R 





D
2
2
2
2
 




équivalent avec:
i D
iD

R
R
Il résulte:
VIO  VT 
VGS  VT  R  (W / L) 


2
(W / L) 
 R
3.6.5. Amplificateur différentiel avec charge active
3.6.5. Amplificateur différentiel avec charge active
VDD
Q3
Q4
gmvI/2
gmvI/2
Q1
vI/2
gmvI vO
-gmvI/2
Q2
Rl
-vI/2
IO
RO
-VDD
Add  gm rds 2 // rds 4 // Rl 
Add
Rl  
 gm rds 2 // rds 4   gm
rds
1

2 2
K
IO
3.6.6. Amplificateur différentiel avec la somme constante de
tension de porte-source
3.6.6. Amplificateur différentiel avec la somme constante de
tension de porte-source
VDD
R2
R1
vO
Q1
V1
V2
Q2
vI
R3
R4
i D1 
K
v GS 1  VT  2
2
i D2 
K
v GS 2  VT  2
2
KR 1
v GS 2  v GS 1 v GS 2  v GS 1  2VT 
v O  R 1 i D 2  i D 1  
2
v I  V1  v GS 2  v GS 1  V 2 
v GS 1  v GS 2  2v I
v GS 1  v GS 2  2V
v O  2 KR1 V  VT v I

Add 
vO
 2 KR 1 V  VT 
vI

V1  V2  V
Réalisation possible
VDD
I1 = IO
I2 = IO
R2
R1
vO
Q1
Q3
Q2
Q4
R3
VC
vI
R4
V1  V 2  VGS 3  VGS 4  VT 
2IO
K
 Add  2 R1 2 KI O