Architecture des ordinateurs Cours 2 cours disponibles sur : http://jeanfrederic.gosio.free.fr/ Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 1 Plan ● Architecture d'un micro-ordinateur ● Les bus, les éléments de base d'un ordinateur ● Le processeur ou CPU ● ● – Schéma interne et les architectures d'un CPU – Le fonctionnement/Les améliorations Le cœur : l'unité arithmétique et logique – Les registres de travail / de contrôle – Les segments de mémoire – La logique combinatoire La logique combinatoire/ les fonctions logiques ● Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 2 Architecture générale d’un micro-ordinateur Vision générale : faire discuter toutes les ressources périphériques processeur stockage Bus système communication mémoire Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 3 Un peu d'architecture En particulier : quels bus pour le transport des données ? Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 4 Un peu d'architecture Architecture actuelle Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 5 Un peu d'architecture Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 6 La mémoire ● ● Espace de stockage pour les données mais aussi pour les programmes. On distingue : – La mémoire vive, Random Access Memory : son contenu disparaît lorsque l’on éteint l’ordinateur RAM (10 ns), DRAM, SDRAM, VRAM, RDRAM, DDRS DRAM, DDR2 SDRAM, DDR3 SDRAM, XDR DRAM (12,8 Go/s) – La mémoire morte, Read Only Memory : le contenu est figé (ne nécessite pas d’electricité pour persister) ; du coup, il ne peut pas être changé non plus… Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 7 Le disque dur ● ● ● ● Espace de stockage persistant pour les données et pour les programmes. Le disque magnétique et ses têtes de lectures sont associés à un contrôleur : – SSD « solid-state drive » 27 Mo/s à 3 Go/s (mémoire flash) – disques durs hybrides (SSHD) - – Serial-ATA (750Mo/s) – IDE-ATAPI / SCSI Le contrôleur permet des transferts de données entre la mémoire et le disque dur. Temps d’accès : en millisecondes. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 8 La mémoire virtuelle (swap) Astuce économique pour éviter d’acheter plus de mémoire. ● ● Utiliser une partie du disque dur pour mettre temporairement de coté certains contenus de la mémoire qui ne servent pas. Avantage : – ● On peut ainsi faire croire aux programmes qu’ils peuvent utiliser plus de mémoire que ce dont la machine dispose. Défaut : – Il est souvent nécessaire d’échanger des zones de mémoire entre le disque et la vraie mémoire avant de pouvoir poursuivre le traitement, et cela prend beaucoup de temps puisque les disques sont environ mille fois plus lent que la mémoire ! Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 9 Le(s) bus ● ● ● Chaque bus est une série de lignes électriques parallèles permettant de joindre le processeur et la mémoire. On distingue : – Le bus d’adresse qui sert à donner le numéro d’une case particulière de la mémoire. – Le bus de donnée qui permet au processeur de lire ou d’écrire une valeur dans la case de mémoire sélectionnée par le bus d’adresse. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 10 Les périphériques ● ● ● Exemples : le clavier, le disque dur, la souris, l’écran, une imprimante, un modem, un scanner, etc. Ils ne sont pas indispensables à la fonction de calcul; ils ne servent qu’à rendre le fonctionnement utile à l’utilisateur humain ! Les périphériques sont en communication avec le processeur (ou dans le cas du DMA, directement avec la mémoire) grâce à leur contrôleur. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 11 Interface DMA ● ● ● le DMA permet de décharger le processeur de toute la réalisation des entrées/sorties L'ajout d'un dispositif de DMA (Direct Memory Access) permet à l'unité d'échange d'accéder par elle-même à la mémoire centrale Le DMA se charge ensuite d'effectuer l'opération d'entrées/sorties, en lisant ou écrivant lui-même en mémoire centrale les données transférées par l'unité périphérique. Lorsque l'opération d'entrées sorties est terminée, le DMA émet une interruption pour le signaler au processeur Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 12 MMU : unité de gestion mémoire ● ● ● Memory management unit Objectifs : – Contrôleur d’accès à la mémoire – Protéger les plages mémoires Fonctionnement Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 13 MMU : unité de gestion mémoire ● Objectifs : Contrôler les accès qu'un processeur fait à la mémoire de l'ordinateur dans lequel il est placé. – Traduction d'adresses logiques en adresses linéaires par l'unité de segmentation. – La traduction d'adresses linéaires en adresses physiques par l'unité de pagination. – Le contrôle de tampon – L'arbitrage du bus – La protection de la mémoire (généralement cette fonction est faite par le MPU (memory protection unit)) Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 14 MMU : unité de gestion mémoire ● Objectifs : La protection de plages mémoires – Un programme donné ne doit pas pouvoir accéder (en lecture ou écriture) à la mémoire utilisée par un autre programme, voire par le système d'exploitation luimême. – D'une manière simple, chaque programme exécuté par le système d'exploitation se voit attribuer une zone mémoire protégée, dans laquelle aucun autre programme ne peut écrire. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 15 MMU : unité de gestion mémoire ● Fonctionnement : – Le système d'exploitation programme le MMU en déclarant une zone mémoire précise comme appartenant à un programme précis (une zone exécutable de la mémoire). – L'utilisation de traduction d'adresse est souvent utilisée conjointement à la protection mémoire afin que les variables du programme commencent à l'adresse 0. – Si une tentative d'accès à de la mémoire hors plage est détectée, une interruption est levée par le MMU. Celle-ci est interceptée par le processeur et cela a généralement pour effet de stopper le programme. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 16 MMU : unité de gestion mémoire ● Pagination de la Mémoire : « Expanded memory » : astuce inventée en 1984 pour fournir plus de mémoire vive (>1Mo)pour les programmes MS-DOS gourmands de cette ressource, en particulier les tableurs et les bases de données L'architecture d'adressage réel (20 fils), qui n'autorisait les programmes qu'à 1 Mo d'adressage,dans lequel seulement 640 Kio étaient disponibles pour la mémoire vive normale (souvent appelée mémoire conventionnelle) le reste étant réservé pour la communication du processeur avec les périphériques, notamment la mémoire de la carte graphique. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 17 MMU : unité de gestion mémoire ● Segmentation de la Mémoire : Technique de découpage de la mémoire. Division la mémoire physique (dans le cas de la segmentation pure) ou la mémoire virtuelle (dans le cas de la segmentation avec pagination) en segments caractérisés par leur adresse de début et leur taille (décalage). La segmentation permet la séparation des données et du programme (entre autres segments) dans des espaces logiquement indépendants facilitant alors la programmation, l'édition de liens et le partage interprocessus. La segmentation permet également d'offrir une plus grande protection grâce au niveau de privilège de chaque segment Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 18 MMU : unité de gestion mémoire ● Segmentation de la Mémoire : Registres de segments (CS, DS, SS, etc.) contiennent le sélecteur de segment Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 19 Mécanisme d'Interruption du processeur ● Objectif : Le microprocesseur est occupé en permanence. ● Comment prendre en compte des événements extérieurs ? – Surveiller régulièrement ces possibles événements – Être prévu de leur arrivé A chacun de ces événements correspond une tâche à exécuter par le microprocesseur. Cette tâche est codée sous forme d’une procédure. Pour pouvoir exécuter cette procédure, il faut que se produise une rupture de séquence. Cette rupture doit avoir lieu dans un délai assez court. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 20 Mécanisme d'Interruption du processeur Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 21 Mécanisme d'Interruption du processeur Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 22 Mécanisme d'Interruption du processeur Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 23 Mécanisme d'Interruption du processeur ● Le développeur doit pouvoir : – – – – – Activer/invalider le système d'interruption dans son ensemble; Armer/désarmer chacune des interruptions individuellement : une interruption désarmée est ignorée; Masquer/démasquer individuellement chaque interruption : une interruption masquée n'est pas ignorée, elle est mémorisée, mais elle n'est prise en compte que lors qu'elle est démasquée; Etablir une hiérarchie entre les sources d'interruption avec plusieurs niveaux de priorité, si possible de façon dynamique; Associer un programme spécifique à chaque interruption. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 24 Le (micro) processeur ● ● ● C’est l’élément central, celui qui effectue tous les calculs. En anglais, on l’appelle Central Processing Unit. Le processeur lit le programme en mémoire, effectue les actions qui y sont écrites en modifiant les données en mémoire. Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 25 CPU: Central Processing Unit D’encore plus près, le processeur contient : ● ● ● unité d'instruction qui lit les données arrivant, les décode puis les envoie à l'unité d'exécution, avec : – séquenceur chargé de synchroniser l'exécution des instructions au rythme d'une horloge. Envoie des signaux de commande – compteur ordinal contenant l'adresse de l'instruction en cours – registre d'instruction contenant l'instruction suivante. unité d'exécution (ou unité de traitement), qui accomplit les tâches que lui a données l'unité d'instruction. Composition : – unité arithmétique et logique (ALU : Arithmetical and Logical Unit). Fonctions basiques de calcul arithmétique et opérations logiques (ET, OU,... ) – unité de virgule flottante (notée FPU, pour Floating Point Unit), calculs complexes non entiers – registre d'état – registre accumulateur. unité de gestion des bus (ou unité d'E/S), gère les flux d'informations entrant et sortant, en interface avec la RAM Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 26 Puce AMD Opteron 4 cœurs ● Apparu le 22 avril 2003 Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 27 Schéma Interne d'un microprocesseur Iut Arles, dept. Informatique ● Intruc Fetch ● Intruc Decode ● Exécution/Mémoire ● Résultat/Mémoire Architecture des Ordinateurs, 1ère année 28 Architecture de fabrication ● On classe les architectures en plusieurs grandes familles : – CISC (Complex Instruction Set Computer : choix d'instructions aussi proches que possible d'un langage de haut niveau) : 486, calculatrice TI-89, – RISC (Reduced Instruction Set Computer : choix d'instructions plus simples et d'une structure permettant une exécution très rapide) : à partir 586, Wii, XBOX 360 – VLIW (Very Long Instruction Word) ; – DSP (Digital Signal Processor). composant programmable et adaptés à certains types de calculs (3D, son, etc.). Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 29 unité de calcul en virgule flottante (FPU) ● FPU : floating point unit est une partie du processeur, spécialement conçue pour effectuer des opérations sur des nombres à virgule flottante (nombres rééls) Unité de calcul des nombres entiers Unité de calcul des nombres réels Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 30 En résumé Architechture CPU ● Iut Arles, dept. Informatique Il y a quatre étapes que presque toutes les architectures von Neumann utilisent : – fetch - recherche de l'instruction ; – decode - décodage de l'instruction (opération et opérandes) ; – execute - exécution de l'opération ; – Memory, adressage (écriture/lecture). – writeback - écriture du résultat dans les registres. Architecture des Ordinateurs, 1ère année 31 Amélioration des processeurs ● Action par cycle d'horloge : 5 cycles pour 1 instruction ● 1 instruction par cycle Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 32 Amélioration des processeurs ● ● 1instruction par cycle 2 cœurs 2 instruc/cycle Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 33 Langage Processeur ● Le langage le plus proche du code machine tout en restant lisible par des humains est le langage d’assemblage, aussi appelé langage assembleur (forme francisée du mot anglais « assembler »). Toutefois, l’informatique a développé toute une série de langages, dits de « haut niveau » (comme le Pascal, C, C++, Fortran, Ada, etc), destinés à simplifier l’écriture des programmes Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 34 Circuits Logiques Le problème, c'est qu'un processeur contient des millions de ça : Surtout à cet endroit : le cœur des circuits logiques, composés de transistors, utilisant des fonctions booléennes Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 35 Registre de travail ● Porte d'entrée de l'ALU a, b, c, d Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 36 Registre de contrôle ● ● ● ● ● ● ● ● ● ● Status Register : Registre d'états Le registre d'état contient toutes les informations servant à contrôler le déroulement du programme : L'indicateur de signe SF indique si le résultat de la dernière opération arithmétique ou logique est positif ou négatif. L'indicateur de zéro ZF indique que le résultat de la dernière opération a été égal à zéro. L'indicateur de parité PF indique si le nombre de uns du résultat est pair ou impair. L'indicateur de retenue CF permet au processeur des opérations arithmétiques à plus grande précision. L'indicateur de débordement OF L'indicateur d'interruptions pas-à-pas TF aide aux mises au point des programmes. L'indicateur d'interruption contrôle les interruptions externes. L'indicateur de direction DF Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 37 CARRY « CF »: Opération sur des nombres binaires ● Le dépassement de capacité 1111 1111 + Retenue 1 0110 ----------------- Carry Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 38 Circuits Logiques Envisager les cas de fonctionnement : Table de vérité Binaire naturel ou réfléchi ● Rappel définition d’un système combinatoire ● nb d ’Etats = 2nb d ’entrées ● En déduire, l’équation logique ● Simplification de l’équation : Pour des raisons de coût et de fiabilité ● Méthode Mathématique ● Méthode Graphique (Tableau de Karnaught) ● ● Le logigramme : le Cablage Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 39 Logique combinatoire Les transistors ont un fonctionnement très simple : ils disent « on passe » ou « on passe pas ». Les fils électriques ont soit pas de courant soit du courant Une lampe est allumée ou eteinte On à donc 2 états, que l'on peut modéliser par exemple par « 0 » et « 1 ». -> pour discuter avec le processeur, il faut donc parler le langage binaire ! Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 40 Logique combinatoire le langage binaire ! Naturel Réfléchi Val b3 b2 b1 b0 He b3 b2 b1 b0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 2 0 0 1 0 2 0 0 1 1 3 0 0 1 1 3 0 0 1 0 4 0 1 0 0 4 0 1 1 0 5 0 1 0 1 5 0 1 1 1 6 0 1 1 0 6 0 1 0 1 7 0 1 1 1 7 0 1 0 0 8 1 0 0 0 8 1 1 0 0 9 1 0 0 1 9 1 1 0 1 10 1 0 1 0 A 1 1 1 1 11 1 0 1 1 B 1 1 1 0 12 1 1 0 0 C 1 0 1 0 13 1 1 0 1 D 1 0 1 1 14 1 1 1 0 E 1 0 0 1 15 1 1 1 1 F 1 0 0 0 Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 41 Numération : exemple de conversions Conversion Binaire vers décimal (1 0 1 0 0 0 1 1)2 rang 7 6 5 4 3 2 1 0 poids 27 26 25 24 23 22 21 20 1 0 1 0 0 0 1 1 = 1x27 +0x26 +1x25 +0x24 +0x23 +0x22 +1x21 +1x20 = 16310 Méthode dite de Multiplication/Addition Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 42 Numération : exemple de conversions Conversion Décimal vers Binaire (101)10 101 2 1 50 2 0 25 2 1 12 2 0 6 2 0 3 2 1 1 (101)10 = 111 0101 Méthode dite de la Division par la base Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 43 Codage des nombres Codages : – entier : bit de signe + valeur absolue codée en base 2 (pb. du coup il existe +0 et -0 ) LE ZERO EST UN NOMBRE POSITIF EN INFORMATIQUE 1 010 1100 par exemple pour 8 bits, on peut avoir les valeurs de -128 à + 127 le premier bit pour le signe, le reste pour la valeur ( 7 bits = 128 valeurs) 8 bits = 256 valeurs = 128 négative + le zéro + 127 positive – complément à 2 : utiliser pour éviter le pb précédent. Le passage d'un entier positif à son négatif se fait par « complément + 1 » 77 = 0 100 1101 1 011 0010 + 1 1 011 0011 – = - 77 rééls : on utilise la notation IEEE754 nombre = signe x valeur x 2exposant Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 44 Les caractères Un ordinateur comprend un mot s'il est binaire (d'habitude un mot pour lui c'est 8 bits ou 1 octet, c'est aussi la taille d'une cellule de mémoire et d'un ancien registre) Si on veut utiliser 1 octet pour stocker 1 caractère, on a donc droit à 28 caractères soit 256. Un codage commun a été créé : l'ASCII (American Standard Code for Information Exchange). Des codes sont réservés pour la machine (cf table suivante). L'ASCII ne permet de représenter tout les langages -> Unicode 16 bits (page+caractères) Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 45 Table ASCII (1/2) Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 46 Table ASCII (2/2) Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 47 Cœur du processeur : Circuits Logiques Le problème, c'est qu'un processeur contient des millions de ça : des circuits logiques, composés de transistors, utilisant des fonctions booléennes Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 48 Les Fonctions Logiques ● NON Symbole ● Schéma/équation Table de vérité ET Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 49 Les Fonctions Logiques ● OU Symbole Iut Arles, dept. Informatique Schéma/équation Architecture des Ordinateurs, 1ère année Table de vérité 50 Les Fonctions Logiques ● NON ET Symbole Iut Arles, dept. Informatique Équation Architecture des Ordinateurs, 1ère année Table de verité 51 Les Fonctions Logiques ● NON OU Symbole Iut Arles, dept. Informatique Équation Architecture des Ordinateurs, 1ère année Table de verité 52 Les Fonctions Logiques Simplification de l’équation : Mathématique Réduire le nombre de composants ● A l ’aide de l’algèbre de Boole : Utilisation des propriétés des opérateurs Th de De Morgan (opérateur non), Factorisation (opérateur . et + ), Identités remarquables... Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 53 Les Fonctions Logiques ● ● Theoreme de DEMORGAN Le complément d’une somme est égal au produit des termes complémentés a+b = ● a . b Le complément d’un produit est égal à la somme des termes complémentés a.b = Iut Arles, dept. Informatique a + b Architecture des Ordinateurs, 1ère année 54 Les Fonctions Logiques ● Simplification Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 55 Les Fonctions Logiques ● Simplification Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 56 Les Fonctions Logiques ● Simplification Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 57 Les Fonctions Logiques ● Table de verité (Description de tous les cas de fonctionnement) Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 58 Les Fonctions Logiques ● Comment trouver une équation à partir d'une table de vérité Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 59 Les Fonctions Logiques ● Simplifier pour réduire le cout Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 60 Les Fonctions Logiques ● Logigramme le schéma/la gravure Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 61 Les Fonctions Logiques Simplification de l’équation : Graphique ● Table de Karnaugh : A l’aide de regroupement des cas de fonctionnement Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 62 Table ou Tableau de Karnaugh (Binaire réfléchi) ba dc b.a 00 b.a 01 b.a 11 b.a 10 b.a 00 b.a 01 00 01 11 10 00 01 Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 63 Table ou Tableau de Karnaugh (Binaire réfléchi) ba dc 00 01 11 10 00 01 00 01 11 10 00 01 4 Entrées => tableau 16 cases (24) Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 64 Règles de Remplissage du tableau Chaque action sur la sortie correspondra à l’insertion d’un « 1 » ●Incapacités technologiques Certaines combinaisons d’entrées ne peuvent avoir lieu : ces états indéterminés correspondront à un « X » (0 ou 1) ●les case restantes contiendront un « 0 » ● Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 65 Règles de Remplissage du tableau ● Incapacité technologique ● Exemple : Grue Electrique « a » commande le sens « Droit » « b » commande le sens « Gauche » « Fd » Fin de course à droite « Fg » Fin de course à gauche Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 66 Tableau de Karnaugh (Remplissage) Exemple 1 (vue en simplification mathématique) S = a .b c + a .b.c + a.b .c + a.b.c a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 S 0 1 0 1 1 0 0 1 Iut Arles, dept. Informatique bc a b.c 00 a 0 a 1 b.c 01 1 b.c 10 b.c 00 1 1 1 a 0 a 1 b.c 11 b. c 01 1 1 1 1 1 Architecture des Ordinateurs, 1ère année 1 67 Tableau de Karnaugh (Remplissage) S = a .b c + a .b.c + a.b .c + a.b.c bc a b.c 00 a 0 a 1 b.c 01 1 Iut Arles, dept. Informatique b.c 10 b.c 00 1 1 1 a 0 a 1 b.c 11 b. c 01 1 1 1 1 1 Architecture des Ordinateurs, 1ère année 1 68 Règles de groupement Effectuer des regroupements multiple de 2x ● 20 = 1 cases : Aucune simplification ● 21 = 2 cases : Élimination d’1 variable ● 22 = 4 cases : Élimination d’2 variables ● 23 = 8 cases : Élimination d’3 variables ● … ●Si toutes les variables sont éliminées : S = 1 ● Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 69 Tableau de Karnaugh (Groupement) bc a b.c 00 a 0 a 1 b.c 01 b.c 11 1 1 1 1 a 0 a 1 b.c 10 b.c 00 b. c 01 1 1 1 1 1 1 S = a.c + b.c + a.b .c S = c.(a + b) + a.b .c La simplification nous avait donné ceci : S = a .c + a.(b .c + b.c ) S = a .c + a.b .c + a.b.c S = c.(a + a.b ) + a.b .c Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 70 Tableau de Karnaugh (Groupement) Exemple 2 Faux: tous les 1 sont pris plus d’1 fois ba Fd.Fg 1 0 X 00 01 11 01 11 10 00 01 1 0 0 1 1 0 0 1 0 0 0 1 X X X X X 0 1 10 1 0 1 1 1 0 1 00 1 0 0 1 1 0 0 1 0 0 0 1 0 01 S= Iut Arles, dept. Informatique 00 c.b .a + d.b + d.a + c.a Architecture des Ordinateurs, 1ère année 71 Tableau de Karnaugh Exemple 3 ba dc 00 01 11 10 00 01 1 00 1 0 0 1 1 0 0 01 0 1 1 0 0 1 0 1 1 0 0 1 0 11 1 10 1 0 1 1 1 0 1 00 1 0 0 1 1 0 0 01 0 1 0 0 0 1 S = d.b+ c.b.a + d .b Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 72 CARRY « CF »: Opération sur des nombres binaires ● Le dépassement de capacité 1111 1111 + Retenue 1 0110 ----------------- Carry Iut Arles, dept. Informatique Architecture des Ordinateurs, 1ère année 73