Intermède mémoires
publicité
Gestion des Périphériques Organisation Enseignants Déroulement PERI François PÊCHEUX (Cours, Groupe du vendredi matin) Mounir BENABDENBI (Groupe du lundi matin) 3 séances de TD 7 séances de TME Master ACSI cours 1 - 1 Gestion des Périphériques Organisation Modalités de Contrôle PERI Note de TP : /20 Note de contrôle écrit : /20 Note d’examen : /60 Master ACSI cours 1 - 2 Gestion des Périphériques Architecture du PC Année 2006 - 2007 F. Pêcheux PERI Master ACSI cours 1 - 3 Les cinq groupes principaux Le processeur central La mémoire de travail La mémoire fixe Les entrées Les sorties contrôle Ordinateur Entrées Mémoire chemin de données Sorties Processeur PERI Master ACSI cours 1 - 4 Modèle de système Clavier Carte graphique Entrée Sortie Carte réseau Processeur Entrée/ Sortie Sortie Mémoire RAM Mémoire fixe Imprimante Disque dur PERI Master ACSI cours 1 - 5 Le processeur central Central Processing Unit (Unité centrale de traitement) Chargé du traitement des données Peut effectuer des calculs Peut transmettre des données PERI Master ACSI cours 1 - 6 Interface du processeur Le processeur : Présente une adresse Présente une donnée (écriture) Reçoit une donnée (lecture) Adresse Processeur Contrôle Données PERI Master ACSI cours 1 - 7 Processeur AMD Athlon PERI Master ACSI cours 1 - 8 Fréquence d’horloge Fréquence d’horloge 133 MHz 1200 MHz 2 GHz Durée d’un cycle 0,000 000 008 000 s 0,000 000 000 830 s 0,000 000 000 500 s Intermède Fréquence Processeur/Carte mère PERI Master ACSI cours 1 - 9 Matrice de points mémoire PERI Master ACSI cours 1 - 10 Structure d’une mémoire PERI Master ACSI cours 1 - 11 Chronogramme PERI Master ACSI cours 1 - 12 Fast Page Mode PERI Master ACSI cours 1 - 13 De la FPM à la DDR-SDRAM Le temps d’accès de la RAM est fixe Processeur+mémoire = transfert par rafale Transfert par rafale (256 bits=4 mots de 64 bits=32 octets) DRAM asynchrone, puis synchronisée avec le système (SDRAM), puis sur les 2 fronts d’horloge (DDR-SDRAM) Mémoire caractérisée par X-Y-Y-Y Intermède mémoires PERI Master ACSI cours 1 - 14 Le processeur doit aller vite… Processeur Augmentation de la fréquence d’horloge Augmentation de la largeur de bus Mémoire RAM PERI Master ACSI cours 1 - 15 Compromis = Le cache PERI Processeur fCPU Mémoire cache fCPU Mémoire RAM fRAM Master ACSI cours 1 - 16 Hiérarchie mémoire Processeur Cache L1 Inst Cache L1 Données Cache L2 Inst Mémoire RAM PERI Master ACSI cours 1 - 17 Architecture PC XT Processeur 8088 Clavier Carte graphique Entrée Sortie Carte réseau Entrée/ Sortie 4,77 MHz (horloge système) BUS ISA Sortie Mémoire RAM Mémoire fixe Imprimante Disque dur PERI Master ACSI cours 1 - 18 Architecture PC 386 Clavier Carte graphique Entrée Sortie Carte réseau Processeur 16 MHz (horloge système) Pont Entrée/ Sortie 8 MHz (horloge périphériques) BUS ISA Sortie Mémoire RAM Mémoire fixe Imprimante Disque dur PERI Master ACSI cours 1 - 19 Architecture PC 486 66 MHz (horloge processeur) Processeur 2x Doublement fréquence 33 MHz (horloge système) Pont Clavier Carte graphique Entrée Sortie Carte réseau Entrée/ Sortie 8 MHz (horloge périphériques) BUS ISA Sortie Mémoire RAM Mémoire fixe Imprimante Disque dur PERI Master ACSI cours 1 - 20 Pentium II 1200 MHz (horloge processeur) Processeur 9x Multiplication fréquence 133 MHz (horloge système) Pont Clavier Carte graphique Entrée Sortie Carte réseau Entrée/ Sortie 33 MHz (horloge périphériques) PCI Sortie Mémoire RAM Mémoire fixe Imprimante Disque dur PERI Master ACSI cours 1 - 21 PC d’aujourd’hui 4 GHz (horloge processeur) Processeur ?x Multiplication fréquence 400 MHz-800 MHz (horloge système) Carte graphique AGP Pont Supérieur Northbridge Carte réseau Clavier Entrée/ Sortie Entrée PCI Pont Inférieur Southbridge 33 MHz Sortie Mémoire fixe Mémoire RAM PERI Disque dur Master ACSI Imprimante ISA USB cours 1 - 22 Autre schéma PERI Master ACSI cours 1 - 23 Intermède cartes mères/débits PERI Master ACSI cours 1 - 24
