Contribution à l`intégration des convertisseurs de puissance en 3D

N˚d’ordre 2008-ISAL-0107
Année 2008
Thèse
Contribution à l’intégration des
convertisseurs de puissance en 3D
Présentée devant
L’Institut National des Sciences Appliquées de Lyon
Pour obtenir
Le grade de docteur
Formation doctorale : Master 2 Recherche Systèmes Electroniques
et Génie Electrique
Ecole doctorale : Electronique, Electrotechnique, Automatique
Par
Ludovic Ménager
(Ingénieur Génie Electrique
de l’Ecole Polytechnique de l’Université de Nantes)
Soutenue le 11 Décembre 2008 devant la Commission d’examen
Jury MM.
Président
Z. Khatir
Directeur de Recherche INRETS (INRETS)
Rapporteur
F. Forest
J.-C. Crébier
Professeur des Universités (IES)
Chargé de Recherche CNRS (G2Elab)
Examinateur
Z. Khatir
E. Labouré
Directeur de Recherche INRETS (INRETS)
Professeur des Universités (LGEP)
Directeur de thèse
B. Allard
V. Bley
Professeur des Universités (AMPERE)
Maître de Conférences (LAPLACE)
Invité
M. Soueidan
Chercheur CNRS Libanais
Laboratoire de recherche : AMPERE - UMR 5005, INSA de Lyon,
Bâtiment Léonard de Vinci, 21 Avenue Jean Capelle, 69621 Villeurbanne Cedex
Remerciements
Je tiens en tout premier lieu à exprimer mes sincères remerciements à M. François
FOREST et M. Jean-Christophe CREBIER pour l’honneur qu’ils m’ont fait d’accepter
d’être les rapporteurs de ce travail de thèse et pour leurs remarques constructives.
Je tiens aussi à remercier M. Zoubir KHATIR et M. Eric LABOURE d’avoir accepté
de faire partie de mon jury de thèse.
Merci également à M. Maher SOUEIDAN qui a accepté d’être membre invité de ce
travail de thèse, et contribué fortement à l’avancement de mes travaux de thèse.
Je souhaite à remercier mes directeurs de thèse M. Bruno ALLARD et M. Vincent
BLEY, d’une part pour leurs compétences, leur bonne humeur et leur dynamisme, d’autre
part pour m’avoir ouvert les portes des laboratoires AMPERE et LAPLACE.
Un grand merci à M. Benoît SCHLEGEL pour ses conseils, son aide et son expérience
sur les procédés technologiques qu’il a bien voulu me faire partager.
Je souhaite remercier l’ensemble des membres des équipes électronique de puissance
et intégration (AMPERE), et matériaux diélectriques pour la conversion d’énergie (LAPLACE) qui m’ont accueilli tout au long de ces années. Je remercie aussi le personnel
administratif Sandrine, Maguy, Sonia, Danielle et les deux Christine pour leur gentillesse
et leur aide.
Merci à mes amis Quoc Hung, Van Hai, Manh Quan, Axel, Sombel, Michael, Cyrille, Eddy, Flavien, Tomer, Bertrand, les deux Benoît, Céline et Sonia pour nos longues
discussions, les pauses café et les bons moments que nous avons passé ensemble.
Enfin, un très grand merci à toute ma famille qui m’a toujours encouragé et sans qui
je ne serais pas arrivé à ce stade, et à Nadia qui m’a supporté pendant ces trois années
de thèse et apporté la force nécessaire pour la mener à bien.
i
ii
Résumé
Dans les modules de puissance actuels, les connexions électriques sont réalisées généralement par des fils de bonding. Dans certaines applications, nécessitant une densité de
puissance élevée, la technologie wire bonding montre des limites électriques et thermiques
en limitant de surcroît les possibilités d’intégration 3D. De ce fait, des technologies d’interconnexion 3D, telles que les bumps et les posts, ont été développées essentiellement
en laboratoire pour permettre de trouver une solution qui réponde à ces exigences. Ces
technologies sont caractérisées par des connectiques de faibles dimensions réduisant ainsi
considérablement les valeurs des inductances parasites, des résistances électriques et des
résistances thermiques par rapport à un fil de bonding. Elles permettent aussi un refroidissement double face des composants du module de puissance. Toutefois, un procédé de
mise en oeuvre complexe et une fiabilité restant encore à démontrer sont les principales
raisons expliquant la faible utilisation de ces technologies d’interconnexion 3D dans les
modules de puissance industriels.
Dans le cadre du projet ANR blanc 3DPHI dans lequel s’inscrit ma thèse, une intégration 3D d’un convertisseur de puissance en l’occurence un circuit élévateur de tension
est souhaitée. Pour réaliser celle-ci et au vu des limites des technologies d’interconnexion
3D actuelles, une connectique sur des puces semi-conductrices sans brasure et basée sur
des micro poteaux déposés par voie électrolytique est présentée dans ce manuscrit. Les
performances électromagnétiques et thermiques de la technologie micro poteaux dans un
convertisseur de puissance sont évaluées par le biais de simulations et comparées à celles
obtenues avec la technologie wire bonding. Une analyse du procédé de mise en oeuvre de
la technologie micro poteaux sur des puces semi-conductrices est faite dans ce mémoire.
Une validation du bon fonctionnement électrique d’une puce avec des connectiques électrodéposées est aussi présentée. Les puces semi-conductrices doivent être assemblées par
la suite à des substrats types DCB (Direct Copper Bonding) par exemple, pour établir
les connexions électriques avec les autres éléments du convertisseur de puissance. Dans ce
manuscrit, une solution de reprise de contacts sans brasure sur le dessus des micro poteaux permettant l’assemblage des puces munies de leurs micro poteaux sur un substrat
DCB est décrite.
Mots-clés : module de puissance - semi-conducteur - intégration - packaging - densité
de puissance - interconnexion - technologie wire bonding - technologies d’interconnexion
3D - film photosensible sec - électrodéposition - assemblage par interdiffusion métallique
iii
iv
Abstract
In power modules, the most common die-level interconnect technology is wire bonding.
In some markets, where performances such as high power density, high compactness, high
switching frequency and good thermal management are required, wire bonds must be
removed due to electrical and thermal limits. To overcome latter shortcomings in wire
bonding technology, 3D interconnections such as bumps and metal posts have been proposed for the development of 3D packaging of power modules. These interconnections
which are essentially elaborated in laboratory, have small sizes allowing a decrease in
the values of parasitic inductance, electrical resistance and thermal resistance. 3D packaging technologies offer opportunities to improve the thermal management by a thermal
access on the top side of the dies. Double-sided cooling has the potential for higher power dissipation from the dies and/or improving the reliability of the module by lowering
the junction operating temperature. However, 3D packaging technologies have two major
drawbacks which are a complex manufacturing process and a unproved reliability. These
limits explain why 3D packaging technologies are not used in the most of industrial power
modules.
In the ANR 3DPHI project, it has been proposed to work on the 3D integration of
a power converter (boost PFC). Solderless interconnection on the semiconductor dies is
shown in this report in order to overcome the 3D packaging technologies limits. This solderless interconnection is based on electroplated micro posts. Electromagnetic and thermal
performances of the wire bonding and micro posts technologies in a power converter are
evaluated thanks to simulations. The realization of the micro posts on the semiconductor
die pads by electroplating is discussed. The influence of different parameters on the electroplating process is studied. An electrical validation of the dies with their electroplated
interconnections is presented. The dies with their micro posts must be bonded to DBC
substrates for example to realize the electrical connections with the other power converter elements. A solderless technique to bond the dies with their micro posts on a DBC
substrate is described : metallic interdiffusion joint technique.
Keywords : power module - semiconductor - integration - packaging - power density - interconnection - wire bonding technology - 3D packaging technologies - dry film
photoresist - electroplating - metallic interdiffusion joint technique
v
vi
Table des matières
Introduction générale
1
1 Etat de l’art sur les technologies d’interconnexion
puissance
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . .
1.2 Constituants d’un module de puissance . . . . . . .
1.3 Technologie d’interconnexion wire bonding . . . . .
1.4 Technologies d’interconnexion 3D . . . . . . . . . .
1.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . .
dans les modules de
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3
. 5
. 5
. 17
. 23
. 37
2 Technologie alternative d’interconnexion 3D basée sur des micro poteaux
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Limites des technologies d’interconnexion 3D actuelles . . . . . . . . . . . .
2.3 Nouvelle solution d’interconnexion 3D . . . . . . . . . . . . . . . . . . . . .
2.4 Evaluation du comportement électromagnétique des micro poteaux dans
un convertisseur de puissance . . . . . . . . . . . . . . . . . . . . . . . . .
2.5 Analyse thermique de la technologie micro poteaux . . . . . . . . . . . . .
2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 Procédés technologiques pour
3.1 Introduction . . . . . . . . .
3.2 Procédé de fabrication . . .
3.3 Electrodéposition . . . . . .
3.4 Couche d’accroche . . . . .
3.5 Matrices photosensibles . . .
3.6 Conclusion . . . . . . . . . .
la réalisation de micro poteaux
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
41
42
42
44
45
60
66
67
68
68
70
72
75
89
4 Réalisation et caractérisation électrique de la connectique micro poteaux
et présentation d’une solution de reprise de contacts sans brasure
91
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
4.2 Description du dispositif expérimental d’électrodéposition . . . . . . . . . . 92
4.3 Analyse du procédé d’électrodéposition . . . . . . . . . . . . . . . . . . . . 94
4.4 Mise en oeuvre de connectiques électrodéposées sur des puces semi-conductrices103
4.5 Solution de reprise de contacts sans brasure sur les micro poteaux . . . . . 109
4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Conclusion générale
119
Bibliographie
123
vii
viii
Table des figures
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
1.10
1.11
1.12
1.13
1.14
1.15
1.16
1.17
1.18
1.19
1.20
1.21
1.22
1.23
1.24
1.25
1.26
1.27
1.28
1.29
Représentation d’un module de puissance utilisant des fils de bonding [1]. . 5
Connecteurs externes intégrés dans un substrat AMB (Active Metal Brazing) [3]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Module de puissance IPM (Intelligent Power Modules) avec des connecteurs
externes déportés par des fils de bonding [4]. . . . . . . . . . . . . . . . . . 6
Tenue en tension de matériaux semi-conducteurs en fonction de la température d’emballement thermique (données internes du laboratoire AMPERE ). 8
Exemple de profil de refusion d’un alliage Sn62 /P b36 /Ag2 [1]. . . . . . . . . 8
Technologie LTJT [6]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Composition d’un substrat SMI. . . . . . . . . . . . . . . . . . . . . . . . . 11
Composition d’un substrat DCB. . . . . . . . . . . . . . . . . . . . . . . . 11
Procédé de fabrication d’un substrat DCB Al2 O3 [39]. . . . . . . . . . . . . 12
Fracture d’une céramique AlN dans un substrat DCB [6]. . . . . . . . . . . 13
Substrat DCB avec des dimples : vue du dessus (a) et vue en coupe (b) [39]. 13
Assemblage d’un substrat AMB Si3 N4 [3]. . . . . . . . . . . . . . . . . . . 14
Procédé d’encapsulation [1]. . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Refroidissement à air de plusieurs modules IGBT [1]. . . . . . . . . . . . . 16
Refroidissement double face à eau d’un interrupteur élémentaire ESW IGBT/diode
(3,3kV - 300A) [1]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Principe de fonctionnement d’un caloduc : transport de chaleur (a) et épanouissement de chaleur (b) [59]. . . . . . . . . . . . . . . . . . . . . . . . . 17
Rubans aluminium clad copper fixés sur une puce IGBT [67]. . . . . . . . . 17
Procédé wedge bonding [69]. . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Procédé ball bonding [69]. . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Fil de bonding en or de diamètre 76µm fixé par wedge bonding (a) et ball
bonding (b) sur un substrat SiN [71]. . . . . . . . . . . . . . . . . . . . . . 19
Bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec)
[75]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Déséquilibre des courants à la fermeture dans trois puces IGBT en parallèle
(bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec))
[75]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Répartition de la température sur une puce Si pour deux configurations
d’interconnexion (fils de bonding de diamètre 400µm) [77]. . . . . . . . . . 21
Deux modes de défaillance des fils de bonding durant des cyclages thermiques. 22
Pieds de fils de bonding recouverts d’une résine polymère [1]. . . . . . . . . 22
Dégradation d’une métallisation d’une puce durant le procédé wedge bonding (photographie Advanced Power Technology Europe). . . . . . . . . . . 23
Evolution de la densité de puissance dans les modules de puissance développés par Alstom-PEARL [51]. . . . . . . . . . . . . . . . . . . . . . . . . 23
Under Bump Metallization. . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Technologie direct solder interconnection [84]. . . . . . . . . . . . . . . . . 25
ix
1.30 Répartition de la température dans deux structures 3D : technologies solder
bump interconnection (a) et direct solder interconnection (b) [85]. . . . . .
1.31 Module de puissance MPIPPS [60]. . . . . . . . . . . . . . . . . . . . . . .
1.32 Technologie solder bump interconnection. . . . . . . . . . . . . . . . . . . .
1.33 Assemblage micro-électronique 3D avec la connectique bump [91]. . . . . .
1.34 Procédés de fabrication de la technologie solder bump interconnection :
Evaporation, électrodéposition, sérigraphie et stud bumping [90]. . . . . . .
1.35 Principe de la technologie flip chip [98, 96]. . . . . . . . . . . . . . . . . . .
1.36 Module de puissance utilisant la technologie solder bump interconnection
[84]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.37 Bumps cylindriques en cuivre brasés entre un sustrat DCB et une puce [50].
1.38 Module de puissance utilisant la technologie dimple array interconnnection
[84]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.39 Procédé de fabrication de la technologie dimple array interconnection [68].
1.40 Module de puissance IPEM (Integrated Power Electronics Module) utilisant
la technologie embedded power [105]. . . . . . . . . . . . . . . . . . . . . .
1.41 Procédé de fabrication de la technologie embedded power [105]. . . . . . . .
1.42 Comparaison des inductances parasites induites par les technologies embedded power et wire bonding dans un étage de puissance [106]. . . . . . . .
1.43 Schéma des flux thermiques dans la technologie embedded power [107]. . . .
1.44 Procédé de fabrication de la technologie power overlay [110]. . . . . . . . .
1.45 Module de puissance utilisant la technologie power overlay [110]. . . . . . .
1.46 Boîtier Press-Pack (photographie ABB ). . . . . . . . . . . . . . . . . . . .
1.47 Cellule de commutation utilisant la technologie Press-Pack [111]. . . . . .
1.48 Technologie thermosonic flip chip interconnection [112]. . . . . . . . . . . .
1.49 Machine thermosonic flip chip bonder [112]. . . . . . . . . . . . . . . . . .
1.50 Module de puissance SEMiX avec des contacts à ressort [65]. . . . . . . . .
1.51 Ressorts utilisés dans les modules de puissance MiniSKiiP (à gauche) et
SEMiX (à droite) [114]. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.52 Technologie spring pressure contact [115]. . . . . . . . . . . . . . . . . . . .
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
2.10
2.11
2.12
2.13
2.14
Assemblage 3D d’un convertisseur de puissance avec la technologie micro
poteaux. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Fissure dans un joint de brasure durant des cyclages thermiques (technologie dimple array interconnection) [68]. . . . . . . . . . . . . . . . . . . . .
Différentes géométries du joint de brasure dans la technologie solder bump
interconnection [118]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Fiabilité des différents joints de brasure dans la technologie solder bump
interconnection [118]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Technologie micro poteaux. . . . . . . . . . . . . . . . . . . . . . . . . . .
Convertisseur de puissance élévateur de tension et vue d’artiste de son
implémentation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Filtre d’entrée hybride à constantes localisées. . . . . . . . . . . . . . . . .
Représentation d’un élévateur de tension. . . . . . . . . . . . . . . . . . . .
Formes d’ondes idéales courant / tension d’un élévateur de tension. . . . .
Formes d’ondes courant / tension de l’élévateur de tension sans connectique.
Géométrie réalisée avec des connectiques par fils de bonding. . . . . . . . .
Géométrie réalisée avec des connectiques par micro poteaux. . . . . . . . .
Représentation du maillage 1D [75]. . . . . . . . . . . . . . . . . . . . . . .
Représentation du maillage 2D dans une plaque avec une borne d’entrée
du courant et deux sorties [75]. . . . . . . . . . . . . . . . . . . . . . . . .
x
25
26
27
27
27
28
28
29
30
30
31
32
32
32
33
33
34
35
35
36
36
37
37
42
43
43
44
44
45
46
46
47
50
51
51
53
53
2.15 Représentation sous Saber du circuit avec la technologie micro poteaux. . .
2.16 Tension VDS sans connectique et pour les technologies wire bonding et micro
poteaux, lors de l’ouverture du transistor MOSFET. . . . . . . . . . . . . .
2.17 Tension VGS sans connectique et pour les technologies wire bonding et micro
poteaux, lors de la fermeture du transistor MOSFET. . . . . . . . . . . . .
2.18 Représentation du circuit avec la technologie micro poteaux sous forme
d’impédance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.19 Représentation simplifiée du circuit avec la technologie micro poteaux sous
forme d’impédance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.20 Flux thermique dans un module de puissance avec les technologies d’interconnexion wire bonding (a) et 3D (b). . . . . . . . . . . . . . . . . . . . . .
2.21 Assemblage de la puce avec la technologie wire bonding. . . . . . . . . . . .
2.22 Assemblage de la puce avec la technologie micro poteaux. . . . . . . . . . .
2.23 Température de la puce avec les technologies micro poteaux et wire bonding
en fonction du coefficient d’échange thermique, pour une puissance de 4W.
2.24 Température de la puce avec les technologies micro poteaux et wire bonding
en fonction du coefficient d’échange thermique, pour une puissance de 20W.
54
3.1
3.2
3.3
3.4
69
69
71
3.5
3.6
3.7
3.8
3.9
3.10
3.11
3.12
3.13
3.14
3.15
3.16
3.17
3.18
3.19
3.20
3.21
3.22
3.23
3.24
Procédé de fabrication de la technologie micro poteaux. . . . . . . . . . . .
Procédé LIGA [121]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Principe de l’électrodéposition. . . . . . . . . . . . . . . . . . . . . . . . . .
Schéma de principe de l’évaporation utilisant un système de chauffage par
effet joule [125]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Schéma de principe de la pulvérisation cathodique [125]. . . . . . . . . . .
Bâti de dépôt par évaporation (photographie LAPLACE ). . . . . . . . . .
Puce MOSFET APT6035BVFR métallisée Cr/Cu. . . . . . . . . . . . . .
Photolithographie. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tournette (photographie LAPLACE ). . . . . . . . . . . . . . . . . . . . . .
Lift-off de la résine AZ5214E utilisée en positif. . . . . . . . . . . . . . . .
Lift-off de la résine AZ5214E inversée. . . . . . . . . . . . . . . . . . . . .
Composition d’un film photosensible sec [128]. . . . . . . . . . . . . . . . .
Effet de bord du substrat sur un film photosensible sec PerMX3000 (Dupont) et une résine [130]. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Photographie MEB d’une matrice en film photosensible sec Ordyl P-50100
(Elga Europe) d’épaisseur 90µm, utilisée pour l’électrodéposition de disques
dans les capteurs d’inertie (accéléromètre, gyroscope, . . . ) [131]. . . . . . .
Lamineuse (LAPLACE ). . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Principe du laminage d’un film photosensible sec. . . . . . . . . . . . . . .
Rugosité du film photosensible sec PM275 développé par oxyjet rotatif
pendant 2min30s (a) et ultrason pendant 3min30s (b). . . . . . . . . . . .
Suppression du film photosensible sec PM275 dans une solution d’acétone.
Photographies MEB d’ouvertures de 300µm*300µm obtenues dans 4 films
photosensibles secs PM275 laminés les uns sur les autres. . . . . . . . . . .
Représentation de l’angle de contact. . . . . . . . . . . . . . . . . . . . . .
Différentes configurations de mouillage en fonction de l’angle de contact. .
Appareil automatique de mesures d’angles de contact DIGIDROP (photographie LAPLACE ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Réacteur par plasma à décharges électriques en courant continu (photographie LAPLACE ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Influence de la durée du traitement par plasma argon sur l’angle de mouillage
de la solution électrolytique sur le film photosensible sec PM275. . . . . . .
xi
54
55
56
56
61
64
64
65
65
74
74
75
75
76
77
78
78
79
80
80
81
81
83
83
84
85
85
86
87
88
3.25 Angles de mouillage de la solution électrolytique sur le film photosensible
sec PM275 sans traitement (a) et avec un traitement par plasma argon
pendant 1min (b). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
3.26 Photographie MEB montrant l’abscence de croissance au centre d’un micro
poteau due au traitement par plasma argon sur l’échantillon pendant 1min,
avant l’électrodéposition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
3.27 Exemple d’un system-in-package. . . . . . . . . . . . . . . . . . . . . . . . 89
4.1
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
4.10
4.11
4.12
4.13
4.14
4.15
4.16
4.17
4.18
4.19
4.20
4.21
4.22
4.23
4.24
Dispositif expérimental d’électrodéposition. . . . . . . . . . . . . . . . . . . 92
Amenées de courant sur l’échantillon. . . . . . . . . . . . . . . . . . . . . . 93
Photographies MEB de micro poteaux pour un dépôt à 25◦ C (a) et 50◦ C (b). 93
Photographie de la cellule électrolytique avec les électrodes positionnées
verticalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et circulaires de diamètre 300µm (b), obtenus avec les électrodes positionnées
verticalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Profil de micro poteaux carrés obtenus avec les électrodes positionnées verticalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Photographie de la cellule électrolytique avec les électrodes positionnées
horizontalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et circulaires de diamètre 300µm (b), obtenus avec des électrodes fixées horizontalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Profil de micro poteaux carrés obtenus avec des électrodes fixées horizontalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de
1h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Profil de micro poteaux carrés pour un dépôt d’une durée de 1h. . . . . . . 98
Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de
6h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Profil de micro poteaux carrés pour un dépôt d’une durée de 6h. . . . . . . 99
Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de
8h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Photographie MEB (a) et profil (b) de micro poteaux pour un dépôt d’une
durée de 8h, obtenus après un polissage de 1µm. . . . . . . . . . . . . . . . 101
Evolution de la hauteur des micro poteaux en fonction du temps, pour une
densité de courant de 10mA/cm2 . . . . . . . . . . . . . . . . . . . . . . . . 102
Evolutions expérimentale et théorique de la hauteur des micro poteaux
carrés en fonction du temps, pour une densité de courant de 10mA/cm2 . . 102
Puce MOSFET APT6035BVFR : géométrie (a) et photographie MEB (b). 104
Puce MOSFET avant l’électrodéposition des poteaux en cuivre. . . . . . . 105
Photographie MEB de poteaux électrodéposés sur les grilles et les sources
de la puce MOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Assemblage de deux puces MOSFET avec des poteaux électrodéposés sur
un substrat céramique métallisé. . . . . . . . . . . . . . . . . . . . . . . . . 106
Principe de mesure de la caractéristique IDS en fonction de VDS de la puce
MOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Caractéristiques IDS en fonction de VDS de la puce MOSFET. . . . . . . . 107
Circuit utilisé pour la caractérisation électrique dynamique de la puce
MOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
xii
4.25 Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pour
une tension E de 100V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
4.26 Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pour
une tension E de 200V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
4.27 Diagramme binaire étain-cuivre [135]. . . . . . . . . . . . . . . . . . . . . . 110
4.28 Assemblage par interdiffusion métallique étain-cuivre d’une puce munie de
des micro poteaux sur un substrat DCB. . . . . . . . . . . . . . . . . . . . 110
4.29 Assemblage par interdiffusion métallique étain-cuivre de deux substrats DCB.111
4.30 Machine SPS (photographie CIRIMAT ). . . . . . . . . . . . . . . . . . . . 112
4.31 Principe du frittage flash [137]. . . . . . . . . . . . . . . . . . . . . . . . . 113
4.32 Evolution de la permittivité électrique en fonction de la température, d’une
nanocéramique de BaTiO3 obtenue par frittage conventionnel et flash [137]. 113
4.33 Profil du recuit pour un assemblage des deux substrats DCB à 300◦ C. . . . 114
4.34 Photographie d’assemblage de deux substrats DCB à 300◦ C avec une épaisseur d’étain de 0,5µm. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
4.35 Photographies MEB d’assemblage de deux substrats DCB à 300◦ C avec
une épaisseur d’étain de 1µm (a) et 0,5µm (b). . . . . . . . . . . . . . . . . 115
4.36 Profil du recuit pour un assemblage des deux substrats DCB à 200◦ C. . . . 115
4.37 Photographies MEB d’assemblage de deux substrats DCB à 200◦ C avec
une épaisseur d’étain de 1µm. . . . . . . . . . . . . . . . . . . . . . . . . . 116
4.38 Photographies MEB d’assemblage de deux substrats DCB à 200◦ C avec
une épaisseur d’étain de 0,5µm. . . . . . . . . . . . . . . . . . . . . . . . . 116
4.39 Procédé de fabrication de la technologie micro poteaux. . . . . . . . . . . . 120
4.40 Assemblage par interdiffusion métallique étain-cuivre d’une puce munie de
ses micro poteaux sur un substrat DCB. . . . . . . . . . . . . . . . . . . . 121
4.41 Photographie de deux substrats en cuivre assemblés par interdiffusion. . . . 122
xiii
xiv
Liste des tableaux
1.1
1.2
1.3
1.4
1.5
1.6
2.1
2.2
2.3
2.4
Propriétés physiques des matériaux semi-conducteurs à 25◦ C [6, 7]. . . .
Propriétés physiques d’alliages avec et sans Pb [16, 6, 17]. . . . . . . . . .
Propriétés physiques des céramiques isolantes [32, 3]. . . . . . . . . . . .
Propriétés mécaniques des céramiques isolantes [3]. . . . . . . . . . . . .
Caractéristiques physiques des matériaux utilisés pour la réalisation des
semelles et comparaison avec celles des principaux matériaux employés dans
un assemblage [45]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comparaison des technologies d’interconnexion actuelles en électronique de
puissance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. 7
. 9
. 11
. 13
Caractéristiques des micro poteaux et des fils de bonding. . . . . . . . . .
Surtension drain-source obtenue par les approches logicielle et matricielle.
Conductivité thermique de quelques matériaux utilisés en électronique de
puissance [48]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Quelques valeurs de coefficient d’échange thermique [120]. . . . . . . . . .
. 50
. 59
. 14
. 38
. 62
. 62
3.1
3.2
Propriétés physiques de matériaux pour les interconnexions [68, 16, 6]. . . 70
Bains électrolytiques : composition, température d’utilisation et densité de
courant cathodique [123, 112]. . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.1
Tableau récapitulatif des différentes manipulations d’électrodéposition. . . 100
xv
xvi
Introduction générale
Dans de nombreux domaines tels que le ferroviaire, l’automobile ou l’avionique, un
intérêt considérable est porté sur le développement de modules de puissance de moins en
moins volumineux avec d’excellentes performances électriques, thermiques et mécaniques.
La plupart des modules de puissance disponibles actuellement dans le commerce ont des
connexions électriques qui sont assurées par des fils de bonding. Malgré une bonne maturité technologique montrée au cours de nombreuses années d’utilisation et une bonne
connaissance de ses modes de défaillance, la technologie wire bonding a des limites électriques (inductance parasite importante, . . . ) et thermiques (refroidissement simple face,
. . . ) qui ne permettent pas de répondre à ce besoin. Dès lors, des technologies d’interconnexion 3D alternatives à la technologie wire bonding ont été développées essentiellement
en laboratoire. Ces technologies d’interconnexion 3D vont modifier le packaging du module
de puissance en passant d’une intégration planaire (technologie wire bonding) à une intégration tridimensionnelle ou 3D. Elles sont caractérisées par des connectiques de faibles
dimensions permettant ainsi de réduire considérablement les valeurs des inductances parasites, des résistances électriques et des résistances thermiques par rapport à un fil de
bonding. Elles permettent aussi un refroidissement double face des composants du module
de puissance. Cependant, ces technologies d’interconnexion 3D ont des limites à savoir un
procédé de mise en oeuvre complexe et une fiabilité restant encore à démontrer dans une
grande majorité de cas, qui expliquent en grande partie pourquoi les technologies d’interconnexion 3D ne sont quasiment pas employées dans les modules de puissance industriels.
Dans le cadre du projet ANR blanc 3DPHI, il nous est demandé de réaliser une
intégration 3D d’un circuit élévateur de tension 85V - 230V / 400V, 100W et 100kHz.
Cette intégration 3D n’est possible que grâce à l’utilisation d’éléments d’interconnexion
différents des fils de bonding. Pour cela, on se propose de développer une connectique
sur des puces semi-conductrices basée sur des micro poteaux électrodéposés, au sens de
multiple contacts au lieu d’un seul contact massif. L’un des intérêts de cette technologie est
de garantir l’obtention d’une puce d’épaisseur calibrée, évitant ainsi l’utilisation de cales
comme la plupart des technologies d’interconnexion mises au point en laboratoire. Par
la suite, les puces munies de leurs micro poteaux doivent être assemblées à des substrats
de types DCB (Direct Copper Bonding) pour réaliser les connexions électriques avec les
autres éléments du circuit. Une solution de reprise de contacts sans brasure sur le dessus
des micro poteaux est décrite.
La première partie du mémoire est consacrée à une synthèse des différents constituants
d’un module de puissance. Par la suite, un état de l’art sur les différentes technologies
d’interconnexion utilisées dans les modules de puissance (wire bonding et 3D) est réalisé.
Le deuxième chapitre présente tout d’abord les limites des technologies d’interconnexion 3D actuelles. Au vu de ces limites, une nouvelle solution d’interconnexion 3D sur
des puces semi-conductrices sans brasure et basée sur des micro poteaux électrodéposés
est ensuite décrite. Les perturbations induites par les éléments parasites des technologies
1
micro poteaux et wire bonding dans un circuit élévateur de tension sont évaluées et comparées par le biais de simulations. Enfin, une évaluation comparative de la température de
jonction moyenne de la puce MOSFET du circuit élévateur de tension avec les technologies
micro poteaux et wire bonding, est réalisée.
Une description du procédé de fabrication de la technologie micro poteaux sur des
puces semi-conductrices est faite dans le troisième chapitre. L’une des particularités de ce
procédé de fabrication est que la croissance des micro poteaux se fait à travers une matrice
en film photosensible sec, qui est une alternative intéressante aux solutions classiques types
résines.
Une cellule électrolytique permettant l’électrodéposition des micro poteaux est tout
d’abord décrite dans la dernière partie du manuscrit. Ensuite, une étude de l’influence
de certains paramètres sur le dépôt des micro poteaux et une évaluation de la vitesse de
croissance des micro poteaux sont présentées. Une vérification de l’intégrité d’une puce
avec des connectiques électrodéposées est réalisée à partir des caractéristiques électriques
statiques et dynamiques d’une puce MOSFET APT6035BVFR avec des poteaux massifs
électrodéposés. Enfin, une solution de reprise de contacts sans brasure sur le dessus des
micro poteaux permettant l’assemblage des puces munies de leurs micro poteaux sur un
substrat DCB, est décrite. Cette solution basée sur l’interdiffusion métallique étain-cuivre
est validée expérimentalement à travers l’assemblage de deux substrats types DCB.
2
Chapitre 1
Etat de l’art sur les technologies
d’interconnexion dans les modules de
puissance
Sommaire
1.1
1.2
Introduction . . . . . . . . . . . . . . . . . . . . . .
Constituants d’un module de puissance . . . . . .
1.2.1 Connexions électriques . . . . . . . . . . . . . . . .
1.2.1.1 Connexions internes . . . . . . . . . . . .
1.2.1.2 Connexions externes . . . . . . . . . . . .
1.2.2 Puces semi-conductrices . . . . . . . . . . . . . . .
1.2.3 Brasures . . . . . . . . . . . . . . . . . . . . . . . .
1.2.4 Substrats . . . . . . . . . . . . . . . . . . . . . . .
1.2.4.1 Substrat métallisé isolé . . . . . . . . . .
1.2.4.2 Substrat céramique DCB . . . . . . . . .
1.2.4.3 Substrat céramique brasé . . . . . . . . .
1.2.5 Semelles . . . . . . . . . . . . . . . . . . . . . . . .
1.2.6 Encapsulants . . . . . . . . . . . . . . . . . . . . .
1.2.7 Systèmes de refroidissement . . . . . . . . . . . . .
1.3 Technologie d’interconnexion wire bonding . . . .
1.3.1 Types de fils de bonding . . . . . . . . . . . . . . .
1.3.2 Procédés de mise en oeuvre . . . . . . . . . . . . .
1.3.2.1 Wedge bonding . . . . . . . . . . . . . . .
1.3.2.2 Ball bonding . . . . . . . . . . . . . . . .
1.3.3 Considérations électriques et thermiques . . . . . .
1.3.3.1 Considérations électriques . . . . . . . . .
1.3.3.2 Considérations thermiques . . . . . . . .
1.3.4 Modes de défaillance . . . . . . . . . . . . . . . . .
1.4 Technologies d’interconnexion 3D . . . . . . . . . .
1.4.1 Contacts brasés . . . . . . . . . . . . . . . . . . . .
1.4.1.1 Technologie direct solder interconnection
1.4.1.2 Technologie metal post interconnection . .
1.4.1.3 Technologie solder bump interconnection .
1.4.1.4 Technologie dimple array interconnection
1.4.2 Contacts par métallisations électrodéposées . . . .
1.4.2.1 Technologie embedded power . . . . . . .
3
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
5
5
5
5
6
7
8
10
10
11
13
14
15
15
17
17
18
18
18
19
19
21
22
23
23
24
26
26
29
31
31
1.4.2.2 Technologie power overlay . . . . . .
1.4.3 Contacts pressés et par ressorts . . . . . . . .
1.4.3.1 Contacts pressés . . . . . . . . . . .
1.4.3.2 Contacts par ressorts . . . . . . . .
1.5 Conclusion . . . . . . . . . . . . . . . . . . . . .
4
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
31
34
34
36
37
1.1
Introduction
Le développement de modules de puissance de plus en plus compacts avec d’excellentes
performances électriques, thermiques et mécaniques est recherché dans de nombreux domaines tels que le ferroviaire, l’automobile ou l’avionique. Pour répondre à ce besoin, des
améliorations sur le packaging du module de puissance sont à apporter notamment grâce à
l’utilisation de nouvelles technologies d’interconnexion. Dans ce chapitre, une description
des différents constituants d’un module de puissance est tout d’abord réalisée. Ensuite, à
partir de la littérature, un état de l’art sur les technologies d’interconnexion est présenté.
1.2
Constituants d’un module de puissance
Les modules de puissance actuels sont constitués de puces semi-conductrices (transistor MOSFET, transistor IGBT et diode) qui sont brasées sur un substrat céramique
métallisé (figure 1.1). Ce dernier intègre les pistes conductrices et assure une isolation
électrique entre les puces et le support sur lequel le module de puissance est fixé. Le substrat céramique métallisé est ensuite fixé sur une semelle qui assure le maintien mécanique
de l’assemblage et le transfert thermique vers la source froide. Les connexions électriques
à l’intérieur du module de puissance sont assurées par des fils de bonding. Enfin, l’assemblage est encapsulé grâce à un gel silicone. Pour maintenir la température de jonction
des composants en dessous d’une valeur critique pendant le cycle de fonctionnement, le
module de puissance est fixé sur un système de refroidissement. Ces différents éléments
sont décrits ci-dessous.
Fig. 1.1 – Représentation d’un module de puissance utilisant des fils de bonding [1].
1.2.1
Connexions électriques
1.2.1.1
Connexions internes
Les connexions électriques supérieures puces / substrat céramique, puces / puces et
puces / connecteurs externes sont réalisées généralement par des fils de bonding (figure
1.1). Dans certaines applications nécessitant une densité de puissance élevée, la technologie
5
wire bonding est remplacée par des technologies d’interconnexion 3D (solder bumps, metal
posts, . . . ) qui permettent une meilleure compacité du module de puissance. A côté de
l’objectif de compacité accrue, l’intégration 3D sans fil de bonding représente une solution
pour la réduction des éléments parasites de la connectique dans un module de puissance.
Ces éléments électriques parasites limitent l’utilisation des puces semi-conductrices bien
en dessous de leurs capacités. Les surtensions, sur-courants et intéractions puissancecommande sont les sièges de pertes supplémentaires par rapport à un fonctionnement
idéal.
1.2.1.2
Connexions externes
Les connexions du module de puissance avec l’extérieur (signaux de puissance et de
commande) sont faites par l’intermédiaire de connecteurs externes brasés sur la métallisation du substrat céramique. Pour éviter la brasure, élément de défaillance important, des
substrats céramiques avec des connecteurs intégrés dans la métallisation ont été développés (figure 1.2) [2, 3]. Une autre solution technologique propose le report des connecteurs
externes sur le boîtier [4]. Les liaisons électriques entre les connecteurs externes et la métallisation du substrat céramique sont réalisées dans ce cas par des fils de bonding soudés
par ultrasons (figure 1.3).
Fig. 1.2 – Connecteurs externes intégrés dans un substrat AMB (Active Metal Brazing)
[3].
Fig. 1.3 – Module de puissance IPM (Intelligent Power Modules) avec des connecteurs
externes déportés par des fils de bonding [4].
6
1.2.2
Puces semi-conductrices
Les puces semi-conductrices (transistor MOSFET, transistor IGBT et diode) sont
les éléments actifs d’un module de puissance. Elles sont constituées, d’une part d’un
matériau semi-conducteur (silicium (Si), carbure de silicium (SiC), nitrure de gallium
(GaN) ou diamant) dont l’épaisseur est de quelques centaines de micromètres, d’autre
part de deux métallisations : une sur la face arrière pour le brasage de la puce sur le
substrat céramique métallisé et une sur la face supérieure où seront réalisées les connexions
électriques supérieures (fils de bonding, solder bumps, metal posts, . . . ). Une couche de
passivation, qui recouvre la face supérieure de la puce, permet de réduire les risques de
claquage et de limiter les courants de fuite de surface de la puce.
La limite théorique en température du Si est généralement de 150◦ C pour des composants haute tension (tension de claquage d’environ 1000V), contre 250◦ C environ pour des
composants basse tension (tension de claquage inférieure à 100V) (figure 1.4) [5]. Pour
les applications haute tension (>200V) et haute température (>200◦ C), l’utilisation de
matériaux semi-conducteurs à grand gap (SiC, GaN ou diamant) est donc nécessaire. Le
tableau 1.1 montre les propriétés physiques des matériaux semi-conducteurs.
Tab. 1.1 – Propriétés physiques des matériaux semi-conducteurs à 25◦ C [6, 7].
Matériau Conductivité thermique Tenue diélectrique Energie de Gap
(W/m.K)
(kV/cm)
(eV)
Si
150
200
1,1
SiC-3C
450
1200
2,2
SiC-4H
450
2000
3,26
SiC-6H
450
2400
3
GaN-3C
130
1000
3,27
GaN-2H
130
3300
3,29
diamant
2000 - 2200
5600
5,45
Malgré leurs bonnes propriétés thermiques et électriques, les composants de puissance
en diamant actuels sont des prototypes développés en laboratoire [8]. Concernant les composants de puissance en SiC, des diodes Schottky haute température (600V et 1200V) et
des transistors JFET haute température sont disponibles actuellement dans le commerce
[6]. En revanche, pour le domaine de la forte puissance, de nombreux prototypes (transistors MOSFET SiC [9], transistors JFET SiC [10], diodes PIN haute tension [11], . . . )
sont en cours de développement dans les laboratoires. Bien que le convertisseur tout SiC
ne soit pas encore commercialisé, des recherches menées sur ce thème démontrent déjà le
fort potentiel de cette solution pour les applications de puissance à haute température
[12, 13]. Enfin, du fait des difficultés technologiques qu’il engendre, le GaN est encore très
peu utilisé dans les composants de puissance [14].
7
Fig. 1.4 – Tenue en tension de matériaux semi-conducteurs en fonction de la température
d’emballement thermique (données internes du laboratoire AMPERE ).
1.2.3
Brasures
L’assemblage des différents éléments d’un module de puissance est réalisé par des
brasures dont l’épaisseur est comprise entre quelques dizaines et une centaine de micromètres. Les propriétés recherchées au niveau de la brasure sont une bonne conductivité
électrique, une bonne conductivité thermique et une bonne tenue mécanique. Le brasage
de deux éléments s’opère de la façon suivante :
1. Dépôt de la pâte à braser entre les deux éléments par sérigraphie ou une dispenseuse ;
2. Refusion de l’ensemble suivant le profil adapté à une température au moins égale à
la température « liquidus » de l’alliage (figure 1.5). Le contrôle du profil de refusion
permet de limiter la formation d’intermétalliques qui fragilisent la brasure ;
3. Refroidissement jusqu’à la température ambiante.
Fig. 1.5 – Exemple de profil de refusion d’un alliage Sn62 /P b36 /Ag2 [1].
En électronique, l’alliage le plus souvent utilisé est le Sn63 /P b37 dont la température
eutectique est de 183◦ C. L’alliage Sn63 /P b37 n’étant pas adapté pour des applications
haute température, des alliages à très forte teneur en plomb sont apparus tels que l’alliage Sn5 /P b95 dont la température « liquidus » est de 312◦ C. Une directive européenne
RoHS (Restriction of the use of certain Hazardous Substances in electrical and electric
equipment) est entrée en vigueur en 2006 sous l’égide du Parlement Européen et vise à
réduire l’utilisation de substances dangereuses dans les équipements électriques et électroniques, dont le plomb [1, 15]. Cette directive ne s’applique pas encore dans quelques
8
secteurs tels que l’avionique, l’automobile et le militaire. Le tableau 1.2 présente les propriétés physiques de quelques alliages avec et sans plomb.
Tab. 1.2 – Propriétés physiques d’alliages avec et sans Pb [16, 6, 17].
Matériau
Température Température
CTE
Conductivité Résistivité
◦
solidus
liquidus
(ppm/ C)
thermique
électrique
(◦ C)
(◦ C)
(W/m.K)
(µΩ.cm)
Sn63 /P b37
183
183
25,5 @25◦ C
51 @25◦ C
14,9
◦
Sn5 /P b95
308
312
30 @20 C
23 @85◦ C
19,5
Sn96,5 /Ag3,5
221
221
18 - 22
33@85◦ C
12,3
Sn99,3 /Cu0,7
227
227
10 - 15
Sn95,5 /Ag4 /Cu0,5
217
222
23
55
10 - 15
Les alliages Sn/Ag et Sn/Ag/Cu (SAC) semblent être des solutions intéressantes pour
remplacer les alliages à base de plomb [18, 15]. Pour des applications haute température
(très nettement supérieures à 200◦ C), les brasures sans plomb économiques et fiables ne
semblent pas encore disponibles. Les brasures à base d’or, dont le coût limite l’utilisation
et les problèmes de formation d’intermétalliques fragilisent l’assemblage, pourraient supporter ces niveaux de contraintes thermiques [19]. Une autre alternative désignée sous le
terme de Low Temperature Joining Technique (LTJT) permet un assemblage à base de
poudre d’argent, d’une puce semi-conductrice sur un substrat (figure 1.6) [20, 21]. Cet assemblage s’effectue dans une atmosphère contrôlée, à une température inférieure à 250◦ C
et sous une pression entre trente et quarante mégapascals. Les performances électriques et
thermiques de la technologie LTJT sont supérieures à celles des brasures traditionnelles.
A titre d’exemple, la conductivité thermique et la résistivité électrique de la technologie LTJT sont respectivement de 250W/m.K et 1,59µΩ.cm tandis que la conductivité
thermique et la résistivité électrique d’une brasure Sn63 /P b37 sont respectivement de
51W/m.K et 14,9µΩ.cm [6]. Par ailleurs, cette technologie a montré sa fonctionnalité jusqu’à 300◦ C. Cependant, la fiabilité de la technologie LTJT reste encore à démontrer même
si des essais ont montré que la durée de vie d’un assemblage avec la technologie LTJT
serait vingt fois supérieure à celle obtenue avec un assemblage brasé [6, 20].
Fig. 1.6 – Technologie LTJT [6].
9
La défaillance d’un assemblage par brasure d’une puce sur un substrat céramique ou
d’un substrat céramique sur une semelle est principalement d’origine thermomécanique
[6, 22]. Lors du cyclage thermique, la différence des coefficients de dilatation thermique
(CTE) des matériaux en contact avec la brasure engendre des contraintes mécaniques
dans la brasure entraînant sa délamination voire sa fissure. La fissure dans la brasure
apparaît souvent dans les angles de cette dernière car les sollicitations mécaniques y sont
les plus importantes [23]. Par ailleurs, une brasure de grande surface (brasure substrat
céramique / semelle) est plus sollicitée mécaniquement qu’une brasure de faible surface
(brasure puce / substrat céramique) [6, 24]. Afin de réduire les contraintes dans la brasure,
l’utilisation de matériaux avec des CTE proches est donc souhaitable. Par exemple, dans le
cas d’un assemblage substrat céramique / semelle, la solution utilisant une semelle AlSiC
(matrice d’aluminium renforcée de particules de carbure de silicium) engendre moins
de contraintes mécaniques qu’une solution utilisant une semelle Cu [25]. Enfin, durant
l’assemblage d’une puce sur un substrat DCB (Direct Copper Bonding) par exemple, la
formation d’un composé intermétallique dû à la diffusion de l’alliage dans le cuivre du
substrat DCB fragilise la brasure et se traduit par l’apparition de fissures au niveau de
l’interface de la brasure et du composé intermétallique [26].
La brasure peut être remplacée dans certaines applications par des colles conductrices.
Cependant, leurs performances électriques et thermiques semblent moins bonnes que celles
des brasures traditionnelles. A titre d’exemple, la colle époxy chargée argent EPO-TEK
4110 développée par Epoxy Technology Inc. a une conductivité thermique de 1,5W/m.K
et une résistivité électrique de 5mΩ.cm (à 25◦ C) [27] tandis qu’une brasure Sn63 /P b37 a
une conductivité thermique de 51W/m.K et une résistivité électrique de 14,9µΩ.cm.
1.2.4
Substrats
Le substrat intégre les pistes conductrices et assure une isolation électrique entre les
puces semi-conductrices et le support sur lequel le module de puissance est fixé. Il doit
aussi favoriser l’extraction des calories des puces vers le système de refroidissement. Enfin,
d’un point de vue thermomécanique, son rôle est d’homogénéiser les CTE entre la semelle
et les puces. L’isolation électrique est assurée par des diélectriques organiques ou des
céramiques. Les différents substrats utilisés dans les modules de puissance sont présentés
ci-dessous.
1.2.4.1
Substrat métallisé isolé
Le Substrat Métallisé Isolé (SMI) est constitué d’un support métallique (0,5mm 3mm), qui est recouvert d’une faible couche de diélectrique (50µm - 100µm) et d’une
couche de cuivre (35µm - 240µm) (figure 1.7) [28, 29, 30]. Le support métallique qui joue
le rôle de semelle est en aluminium ou en cuivre. Concernant le diélectrique, il peut être une
résine verre époxy pour des raisons économiques, une résine époxy chargée ou un polymide
permettant d’atteindre des températures proches de 200◦ C [31, 29]. Malgré un procédé de
mise oeuvre simple et un coût acceptable, le substrat SMI est difficilement utilisable dans
les environnements où les contraintes thermiques sont importantes. En effet, dans le cas
de la résine époxy, une étude montre que ses propriétés sont dégradées au-delà de 160◦ C
[19]. Par ailleurs, les solutions polymides, dont les températures d’utilisation sont proches
de 200◦ C, ont des propriétés thermiques, électriques et mécaniques qui ne permettent pas
de les utiliser dans des environnements sévères.
10
Fig. 1.7 – Composition d’un substrat SMI.
1.2.4.2
Substrat céramique DCB
Le substrat DCB (Direct Copper Bonding), très répandu dans les modules de puissance, est constitué d’une céramique (alumine polycristalline (Al2 03 ), nitrure d’aluminium
(AlN) ou oxyde de béryllium (BeO)) sur lequel est déposé sur les deux faces une métallisation en cuivre (figure 1.8). L’épaisseur standard est de 635µm pour la céramique et
300µm pour la métallisation en cuivre [28]. Le tableau ci-dessous présente les propriétés
physiques des céramiques isolantes.
Fig. 1.8 – Composition d’un substrat DCB.
Tab. 1.3 – Propriétés physiques des céramiques isolantes [32, 3].
Matériau
Al2 O3
AlN
BeO
Si3 N4
(SN460 de Kyocera)
CTE
7,2
4,1
8
2 - 3,4
(ppm/◦ C)
Conductivité thermique
25
200
250
60
(W/m.K)
Tension de claquage
15
15
10
15
(kV/mm)
Module de Young
397
320
345
300
(GPa)
Contrainte maximale
350 - 400 350 - 400 200 - 250
850
à la flexion (MPa)
D’après le tableau 1.3, on constate que l’Al2 03 a une faible conductivité thermique
(25W/m.K), ce qui limite son utilisation à des applications de faible densité de puissance
[33, 34]. Cependant, l’Al2 03 par rapport aux autres céramiques est la moins onéreuse, ce
qui la rend intéressante pour des applications où le facteur économique est important.
Concernant l’AlN, il a une bonne conductivité thermique (200W/m.K) par rapport à
l’Al2 03 et un CTE (4,1ppm/◦ C) proche du silicium (3,5ppm/◦ C) qui permet de réduire
les contraintes thermomécaniques au niveau de la brasure utilisée pour la fixation de la
puce sur le substrat céramique. Les performances électriques, thermiques et mécaniques
de l’AlN compensent le coût important des substrats DCB en AlN par rapport à celui des
substrats DCB en Al2 03 , et permettent une utilisation de celui-ci dans les applications
haute température (supérieure à 400◦ C) [35]. Malgré une conductivité thermique supérieure aux autres céramiques (250W/m.K), le béryllium est très rarement utilisé pour des
raisons de toxicité et un coût non négligeable (dix fois supérieur à celui de l’Al2 03 ) [6].
Le procédé de fabrication d’un substrat DCB Al2 O3 est présenté sur la figure 1.9
[36, 37]. La céramique Al2 O3 est portée sous une atmosphère pressurisée de dioxygène,
11
à une température proche de la fusion des films de cuivre (entre 1065◦ C et 1080◦ C), qui
sont en contact avec la céramique. Une liaison mécanique très forte entre la céramique et
les métallisations en cuivre est garantie en mettant l’ensemble céramique - cuivre à une
température proche de la fusion du cuivre.
Concernant la réalisation d’un substrat DCB AlN, le procédé est identique à celui
utilisé pour l’Al2 O3 , mais auparavant une étape d’oxydation de l’AlN est nécessaire pour
réaliser la couche d’Al2 O3 [37, 38].
Fig. 1.9 – Procédé de fabrication d’un substrat DCB Al2 O3 [39].
Durant des cycles de température de grande amplitude, le substrat DCB subit des
contraintes thermomécaniques liées aux différences de CTE entre les métallisations cuivre
et la céramique. Au cours du temps, la fatigue et le durcissement de la métallisation
cuivre entraîne le décollement du cuivre du substrat DCB. Ce décollement engendre des
contraintes dans la céramique se traduisant par une fissuration de cette dernière (figure
1.10) [40, 6]. Afin de réduire les contraintes dans la céramique, différentes solutions sont
possibles [39, 40] :
– Utilisation d’une céramique plus rigide telle que le Si3 N4 (substrat AMB (Active
Metal Brazing)) ;
– Diminution de l’épaisseur des métallisations en cuivre et plus particulièrement celle
de la face supérieure du substrat DCB ;
– Remplacement de la métallisation en cuivre par l’aluminium, qui offre une limite
d’élasticité plus faible et une plasticité plus marquée que le cuivre (substrat DAB
(Direct Aluminium Bonding)) ;
– Réalisation de dimples qui permettent de réduire localement l’épaisseur de la métallisation (figure 1.11).
Le substrat DCB comme tout isolant électrique est confronté aux problèmes de décharges partielles. Ce phénomène dépendant de la distribution et de la fréquence du champ
électrique, apparait notamment aux bords des métallisations du substrat DCB [41, 42].
12
Fig. 1.10 – Fracture d’une céramique AlN dans un substrat DCB [6].
Fig. 1.11 – Substrat DCB avec des dimples : vue du dessus (a) et vue en coupe (b) [39].
1.2.4.3
Substrat céramique brasé
Le principal intérêt d’un substrat en niture de silicium (Si3 N4 ) est sa très grande
résistance mécanique par rapport aux céramiques Al2 O3 et AlN (tableau 1.4) [3]. Cette
propriété permet, d’une part d’être moins sujet à l’apparition de fissures durant des cycles
de température de forte amplitude, d’autre part d’envisager un assemblage sur le système
de refroidissement sans l’utilisation d’une semelle. La réalisation de substrats DCB Si3 N4
n’étant pas possible, des substrats céramiques brasés appelés AMB (Active Metal Brazing)
ont été développés [3]. L’assemblage des métallisations en cuivre (200µm - 500µm) sur
la céramique Si3 N4 s’effectue par une brasure Ti/Ag/Cu (figure 1.12) [3]. La technologie
AMB est aussi employée pour la réalisation de substrats AlN avec des métallisations en
cuivre. Comme dans le cas de la céramique Si3 N4 , une brasure Ti/Ag/Cu est utilisée
pour la fixation des métallisations en cuivre sur l’AlN [43]. Enfin, cette technologie est
utilisée pour la fabrication de substrats Al2 O3 ou AlN avec des métallisations en aluminium appelés DAB (Direct Aluminium Bonding) [44]. L’assemblage des métallisations
en aluminium sur la céramique est fait par l’intermédiaire d’une fine couche d’aluminium. L’aluminium ayant une faible limite d’élasticité et entrant rapidement en zone de
plasticité, les contraintes exercées dans la céramique sont réduites ce qui limite le risque
d’apparition de fissures dans la céramique.
Tab. 1.4 – Propriétés mécaniques des céramiques isolantes [3].
Matériau
Al2 O3 96% AlN
Si3 N4
(SN460 de Kyocera)
Contrainte maximale
350
400
850
à la flexion (MPa)
Tenacité à la
3,3
2,7
5
−0.5
rupture (MPa.m )
13
Fig. 1.12 – Assemblage d’un substrat AMB Si3 N4 [3].
1.2.5
Semelles
La semelle est fixée sur la métallisation inférieure du substrat céramique puis assemblée
sur le système de refroidissement. Elle assure le maintien mécanique de l’assemblage. Par
ailleurs, elle doit avoir de bonnes propriétés mécaniques (un CTE proche des constituants
de l’assemblage, une bonne rigidité et un faible poids, . . . ) et thermiques (une bonne
conductivité thermique, . . . ). Les matériaux utilisés pour la réalisation des semelles sont
le cuivre qui est souvent employé dans les assemblages de module de puissance où le
facteur économique est important, l’AlSiC (matrice d’aluminium rénforcée de particules
de carbure de silicium), le cuivre tungstène (CuW), le cuivre molybdène (CuMo) ou le
kovar (Ni/Fe). Les propriétés physiques de ces différents matériaux comparées avec celles
des principaux matériaux employés dans un assemblage sont présentées dans le tableau
1.5.
Tab. 1.5 – Caractéristiques physiques des matériaux utilisés pour la réalisation des semelles et comparaison avec celles des principaux matériaux employés dans un assemblage
[45].
Matériau
CTE
Conductivité thermique Densité volumique
◦
(ppm/ C) (W/m.K) @25◦ C - 150◦ C
(g/cm3 )
Cu
17,8
398
8,96
AlSiC (60% SiC)
6,5 - 9
170 - 200
3
CuW (10% - 20% Cu)
6,5 - 8,3
180 - 200
15,7 - 17
CuMo (15% - 20% Cu)
7-8
160 - 170
10
Ni/Fe
5,2
11 - 17
8,1
Al2 O3
6,5
20 - 30
3,98
AlN
4,5
170 - 200
3,3
Si
4,2
151
2,3
Al
23,6
238
2,7
D’après le tableau 1.5, on constate que le cuivre a une bonne conductivité thermique
(398W/m.K). Cependant, son CTE (17,8ppm/◦ C) éloigné de ceux des constituants d’un
assemblage, engendre des contraintes thermomécaniques dans l’assemblage. Pour diminuer
celles-ci, une couche compensatrice entre la semelle et le substrat peut être ajoutée, mais
cette dernière engendre une résistance thermique supplémentaire dans la structure [25].
Le cuivre peut être remplacé par les matériaux AlSiC, CuW, CuMo ou Ni/Fe, qui ont
un CTE moins élévé que celui du cuivre. L’AlSiC (60% de SiC) possède un CTE ajustable
en modifiant le ratio Al/SiC compris entre 6,5ppm/◦ C et 9ppm/◦ C. Il a aussi une faible
densité volumique (trois fois moins élevée que celle du cuivre) réduisant ainsi le poids
de l’assemblage. Enfin, le coût de l’AlSiC est moins important que celui des matériaux
CuW et CuMo [25]. Concernant le CuW et le CuMo, ils ont une conductivité thermique
similaire à celle de l’AlSiC (entre 170W/m.K et 200W/m.K). En revanche, leurs densités
volumiques sont élevées. Le Ni/Fe dont le CTE (5,2ppm/◦ C) est proche de ceux des
14
constituants d’un assemblage, a une utilisation limitée car sa conductivité thermique est
très faible (entre 11W/m.K et 17W/m.K).
1.2.6
Encapsulants
Avant la fermeture du boîtier du module de puissance, qui est principalement en matériau polymère [24], un encapsulant est déposé sur les composants. L’encapsulant souvent
utilisé est du gel diélectrique silicone. Le gel silicone permet, d’une part de renforcer l’isolation électrique, d’autre part de protéger les puces semi-conductrices de l’air (humidité
et oxydation). De plus, il améliore la tenue aux décharges partielles dues notamment aux
défauts des métallisations des substrats DCB [46, 47]. Les produits standards de gel silicone ont une température d’utilisation limitée à 200◦ C et un CTE très élevé de l’ordre de
200ppm/◦ C [24].
La figure 1.13 montre le procédé d’encapsulation. Durant la phase de remplissage
du module de puissance par le gel silicone, un environnement dépressurisé à 100Pa est
nécessaire pour éviter la formation de bulles. En effet, les bulles d’air résiduelles sont des
lieux propices aux décharges partielles pouvant provoquer une réduction de la tenue en
tension et un veillissement prématuré du module de puissance [24].
Fig. 1.13 – Procédé d’encapsulation [1].
1.2.7
Systèmes de refroidissement
Pour maintenir la température de jonction d’un composant en dessous de sa valeur
critique pendant le cycle de fonctionnement d’un module de puissance, un système de
refroidissement est utilisé. Celui-ci doit avoir de bonnes performances thermiques, un
faible poids et un minimum d’interfaces entre les puces et le refroidisseur. Le choix du
système de refroidissement se fait en fonction du nombre et type de composants à refroidir,
des pertes générées par chaque composant, du mode de refroidissement souhaité et de
l’intégration du système dans son environnement final.
Le dissipateur thermique de type radiateur à ailettes est un système de refoidissement
robuste avec un coût acceptable (figure 1.14) [1, 48]. En revanche, sa masse et son encombrement sont importants et ses performances sont moins bonnes que d’autres types de
système de refroidissement, comme par exemple les plaques à eau [1, 48]. Grâce à l’apparition d’interconnexions 3D (solder bumps, metal posts, . . . ) remplaçant les fils de bonding,
15
un refroidissement double face est possible, permettant ainsi d’extraire des calories par le
dessus des puces [49, 50]. La figure 1.15 montre un interrupteur élémentaire ESW (Elementary Switch) 3,3kV - 300A développé par Alstom-PEARL et utilisé dans le domaine
de la traction ferroviaire. Cet interrupteur intègre une connectique bump, qui permet de
réaliser un refroissement double face des différents élements actifs de l’interrupteur. Les
performances thermiques de ce refroidissement double face à eau sont : densité du flux de
chaleur dissipée d’environ 250W/cm2 , 30% des calories des composants extraites par le
dessus et 70% des calories des composants extraites par le dessous [51, 50]. Afin de limiter
le nombre d’interfaces entre les puces et le refroidisseur, des systèmes de refroidissement
intègrés dans la semelle [25, 45] voire dans le substrat [52, 53, 54, 55, 56] du module
de puissance sont apparus. Enfin, des caloducs micrométriques en silicium fixés sous les
puces ont été développés et offrent des performances thermiques très intéressantes (figure
1.16) [57, 58, 59]. Ils permettent de transporter les calories et de déporter le système de
refroidissement (figure 1.16 (a)). Dans la zone chauffée appelée évaporateur, le liquide
s’évapore et la vapeur vient se condenser dans la zone refroidie (appelée condenseur). Ce
condensat retourne vers l’évaporateur grâce à l’effet de la capillarité établi par le milieu
poreux qui tapisse la paroi intérieure du caloduc. Les caloducs micrométriques en silicium
peuvent être utilisés aussi comme répartiteurs de chaleur (figure 1.16 (b)).
Fig. 1.14 – Refroidissement à air de plusieurs modules IGBT [1].
Fig. 1.15 – Refroidissement double face à eau d’un interrupteur élémentaire ESW
IGBT/diode (3,3kV - 300A) [1].
16
Fig. 1.16 – Principe de fonctionnement d’un caloduc : transport de chaleur (a) et épanouissement de chaleur (b) [59].
1.3
Technologie d’interconnexion wire bonding
Les procédés de mise en oeuvre, les considérations électriques et thermiques, et les
modes de défaillance de la technologie wire bonding sont décrits dans cette partie.
1.3.1
Types de fils de bonding
Les fils de bonding utilisés dans les modules de puissance pour réaliser les connexions
électriques ont un diamètre compris entre 100µm et 500µm [60]. Les fils de bonding sont
généralement en aluminium (Al) associé, avec des proportions de quelques ppm, à des
alliages contre la corrosion de l’aluminium (nickel) et pour le durcissement de l’aluminium
(silicium ou magnésium) ou en or (Au) [61, 62]. Ils peuvent être aussi en cuivre (Cu) ou
en argent (Ag) [63].
Pour des courants importants dans une puce, les fils de bonding mis en parallèle
peuvent être remplacés par un ruban. Bien qu’il soit moins flexible qu’un fil de bonding, le ruban offre des performances électriques intéressantes et sa mise en place sur une
métallisation d’une puce est moins coûteuse que celle de plusieurs fils de bonding [64, 65].
Le ruban, généralement en aluminium, a une épaisseur de quelques centaines de micromètres et une largeur de quelques millimètres. Pour éviter la corrosion de l’aluminium,
des rubans en Al/Ni ont été réalisés [66, 67]. Par ailleurs, pour mimimiser les contraintes
thermomécaniques dans le ruban dues aux différences des CTE entre l’alumimium et le
silicium, des rubans aluminium clad copper ont été développés (figure 1.17) [67]. Les rubans aluminium clad copper sont des rubans en aluminium (50µm d’épaisseur) recouverts
de cuivre (150µm d’épaisseur). Le cuivre par rapport à l’aluminium a un CTE plus proche
du silicium et de bonnes performances électriques et thermiques. Par contre, étant donné
qu’il est difficile de fixer du cuivre directement sur la métallisation de la puce, l’ajout de
l’aluminium a donc été nécessaire.
Fig. 1.17 – Rubans aluminium clad copper fixés sur une puce IGBT [67].
17
1.3.2
Procédés de mise en oeuvre
Pour la mise en oeuvre des fils de bonding sur des puces, deux techniques matures et
fiables sont utilisées à savoir le wedge bonding et le ball bonding. Celles-ci sont décrites
ci-dessous.
1.3.2.1
Wedge bonding
Le wedge bonding consiste à souder un fil de bonding aluminium ou or par ultrasons
à température ambiante (figure 1.18) [68, 69]. Le fil de bonding est amené par un outil
appelé stylet ou aiguille, puis appliqué sur le premier plot à souder. La liaison entre le fil
de bonding et la zone à connecter s’effectue en combinant force (entre 0,25N et 0,45N)
[70] et vibration ultrasonore. Il s’agit d’une soudure « à froid ». L’énergie ultrasonique
entraîne un ramollissement du fil de bonding semblable à l’effet obtenu par une élévation
de température. Le fil est ensuite guidé par l’outil sur le second plot à souder et une
soudure « à froid » est réalisée. La soudure étant effectuée à froid, la formation de composés
intermétalliques est évitée. Le wedge bonding est aussi une des techniques utilisée pour le
cablâge de rubans.
Fig. 1.18 – Procédé wedge bonding [69].
1.3.2.2
Ball bonding
Le ball bonding consiste à passer un fil de bonding d’or à travers un capillaire chauffé
entre 100◦ C et 200◦ C (figure 1.19) [68, 69]. La boule formée à la sortie du capillaire par la
décharge d’un condensateur ou par une flamme d’hydrogène est soudée sur le premier plot.
Le capillaire est ensuite déplacé pour effectuer la deuxième soudure sur le deuxième plot.
Cette deuxième étape du ball bonding est similaire au wedge bonding. Quand la soudure
est finie, la partie restante du fil de bonding est enlevée par le capillaire.
Fig. 1.19 – Procédé ball bonding [69].
Le ball bonding utilise deux techniques : la thermocompression et le cablâge thermosonique [68, 69]. La thermocompression permet d’obtenir une jonction par diffusion, avec
apport d’une force comprise entre 0,3N et 1,5N [70] et de chaleur. Le maintien du substrat
à une température relativement élevée (entre 300◦ C et 500◦ C) est le principal inconvénient de cette technique [68]. La deuxième technique appelée câblage thermosonique, a
18
remplacé la thermocompression dans la plupart des applications. Comme précédemment,
une diffusion métal / métal est réalisée sous une force comprise entre 0,3N et 0,9N [70]
mais à température moins élevée (substrat maintenu entre 100◦ C et 150◦ C) [68]. L’énergie
ultrasonore appliquée à l’interface Al / boule d’or permet d’obtenir une bonne jonction.
Le câblage thermosonique est aussi employé pour la fixation des fils de bonding en cuivre.
La figure 1.20 montre un fil de bonding en or fixé par wedge bonding et ball bonding
sur un substrat en nitrure de silicium (SiN).
Fig. 1.20 – Fil de bonding en or de diamètre 76µm fixé par wedge bonding (a) et ball
bonding (b) sur un substrat SiN [71].
1.3.3
Considérations électriques et thermiques
1.3.3.1
Considérations électriques
Un fil de bonding se comporte comme une inductance parasite comprise généralement
entre 15nH et 30nH [72]. Cette inductance parasite entraîne des surtensions au niveau
de l’interrupteur de puissance lors du turn-off qui peuvent endommager ce dernier, et
provoque des perturbations sur le signal de commande de l’interrupteur de puissance [73,
74, 72]. Par ailleurs, cette inductance parasite engendre aussi une augmentation des temps
de commutation au niveau de l’interrupteur puissance et donc des pertes par commutation
plus importantes. Pour réduire ces pertes par commutation, une diminution de la fréquence
de découpage de l’interrupteur de puissance est possible, mais ceci nécessite un circuit de
filtrage d’une taille plus importante. Pour conserver une fréquence de découpage élevée
tout en ayant des pertes par commutation acceptables, une réduction de la valeur de
l’inductance parasite de la connectique est donc souhaitée. Pour cela, le fil de bonding
doit être remplacé par un autre élément d’interconnexion avec des faibles dimensions.
Enfin, lors de la mise en parallèle de plusieurs puces, les inductances parasites provoquent
un déséquilibre au niveau des courants circulant dans les puces lors de la commutation
[73, 72]. La figure 1.22 montre un résultat de simulation obtenu grâce aux logiciels InCA et
Saber et mettant en évidence le déséquilibre des courants à la fermeture dans trois puces
IGBT en parallèle, qui sont intégrées dans un bras d’onduleur d’un module de puissance
Sixpack 1200V - 450A (Eupec) (figure 1.21).
19
Fig. 1.21 – Bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec)
[75].
Fig. 1.22 – Déséquilibre des courants à la fermeture dans trois puces IGBT en parallèle
(bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec)) [75].
20
1.3.3.2
Considérations thermiques
Dans un module de puissance utilisant la technologie wire bonding, le refroidissement
des puces semi-conductrices ne peut se faire que par la face arrière de celles-ci [60, 76].
Des études ont montré que la répartition des fils de bonding sur une puce peut permettre
de diminuer légèrement la température de cette dernière [77]. La figure 1.23 montre la
répartition de la température sur une puce Si pour deux configurations d’interconnexion.
La deuxième configuration où les fils de bonding sont répartis sur toute la métallisation de
la puce permet de diminuer la température d’environ 5◦ C pour un courant compris entre
60A et 100A par rapport à la première configuration où les fils de bonding sont alignés
verticalement sur la métallisation de la puce.
Le refroidissement des puces utilisant la technologie wire bonding se faisant uniquement
sur une seule face, il est donc nécessaire de remplacer les fils de bonding par d’autres
connectiques de manière à extraire des calories par le dessus des puces, et ainsi réaliser
un refroidissement double face de celles-ci.
Fig. 1.23 – Répartition de la température sur une puce Si pour deux configurations
d’interconnexion (fils de bonding de diamètre 400µm) [77].
21
1.3.4
Modes de défaillance
Les fils de bonding subissent des excursions thermiques successives causées par des
phases transitoires d’injection de puissance et par l’environnement. Ces variations cycliques de la température répétées engendrent des contraintes thermomécaniques sur le fil
de bonding dues à la différence des CTE entre les matériaux en contact (fil de bonding en
aluminium et puce en silicium) et conduisant ainsi au viellissement puis à la défaillance du
fil de bonding [78, 79, 80, 26]. Les figures 1.24 (a) et 1.24 (b) présentent respectivement
le décollement de fils de bonding et la fissuration d’un pied de fil de bonding dus aux
contraintes thermomécaniques induites lors des injections cycliques de courants.
(a) Décollement de fils de (b)
Fissuration
bonding de la métallisa- d’un pied de fil de
tion Al d’une diode [20] bonding [26]
Fig. 1.24 – Deux modes de défaillance des fils de bonding durant des cyclages thermiques.
Pour améliorer la fiabilité du fil de bonding, deux solutions peuvent être envisagées.
La première solution consiste à déposer une résine polymère sur le pied du fil de bonding
après la soudure ultrasonique (figure 1.25) [1, 55]. Cette solution a pour but d’éviter le
décollement du fil de bonding de la métallisation. La deuxième solution proposée par ABB
est de limiter la fatigue du fil de bonding en mettant en place une couche tampon entre la
puce et le fil de bonding avec un CTE intermédiaire entre celui de l’aluminium et celui du
silicium [61, 55]. Le matériau choisi pour l’interface est généralement le molybdène (Mo)
dont le CTE est de 5,2ppm/◦ C. De plus, il semble permettre une meilleure distribution
du courant sur la métallisation de la puce.
Fig. 1.25 – Pieds de fils de bonding recouverts d’une résine polymère [1].
Outre les modes de défaillance des fils de bonding durant des cyclages thermiques, des
paramètres inappropriés lors de la mise en place des fils de bonding sur les métallisations
des puces (pression, durée, . . . ) peuvent endommager ces dernières (figure 1.26).
22
Fig. 1.26 – Dégradation d’une métallisation d’une puce durant le procédé wedge bonding
(photographie Advanced Power Technology Europe).
1.4
Technologies d’interconnexion 3D
En électronique de puissance, un intérêt considérable est porté sur la réalisation de
modules de puissance de moins en moins volumineux et avec d’excellentes performances
électriques, thermiques et mécaniques. Ceci se traduit par le souhait d’une augmentation
de la densité de puissance. A titre d’exemple, la figure 1.27 montre l’évolution de la densité
de puissance dans les modules de puissance développés par Alstom-PEARL et utilisés dans
la traction ferroviaire.
Fig. 1.27 – Evolution de la densité de puissance dans les modules de puissance développés
par Alstom-PEARL [51].
Malgré une bonne maturité technologique montrée au cours de nombreuses années
d’utilisation et une bonne connaissance de ses modes de défaillance, la technologie wire
bonding a des limites électriques (inductance parasite importante, . . . ) et thermiques (refroidissement simple face, . . . ) qui ne permettent pas d’obtenir un module de puissance
avec une densité de puissance élevée et des performances électromagnétiques suffisantes
pour la montée en puissance et en fréquence. Pour répondre à ce besoin, des technologies d’interconnexion permettant une intégration 3D sont apparues. Une description des
différentes technologies d’interconnexion 3D est faite ci-dessous à partir de la littérature.
1.4.1
Contacts brasés
Les technologies d’interconnexion à contacts brasés, à savoir les technologies direct
solder interconnection, metal post interconnection, solder bump interconnection et dimple
23
array interconnection, sont essentiellement développées par le CPES (Center for Power
Electronics Systems) à Virginia Tech [81]. Les métallisations en aluminium des puces
sur lesquelles les contacts brasés sont réalisés, doivent être auparavant recouvertes d’une
métallisation appelée UBM (Under Bump Metallization), car l’accroche de la brasure
directement sur les métallisations en aluminium n’est pas possible (figure 1.28) [82, 83].
L’UBM se compose de trois couches. La première couche (Ti ou Cr) permet d’assurer
l’adhérence de l’UBM sur la métallisation Al de la puce. La deuxième couche généralement
en nickel (Ni) sert de barrière de diffusion entre la métallisation Al de la puce et la troisième
couche, pour éviter la formation d’un composé intermétallique. Enfin, la troisième couche
(Ag, Au, . . . ) assure l’adhésion de la brasure et améliore la mouillabilité de cette dernière.
Fig. 1.28 – Under Bump Metallization.
1.4.1.1
Technologie direct solder interconnection
La technologie direct solder interconnection consiste à braser les métallisations de la
puce (faces avant et arrière) sur un substrat céramique type DCB [84]. La figure 1.29
montre un assemblage 3D dans lequel une puce est brasée des deux côtés sur un substrat
DCB en Al2 O3 avec un alliage Sn95,8 /Ag3,5 /Cu0,7 [84]. Pour maintenir l’épaisseur de la
brasure durant le procédé de fabrication, des cales sont placées entre les deux substrats
céramiques. Après la refusion, les cales sont enlevées. La technologie direct solder interconnection est simple à mettre en oeuvre par rapport aux autres technologies à contacts
brasés. Par ailleurs, ce type de connectique, caractérisé par une faible épaisseur (environ 100µm) et une surface identique à celle des métallisations de la puce, a de faibles
résistances thermique et électrique [84, 64]. De plus, la technologie direct solder interconnection permet un refroidissement double face de la puce. La figure 1.30 présente une
répartition de la température dans deux assemblages 3D d’une puce MOSFET avec les
technologies direct solder interconnection et solder bump interconnection, pour un coefficient d’échange thermique de 1000W/m2 .K sur la face inférieure du substrat DCB du
dessous et sur la face supérieure du substrat DCB du dessus, et une puissance électrique
dissipée par la puce MOSFET de 8W [85]. Les simulations thermiques obtenues avec le
logiciel Ansys montrent que la température de la puce MOSFET est plus faible avec la
technologie direct solder interconnection (81◦ C) par rapport celle obtenue avec la technologie solder bump interconnection (95◦ C). Ceci s’explique par le fait que la surface de la
connectique direct solder est plus importante que celle de la connectique solder bump et
donc que la résistance thermique de la connectique direct solder est moins élevée que celle
de la connectique solder bump. En revanche, des études montrent que la technologie direct
solder interconnection semble moins fiable que la technologie solder bump interconnection
[85]. L’autre limite de cette technologie d’interconnexion est qu’il est difficile d’assurer la
24
tenue en tension puisque le substrat DCB supérieur recouvre les protections périphériques
des puces.
Une technologie similaire à la technologie direct solder interconnection a été développée
par un laboratoire de l’université de Nottingham, pour les applications haute température
[13]. Des poteaux sont gravés dans la métallisation en cuivre inférieure du substrat DCB
du dessus. Ils sont ensuite brasés sur les métallisations supérieures des puces pour assurer
les connexions électriques. La face arrière des puces est aussi brasée sur un substrat SMI.
L’utilisation de poteaux permet de réduire les contraintes au niveau des brasures entre les
puces et le cuivre du substrat DCB. Cette technologie offre des performances électriques
(réduction de l’inductance parasite) et thermiques (réduction de la résistance thermique,
refroidissement double face des puces) intéressantes. Cependant, sa faibilité reste encore
à démontrer.
Fig. 1.29 – Technologie direct solder interconnection [84].
Fig. 1.30 – Répartition de la température dans deux structures 3D : technologies solder
bump interconnection (a) et direct solder interconnection (b) [85].
25
1.4.1.2
Technologie metal post interconnection
La technologie metal post interconnection est basée sur des poteaux en cuivre qui
sont brasés sur les métallisations Al de la puce [84, 86]. Un assemblage 3D utilisant cette
technologie et appelé Metal Post Interconnected Parallel Plate Structure (MPIPPS) est
présenté sur la figure 1.31.
D’un point de vue thermique, la technologie metal post interconnection permet un
refroidissement double face de la puce. L’extraction des calories par le dessus de la puce
est effectuée grâce aux poteaux en cuivre [60, 87]. Par ailleurs, cette technologie offre la
possibilité d’introduire un fluide diélectrique dans le module MPIPPS permettant ainsi
d’améliorer le refroidissement de ce dernier [86, 87]. D’un point de vue électrique, une
étude montre qu’un poteau en cuivre se comporte comme une inductance parasite autour
de 1,2nH [84, 88]. Cette valeur est moins importante que l’inductance parasite d’un fil
de bonding (entre 15nH et 30nH) [72], ce qui va permettre de réduire les surtensions au
niveau de l’interrupteur de puissance lors du turn-off.
Fig. 1.31 – Module de puissance MPIPPS [60].
1.4.1.3
Technologie solder bump interconnection
La technologie solder bump interconnection est basée sur le dépôt d’une matrice de
billes de brasure (solder bumps) sur les métallisations Al de la puce (figure 1.32) [89, 90].
Les billes de brasure peuvent être en Pb/Sn, Sn/Ag/Cu ou Au. Le diamètre des bumps
est généralement de quelques dizaines de microns à quelques centaines de microns. La
technologie solder bump interconnection par rapport aux autres technologies à contacts
brasés est utilisée dans le domaine de la micro-électronique pour diminuer la taille des
assemblages et améliorer leurs performances électriques et thermiques (figure 1.33) [91, 92].
Par ailleurs, de nombreux fabricants de semi-conducteurs (International Rectifier [93],
Fairchild [94], . . . ) développent des composants de puissance avec la technologie solder
bump interconnection qui permet une réduction importante de l’inductance parasite et
de la chute de tension directe pour des composants très basse tension. La figure 1.34
présente les différents procédés de fabrication pour la réalisation de cette technologie à
savoir l’évaporation, l’électrodéposition, la sérigraphie et le stud bumping [89, 95, 90].
26
Fig. 1.32 – Technologie solder bump interconnection.
Fig. 1.33 – Assemblage micro-électronique 3D avec la connectique bump [91].
Fig. 1.34 – Procédés de fabrication de la technologie solder bump interconnection : Evaporation, électrodéposition, sérigraphie et stud bumping [90].
27
Afin de réaliser un assemblage 3D, la puce avec ses bumps est reporté sur un substrat par l’intermédiaire d’une brasure. Cette technique de report, inventée par IBM en
1960 avec le développement de la technologie Controlled Collapse Chip Connection (C4)
[96, 97], est appelée flip chip (figure 1.35) [98, 95, 99]. Pour améliorer la fiabilité de la
connectique solder bump et protéger celle-ci contre les contaminants, un underfill (matériau généralement à base polymère) est déposé autour de la connectique solder bump
[100, 101, 102]. Il permet de réduire les contraintes au niveau du joint de brasure en redistribuant celles-ci entre la puce, le substrat, l’underfill et le joint de brasure. Ainsi, la
durée de vie d’un joint de brasure avec underfill peut être entre 10 et 100 fois supérieure
à celle d’un joint de brasure sans underfill [100].
La figure 1.36 montre un module de puissance dans lequel les interconnexions sont
réalisées par des solder bumps dont leur diamètre est de 760µm. L’utilisation d’un substrat
flexible constitué d’un film polymide (50µm d’épaisseur) métallisé en cuivre sur les deux
faces (50µm d’épaisseur) permet de compenser les différentes épaisseurs des puces grâce
à sa souplesse [84].
Fig. 1.35 – Principe de la technologie flip chip [98, 96].
Fig. 1.36 – Module de puissance utilisant la technologie solder bump interconnection [84].
Comme les autres technologies à contacts brasés, la technologie solder bump interconnection permet un refroidissement double face de la puce [85]. La résistance thermique
et électrique d’une connectique solder bump est plus faible que celle d’un fil de bonding.
En effet, une étude montre qu’une connectique solder bump de section 1mm2 et de hauteur 1mm a une résistance thermique de 19,6K/W et une résistance électrique de 0,15mΩ
tandis qu’un fil de bonding de diamètre 254µm et de longueur 3mm a une résistance thermique de 254,8K/W et une résistance électrique de 2,6mΩ [68]. Enfin, [68] montre que la
connectique solder bump a une inductance parasite moins élevée (inférieure à 0,2nH) que
celle d’un fil de bonding (2,6nH).
28
Dans le domaine de la traction ferroviaire, Alstom-PEARL a développé un interrupteur
élémentaire ESW (Elementary Switch) 3,3kV - 300A dans lequel les connectiques sont
assurées par des bumps (figure 1.15). Les bumps sont des cylindres en cuivre qui sont
brasés entre le substrat DCB du dessus et la puce (figure 1.37) [50]. Cette technologie
d’interconnexion permet de réduire la résistance électrique et l’inductance parasite de la
connectique par rapport à la technologie wire bonding. En effet, la résistance électrique
d’un bump cylindrique (50µΩ) est plus faible que celle d’un fil de bonding de diamètre
380µm (10mΩ) [50]. Par ailleurs, des essais de cyclage thermique ont montré que cette
technologie interconnexion développée par Alstom-PEARL est fiable.
Fig. 1.37 – Bumps cylindriques en cuivre brasés entre un sustrat DCB et une puce [50].
1.4.1.4
Technologie dimple array interconnection
La technologie dimple array interconnection est basée sur des déformations localisées
(dimples), qui sont réalisés dans une plaque de cuivre flexible (épaisseur comprise entre
50µm et 400µm) et brasés sur les métallisations du dessus de la puce (figure 1.38) [68, 84].
La figure 1.39 présente le procédé de fabrication de la technologie dimple array interconnection. Les performances électriques et thermiques de cette technologie sont légèrement
supérieures à celles de la technologie solder bump interconnection. En effet, une étude
montre qu’un joint de brasure de la technologie dimple array interconnection de section
1mm2 et de hauteur 0,33mm a une résistance électrique de 48µΩ et une résistance thermique de 6,5K/W tandis que la connectique solder bump de section 1mm2 et de hauteur
1mm a une résistance électrique de 150µΩ et une résistance thermique de 19,6K/W [68].
Grâce à la forme concave de son joint de brasure, des études ont montré que la connectique dimple array subissait moins de contraintes thermomécaniques que la connectique
solder bump [103, 104]. Comme dans la technologie solder bump interconnection, un underfill est déposé autour de la connectique dimple array pour améliorer la fiabilité de
celle-ci et éviter les contaminants. Toutefois, la mise en oeuvre de la connectique dimple
array étant difficile, il n’est donc pas envisageable de développer cette technologie au
stade industriel.
29
Fig. 1.38 – Module de puissance utilisant la technologie dimple array interconnnection
[84].
Fig. 1.39 – Procédé de fabrication de la technologie dimple array interconnection [68].
30
1.4.2
Contacts par métallisations électrodéposées
1.4.2.1
Technologie embedded power
La technologie embedded power développée par le CPES consiste à réaliser les interconnexions sur les métallisations Al des puces grâce à des métallisations en cuivre
électrodéposées dont l’épaisseur peut varier entre 75µm et 125µm (figure 1.40) [105, 106].
Ce type de connectique permet de supprimer la brasure au niveau des interconnexions
qui est un point de défaillance. L’autre particularité de la technologie embedded power
est l’enfouissement des puces dans une céramique. La céramique joue un rôle de support
mécanique pour les métallisations en cuivre et d’isolant électrique. La figure 1.41 présente
le procédé de fabrication de la technologie embedded power.
Fig. 1.40 – Module de puissance IPEM (Integrated Power Electronics Module) utilisant
la technologie embedded power [105].
D’un point de vue électrique, une étude sur un étage de puissance présenté sur la figure
1.42, montre que la technologie embedded power permet une diminution considérable de
l’inductance parasite par rapport à la technologie wire bonding [106]. D’un point de vue
thermique, le refroidissement dans la technologie embedded power se fait par le dessous
de la puce essentiellement et par le dessus de cette dernière grâce aux métallisations en
cuivre (figure 1.43) [107, 108]. Néanmoins, cette technologie a une fiabilité qui reste à
démontrer (apparition possible de contraintes thermomécaniques dues à la différence des
CTE des matériaux).
1.4.2.2
Technologie power overlay
La technologie power overlay est développée par General Electric [109, 110]. Elle s’appuie sur le même principe que la technologie embedded power à savoir que les interconnexions sur les métallisations Al des puces sont réalisées par des métallisations en cuivre
électrodéposées (épaisseur comprise entre 50µm et 150µm) [110]. Le procédé de fabrication
de la technologie power overlay ainsi qu’un module de puissance utilisant cette dernière
sont présentés respectivement sur les figures 1.44 et 1.45. Les performances électriques
et thermiques de la technologie power overlay sont semblables à celles de la technologie
embedded power [109]. Concernant les limites de cette technologie, celles-ci sont similaires
à celles de la technologie embedded power.
31
Fig. 1.41 – Procédé de fabrication de la technologie embedded power [105].
Fig. 1.42 – Comparaison des inductances parasites induites par les technologies embedded
power et wire bonding dans un étage de puissance [106].
Fig. 1.43 – Schéma des flux thermiques dans la technologie embedded power [107].
32
Fig. 1.44 – Procédé de fabrication de la technologie power overlay [110].
Fig. 1.45 – Module de puissance utilisant la technologie power overlay [110].
33
1.4.3
Contacts pressés et par ressorts
Au vu des limites des technologies embedded power et power overlay (complexité du
procédé de fabrication, contraintes thermomécaniques, . . . ) et de l’intérêt de supprimer
la brasure au niveau des interconnexions, des technologies d’interconnexion à contacts
pressés et par ressorts ont été développées. Quelques une d’entre elles sont présentées
ci-dessous.
1.4.3.1
Contacts pressés
La technologie Press-Pack utilisée notamment par ABB consiste à connecter les métallisations des puces sur des plaques en cuivre par le biais d’une pression (figure 1.46).
Entre les plaques de cuivre et les métallisations des puces, une couche tampon en molybdène est ajoutée pour réduire notamment les contraintes sur les métallisations des puces.
Cet assemblage a la paricularité de ne pas contenir de brasures et de fils de bonding sauf
pour la commande, et il autorise un refroidissement double face des puces. Par ailleurs, il
garantit une grande durée de vie des puces ainsi qu’une excellente fiabilité [24].
Fig. 1.46 – Boîtier Press-Pack (photographie ABB ).
La figure 1.47 présente une autre technologie Press-Pack développée par le laboratoire
G2Elab [111]. Les métallisations des puces sont connectées sur des plaques en cuivre (bus
DC et charge) par pression. Au contaire de la technologie ABB, cette technologie ne
requiert pas de fils de bonding et les composants sont placés les uns sur les autres. Deux
objectifs sont visés à travers cette technologie. Le premier consiste à diminuer la valeur
de l’inductance parasite pour diminuer les surtensions et les perturbations au niveau
de l’interrupteur de puissance, et fonctionner dans des applications haute fréquence. Le
deuxième consiste à réduire la force nécessaire à la réalisation d’un assemblage PressPack et pouvant atteindre 135kN, pour avoir une mise en oeuvre plus simple. Grâce à une
simulation type éléments finis, l’inductance parasite de la cellule de commutation présentée
sur la figure 1.47 a été évaluée à 0,86nH [111]. Cette faible valeur de l’inductance parasite
va permettre de réduire les surtensions au niveau de l’interrupteur de puissance lors du
turn-off et les perturbations sur le signal de commande de l’interrupteur de puissance,
et augmenter la fréquence de découpage. Une connaissance de la résistance de contact
électrique et thermique de la métallisation de la puce (Al, NiAg, . . . ) sur le cuivre va
permettre d’évaluer la qualité du contact. Des mesures de résistance de contact électrique
et thermique Al/Cu ont été faites pour une force comprise entre 50N et 1kN. Celles-ci
montrent que la résistance de contact éléctrique et thermique diminue lorsque la force
augmente. A partir d’une force de 400N, on peut remarquer que la résistance de contact
34
électrique et thermique ne varie que très légèrement. Pour une force de 1kN, on obtient
une résistance de contact thermique de 0,15◦ C.cm2 /W et une résistance électrique de
contact de 0,2mΩ.cm2 [111]. Ces faibles valeurs montrent que le contact réalisé est de
bonne qualité. En revanche, la fiabilité de ce dernier reste encore à démontrer.
Fig. 1.47 – Cellule de commutation utilisant la technologie Press-Pack [111].
En s’appuyant sur la technique de cablâge thermosonique utilisée pour la fixation des
fils de bonding sur les métallisations Al d’une puce, une technologie appelée thermosonic
flip chip interconnection a été développée [112]. Cette technologie présentée sur la figure
1.48 consiste à reporter par cablâge thermosonique des poteaux en cuivre (électrodéposés
sur un substrat) sur les métallisations aluminium d’une puce. Les poteaux, qui sont recouverts d’une couche Ni/Au, ont un diamètre compris entre 50µm et 80µm, et une hauteur
de 35µm. Le choix de ces dimensions se justifie notamment par le souhait de minimiser la
résistance électrique et l’inductance parasite de la connectique. Le cablâge thermosonique
réalisé par une machine thermosonic flip chip bonder (figure 1.49) utilise les paramètres
optimisés suivants :
– Pression statique appliquée : 0,012g/µm2 – 0,013g/µm2 ;
– Puissance ultrasonique : 16W - 18W ;
– Durée de la puissance ultrasonique : 100ms - 300ms ;
– Température de l’enceinte : 200◦ C.
La résistance électrique de contact mesurée d’un poteau sur la métallisation d’une puce
est comprise entre 100mΩ et 200mΩ [112]. Des tests de cyclage thermique entre -55◦ C et
125◦ C ont montré que celle-ci augmentait légèrement après 50 cycles. Cette augmentation
peut s’expliquer par la formation d’intermétalliques Au/Al. Le coût important de la machine thermosonic flip chip bonder est un facteur limitant de la technologie thermosonic
flip chip interconnection.
Fig. 1.48 – Technologie thermosonic flip chip interconnection [112].
35
Fig. 1.49 – Machine thermosonic flip chip bonder [112].
1.4.3.2
Contacts par ressorts
Semikron développe des modules de puissance (SKiiP et SEMiX ) dans lesquels des
ressorts permettent d’établir un contact électrique entre la platine de commande et les
terminaisons auxiliaires du circuit de puissance (figure 1.50) [113], [114, 65]. Les contacts
de forte puissance sont quant à eux assurés par de solides barres de cuivre mises en pression
sur les substrats. La pression s’échelonnant entre 20N/mm2 et 100N/mm2 est répartie de
façon homogène au moyen de mousses élastiques spécialement étudiées [114]. Afin de
répondre aux différents besoins mécaniques et électriques, plusieurs types de ressorts ont
été développés. Le ressort en forme de spirale utilisé dans le module de puissance SEMiX
est employé pour les contacts auxiliaires et de commande avec des courants jusqu’à 3A
(figure 1.51) [114]. Pour des courants atteignant 20A, un autre type de ressort utilisé
dans le module de puissance MiniSKiiP est employé (figure 1.51). Outre la forme et la
matière constitutive du ressort, sa finition de surface conditionne fortement ses propriétés.
Afin de garantir la stabilité du contact par ressort et de ses propriétés tout au long de la
durée de vie du module, des essais de fiabilité ont été menés dans des environnements à
fortes fluctuations de température ou très corrosifs. A l’issue de ces essais, la resistance
de contact d’un ressort mesurée varie autour de 10mΩ [114].
Fig. 1.50 – Module de puissance SEMiX avec des contacts à ressort [65].
La figure 1.52 présente une autre technologie à contacts par ressorts appelée spring
pressure contact et utilisant des ressorts en béryllium-cuivre (Be/Cu) [115]. Le choix de
36
Fig. 1.51 – Ressorts utilisés dans les modules de puissance MiniSKiiP (à gauche) et
SEMiX (à droite) [114].
ce matériau s’explique par sa bonne conductivité thermique et une bonne flexibilité qui
permet de réduire ainsi les contraintes thermomécaniques. Une couche d’or est déposée sur
les ressorts pour diminuer leur résistance électrique et éviter leur oxydation. Les métallisations Al des puces sur lesquelles sont appliqués les ressorts, sont auparavant recouvertes
d’une métallisation Cu/Au. Cette métallisation a une bonne conductivité thermique, une
faible résistance électrique et une bonne ductilité pour résister aux contraintes thermomécaniques. Le refroidissement dans la technologie spring pressure contact se fait par le
dessous de la puce principalement. Ceci s’explique par le fait que la résistance thermique
d’un ressort (43,8◦ C/W) est plus importante que celle du substrat DCB (0,14◦ C/W) sur
lequel est fixée la puce [115]. Au niveau des performances électriques de cette technologie, des résultas expérimentaux obtenus dans un convertisseur demi-pont montrent que
la surtension induite par la technologie spring pressure contact (75V) est supérieure à
celle induite par la technologie wire bonding (60V) [115]. Cette différence est due à une
inductance parasite de la technologie wire bonding (50nH) qui est trois fois plus faible
que celle de la technologie spring pressure contact (142nH). Concernant la fiabilité de la
technologie spring pressure contact, celle-ci reste encore à démontrer.
Fig. 1.52 – Technologie spring pressure contact [115].
1.5
Conclusion
Les différents constituants d’un module de puissance sont tout d’abord décrits dans ce
chapitre. Un intérêt est ensuite porté sur les technologies d’interconnexion. Les connexions
37
électriques dans la plupart des modules de puissance sont assurées par des fils de bonding. Dans des domaines tels que l’avionique, le ferroviaire et l’automobile, une demande
d’augmentation de la densité de puissance dans les modules de puissance est exprimée
pour améliorer les performances électriques (diminution de l’inductance parasite, . . . ) et
thermiques (refroidissement double face, . . . ) de ces derniers. Malgré une bonne maturité
technologique et une bonne connaissance de ses modes de défaillance, la technologie wire
bonding ne permet pas de répondre à ce besoin. Dès lors, des technologies d’interconnexion 3D ont été développées et modifient ainsi le packaging du module de puissance en
passant d’une intégration planaire (technologie wire bonding) à une intégration 3D. Une
comparaison de ces différentes technologies d’interconnexion (compacité, performances
électriques et thermiques, complexité du procédé et fiabilité) est présentée dans le tableau
1.6 où le signe « + » indique un gain et le signe « - » correspond à une limite. On constate
que les technologies d’interconnexion 3D grâce à des connectiques de faibles dimensions
permettent de réduire considérablement le volume du module de puissance et d’améliorer
généralement les performances électriques (diminution de l’inductance parasite, . . . ) et
thermiques (refroidissement double face, . . . ) de ce dernier. En revanche, la fiabilité des
technologies d’interconnexion 3D reste encore à améliorer et à démontrer. De plus, le procédé de fabrication des technologies d’interconnexion 3D est plus complexe par rapport à
celui de la technologie wire bonding. Ces deux limites expliquent en grande partie la faible
utilisation des technologies d’interconnexion 3D dans les modules de puissance industriels.
Outre la technologie Press-Pack utilisée notamment par ABB et la technologie par ressort
de Semikron, on citera la technologie par bump d’Alstom-PEARL comme ayant atteint
un stade industriel.
Tab. 1.6 – Comparaison des technologies d’interconnexion actuelles en électronique de
puissance.
Technologie
Compacité Inductance
Gestion
Complexité Fiabilité
parasite
thermique du procédé
Wire bonding
+
-++
++
Direct solder
++
?
++
Metal post
++
+
+
Solder bump
++
+
+
Bump d’Alstom-PEARL
++
+
+
+
Dimple array
++
+
+
-Embedded power
++
+
+
--Power overlay
++
+
+
--Press-Pack
++
?
?
+
Press-Pack du G2Elab
++
+
?
-Thermosonic flip chip
++
?
?
-Contact par ressort de Semikron
++
+
+
Spring pressure contact
++
-?
Notre propos est maintenant de décrire un développement d’interconnexion 3D plus
versatile. En effet, les technologies décrites jusqu’ici (à part les développements du CPES )
visent la construction d’un module comme brique semi-conductrice dans le reste d’assemblage du système. L’ANR blanc 3DPHI a visé la mise au point de briques multifonctionnelles pour augmenter l’intégration des briques les unes aux autres. Dans ce cadre
la question que l’on peut se poser est pourquoi la brique « éléments passifs » d’un convertisseur ne servirait-elle pas de support mécanique et de transport thermique pour les
composants actifs ? Ceci impose que ces composants semi-conducteurs puissent s’inter38
connecter à d’autres couches que celles classiquement mises en oeuvre dans les approches
standards. Par ailleurs les puces semi-conductrices doivent être complétées par des bumps
ou des posts pour pouvoir être interconnectées. Ceci renvoie à deux acteurs - les fabricants
de puces ou de modules - suivant qu’ils ont les capacités techniques industrielles de faire
des dépôts ou bien seulement de braser. On sent que l’intégration 3D exige des traitements
ou des étapes technologiques supplémentaires sur la puce semi-conductrice pour permettre
son interconnexion. C’est l’idée des micro poteaux. L’objectif est par exemple de garantir
l’obtention de puce d’épaisseur calibrée, évitant l’emploi de cales comme la plupart des
technologies mises au point en laboratoire. Ensuite le manuscrit décrira une technique
potentielle pour interconnecter ces puces actives à d’autres briques du système puissance.
L’idée principale est de réduire le nombre d’interfaces mises en jeu dans l’interconnexion.
La littérature montre que la fiabilité ne peut qu’en être augmentée, avec le respect de la
compatibilité des matériaux restants présents.
39
40
Chapitre 2
Technologie alternative
d’interconnexion 3D basée sur des
micro poteaux
Sommaire
2.1
2.2
2.3
2.4
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Limites des technologies d’interconnexion 3D actuelles . . . .
Nouvelle solution d’interconnexion 3D . . . . . . . . . . . . . .
Evaluation du comportement électromagnétique des micro
poteaux dans un convertisseur de puissance . . . . . . . . . .
2.4.1 Dimensionnement du circuit . . . . . . . . . . . . . . . . . . . .
2.4.2 Géométrie du circuit . . . . . . . . . . . . . . . . . . . . . . . .
2.4.3 Outils d’analyse . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.3.1 Approche logicielle . . . . . . . . . . . . . . . . . . . .
2.4.3.2 Approche matricielle . . . . . . . . . . . . . . . . . . .
2.5 Analyse thermique de la technologie micro poteaux . . . . . .
2.5.1 Mécanismes de transfert de chaleur . . . . . . . . . . . . . . . .
2.5.2 Evaluation de la température de jonction moyenne d’une puce
semi-conductrice . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
41
42
42
44
45
46
50
52
52
55
60
61
63
66
2.1
Introduction
Afin de répondre au besoin d’augmentation de la densité de puissance dans les modules de puissance, des technologies d’interconnexion 3D sont apparues. Ces technologies
présentées dans le chapitre 1 utilisent des connectiques brasées, par métallisations électrodéposées, pressées ou par ressorts. En utilisant le principe des assemblages par couches
planaires utilisés en micro-électronique, nous nous sommes orientés vers une technologie
d’interconnexion 3D sans brasure. L’idée est d’ajouter une partie de l’interconnexion des
puces semi-conductrices sur les puces elles-mêmes, sous la forme de micro poteaux, voire
de nano poteaux (figure 2.1). Le chapitre 4 présentera les résultats pratiques de mise
en oeuvre de cette idée, dont les aspects formels sont détaillés dans le chapitre 3. Les
puces semi-conductrices munies de leurs micro poteaux seront interconnectées, sans brasure hormis la face arrière des puces, à des substrats type DCB (Direct Copper Bonding)
par exemple. Une solution de reprise de contacts sans brasure sur le dessus des micro
poteaux est abordée au chapitre 4.
Fig. 2.1 – Assemblage 3D d’un convertisseur de puissance avec la technologie micro
poteaux.
La première partie de ce chapitre traite des limites des technologies d’interconnexion
3D actuelles. Une nouvelle solution d’interconnexion 3D sur des puces semi-conductrices
basée sur des micro poteaux électrodéposés est présentée dans une deuxième partie. La
troisième partie montre une évaluation comparative des perturbations induites par les
éléments parasites des technologies micro poteaux et wire bonding dans un circuit élévateur
de tension. Enfin, une évaluation comparative de la température de jonction moyenne de
la puce MOSFET utilisée dans l’élévateur de tension avec les technologies micro poteaux
et wire bonding, est présentée dans une quatrième partie.
2.2
Limites des technologies d’interconnexion 3D actuelles
Comme nous avons pu le voir dans le chapitre 1, quatre types de technologies d’interconnexion 3D sont utilisés dans les modules de puissance, à savoir les contacts brasés, pressés, par ressorts et par métallisations électrodéposées. Des études sur la fiabilité des technologies d’interconnexion à contacts brasés ont été effectuées essentiellement sur la technologie solder bump interconnection. Celles-ci montrent que le joint de brasure subit des
contraintes thermomécaniques lors de la refusion de l’assemblage ou durant des cyclages
thermiques, localisées généralement sur les coins du joint de brasure [116, 85, 68, 117].
Ces contraintes menant à la fissuration voire à la défaillance du joint de brasure sont dues
notamment à la différence des coefficients de dilatation thermique (CTE) des matériaux
42
qui sont en contact avec la brasure (figure 2.2). Différentes géométries du joint de brasure ont été développées pour améliorer sa fiabilité (figure 2.3) [118, 116]. Des cyclages
thermiques -40◦ C - 125◦ C ont été réalisés sur ces différents joints de brasure pour étudier
leur fiabilité. Les résultats obtenus (figure 2.4) montrent, d’une part que la forme concave
du joint de brasure permet de reporter dans le temps l’initiation de la fissure du joint de
brasure grâce à une diminution de l’angle de contact au niveau de l’interface brasure /
métallisation de la puce, d’autre part que l’augmentation de la hauteur du joint de brasure
contribue à limiter la vitesse de propagation de la fissure du joint de brasure.
Pour réduire les contraintes thermomécaniques au niveau de la connectique, des technologies d’interconnexion sans brasure, à savoir par contacts par métallisations électrodéposées, pressés, et par ressorts, ont été développées. Or ces technologies d’interconnexion
ont des inconvénients. Des contraintes thermomécaniques dues à la différence des CTE
des matériaux peuvent apparaître dans les technologies par métallisations électrodéposées
[16]. Les technologies à contacts pressés requiert un système de pression mécanique pour
réaliser l’assemblage, qui peut être difficile à mettre en oeuvre et coûteux. Les forces appliquées sur les métallisations des puces pouvant être importantes pour assurer un bon
contact électrique et thermique peuvent dégrader ces dernières. La technologie à contacts
par ressorts développée par Semikron utilisent encore des fils de bonding pour assurer
les connexions électriques sur les métallisations des puces [65]. D’un point de vue thermique, les technologies à contacts par ressorts ne permettent pas d’extraire des calories
par le dessus des puces. A titre d’exemple, la technologie spring pressure contact utilise
des ressorts en béryllium-cuivre dont la résistance thermique (43,8◦ C/W) est très importante par rapport à celle du substrat DCB (0,14◦ C/W) sur lequel sont fixées les puces
[115]. Même si les informations sur la fiabilité des technologies développées par Semikron
et ABB semblent prometteuses, les retours d’expériences sur les technologies à contacts
pressés et par ressorts sont encore peu nombreux.
Fig. 2.2 – Fissure dans un joint de brasure durant des cyclages thermiques (technologie
dimple array interconnection) [68].
Fig. 2.3 – Différentes géométries du joint de brasure dans la technologie solder bump
interconnection [118].
43
Fig. 2.4 – Fiabilité des différents joints de brasure dans la technologie solder bump interconnection [118].
2.3
Nouvelle solution d’interconnexion 3D
En s’inspirant des technologies à contacts par métallisations électrodéposées tout en
essayant d’avoir un procédé de fabrication plus simple avec un coût acceptable, un nouvel
élément de connectique sans brasure est réalisé par électrodéposition de micro poteaux en
cuivre sur des composants de puissance (figure 2.5). Le choix de ce matériau est présenté
dans le chapitre suivant. Cette connectique doit avoir des faibles dimensions comparables
à celles de bumps, de façon à minimiser sa résistance électrique, son inductance parasite
et sa résistance thermique. Les micro poteaux ont les spécifications géométriques typiques
suivantes :
– Section : carrée (50µm*50µm jusqu’à 300µm*300µm) ou circulaire (diamètre compris entre 50µm et 300µm) ;
– Hauteur maximale : 75µm ;
– Distance entre deux micro poteaux : 50µm à 300µm.
Fig. 2.5 – Technologie micro poteaux.
44
Ensuite, les micro poteaux comme la face non traitée des puces semi-conductrices seront interconnectés sur des substrats pour assurer les connexions électriques avec les autres
éléments du convertisseur de puissance (figure 2.1). Concernant la reprise de contacts sur
le dessus des micro poteaux, une solution technologique sans brasure est envisagée. Cette
solution basée sur l’assemblage par interdiffusion métallique étain-cuivre sera présentée
dans le chapitre 4.
Ce cahier des charges suffit à commencer à évaluer l’intérêt de cette technologie d’interconnexion 3D.
2.4
Evaluation du comportement électromagnétique des
micro poteaux dans un convertisseur de puissance
Dans le cadre du projet ANR blanc 3DPHI (2005 - 2008) dans lequel les laboratoires de génie électrique français AMPERE, LAPLACE, SATIE, CIRIMAT et IES sont
impliqués, un convertisseur de puissance relativement simple a été choisi pour évaluer différents matériaux, les principes de réalisation de filtres monolithiques, le conditionnement
des puces silicium dans une logique de refroidissement double face et enfin, l’assemblage
des différentes parties. Ce circuit est un élévateur de tension 85V - 230V / 400V, 100W
et 100kHz (figure 2.6). Celui-ci consitue le coeur d’un correcteur de facteur de puissance
(PFC), qui est une fonction que l’on retrouve dans un très grand nombre d’alimentations
de systèmes électroniques connectées au réseau (chargeurs de systèmes nomades et portables, alimentation de calculateurs, . . . ). Différentes études sont menées sur l’élévateur
de tension dont l’élaboration d’un filtre d’entrée hybride à constantes localisées (figure
2.7) et d’une nouvelle technologie d’interconnexion sur les éléments actifs en vue d’une
intégration 3D du convertisseur de puissance. C’est sur ce dernier point que mes travaux
se sont orientés avec le développement de la technologie micro poteaux. Afin d’observer
et de quantifier les perturbations induites par la technologie micro poteaux dans le circuit
élévateur de tension, une évaluation des éléments parasites liés à cette interconnexion
s’avère donc nécessaire. Les résultats seront confrontés à ceux liés à la technologie wire
bonding.
Fig. 2.6 – Convertisseur de puissance élévateur de tension et vue d’artiste de son implémentation.
45
Fig. 2.7 – Filtre d’entrée hybride à constantes localisées.
2.4.1
Dimensionnement du circuit
L’élévateur de tension aussi appelé survolteur fournit une tension moyenne Vs à partir
d’une source de tension continue Ve inférieure à Vs . Son montage ainsi que ses formes
d’ondes courant / tension sont présentés respectivement sur les figures 2.8 et 2.9. On
distingue deux phases de fonctionnement :
– Phase 1 (0 ≤ t ≤ α.Tdec ) : lorsque l’interrupteur est fermé, l’énergie est stockée dans
l’inductance L et la diode D est bloquée ;
– Phase 2 (α.Tdec ≤ t ≤ Tdec ) : lorsque l’interrupteur est ouvert, l’étage de sortie
composé du condensateur de filtrage Cs et de la charge Rs reçoit l’énergie de la
source de tension continue Ve et de l’inductance L.
Fig. 2.8 – Représentation d’un élévateur de tension.
46
Fig. 2.9 – Formes d’ondes idéales courant / tension d’un élévateur de tension.
Pour l’étude théorique du convertisseur de puissance élévateur de tension, on considère
que le condensateur de filtrage Cs a une valeur de capacité suffisamment grande pour que
la tension à ses bornes puisse être considérée comme constante au cours de la période, et
égale à Vs . De plus, on s’intéressera à un seul mode de fonctionnement du convertisseur à
savoir le mode de conduction continue où le courant dans l’inductance L ne s’annule pas
au cours de la période. Cette analyse théorique utilisera les notations suivantes :
– L : inductance ;
– Tdec : période du signal ;
– α : rapport cyclique ;
– Ve : tension continue d’entrée ;
– Vs : tension moyenne du signal de sortie vs (t) ;
– iL (t) : courant dans l’inductance L ;
– ILmin et ILmax : courants minimal et maximal dans l’inductance L ;
– ∆iL : ondulation du courant iL (t) ;
– ILmoy : courant moyen dans l’inductance L ;
– ICmoy : courant moyen dans le condensateur de filtrage Cs ;
– IAKmoy : courant moyen dans la diode D ;
– Ie : courant d’entrée ;
– Is : courant de sortie moyen ;
– Pe et Ps : puissance moyenne d’entrée et de sortie.
De 0 ≤ t ≤ α.Tdec (phase 1), l’interrupteur est fermé et la diode est bloquée. Le courant
iL (t) dans l’inductance croît linéairement et s’exprime de la façon suivante :
Ve = L.
diL (t)
dt
47
(2.1)
Ve
.t + ILmin
(2.2)
L
A l’instant t = α.Tdec , le courant iL (t) dans l’inductance atteint sa valeur crête et
s’écrit de la manière suivante :
Ve
(2.3)
iL (α.Tdec ) = ILmax = .α.Tdec + ILmin
L
d0 où iL (t) =
A partir de la relation 2.3, une expression de l’ondulation du courant iL (t) est déduite :
∆iL = ILmax − ILmin =
Ve
.α.Tdec
L
(2.4)
De α.Tdec ≤ t ≤ Tdec (phase 2), l’interrupteur est ouvert et la diode est passante.
L’inductance se démagnétise et le courant iL (t) décroît linéairement et s’exprime de la
façon suivante :
diL (t)
Ve − Vs = L.
(2.5)
dt
Vs − Ve
.(t − α.Tdec ) + ILmax
(2.6)
L
A l’instant t = Tdec , le courant iL (t) dans l’inductance atteint sa valeur minimale et
s’écrit de la manière suivante :
Vs − Ve
.(1 − α).Tdec + ILmax
(2.7)
iL (Tdec ) = ILmin = −
L
A partir de la relation 2.7, une deuxième expression de l’ondulation de courant ∆iL
est déterminée :
Vs − Ve
.(1 − α).Tdec
(2.8)
∆iL = ILmax − ILmin =
L
En égalisant les relations 2.4 et 2.8, l’expression de la tension de sortie moyenne Vs du
convertisseur de puissance est établie :
d0 où iL (t) = −
Vs =
Ve
1−α
(2.9)
On constate que la tension de sortie du convertisseur de puissance ne dépend que de
la tension d’entrée Ve et du rapport cyclique α. Pour α compris entre 0 et 1, la tension
de sortie est toujours supérieure à Ve , le montage est donc un élévateur de tension. En
considérant un circuit sans pertes, la puissance moyenne délivrée par la source Pe est
égale à la puissance moyenne disponible en sortie Ps . Les expressions de Pe et Ps sont
respectivement les suivantes :
Pe = Ve .Ie = Ve .ILmoy
Ps = Vs .Is = Vs .IAKmoy
car
(2.10)
ICmoy = 0
(2.11)
L’expression du courant de sortie moyen Is du convertisseur de puissance est déduite
en combinant les relations 2.9, 2.10 et 2.11 :
Is = Ie .(1 − α) = ILmoy .(1 − α)
(2.12)
La tension continue d’entrée Ve de l’élévateur de tension fournie par un pont redresseur
double alternance dont la capacité de sortie est grande et la tension d’entrée efficace Vred
est comprise entre 85V et 230V, peut s’exprimer de la façon suivante :
√
(2.13)
Ve = Vred . 2
48
Les spécifications électriques de ce circuit sont les suivantes :
– fdec (fréquence de découpage) = 100kHz ;
– Ve (tension d’entrée crête) = 120V - 325V ;
– α (rapport cyclique) = 0,7 (Ve = 120V ) - 0,1875 (Ve = 325V ) ;
– ∆iL (ondulation du courant dans l’inductance L) = 0,2A ;
– Vs (tension de sortie moyenne) = 400V ;
– ∆vs (ondulation de la tension de sortie vs (t)) = 40V ;
– Ps (puissance moyenne de sortie) = 100W.
L’expression de l’inductance est déterminée à partir de la relation 2.4 :
L=
α.Ve
∆iL .fdec
(2.14)
De l’expression 2.14, on en tire la valeur de l’inductance :
L = 3mH (α = 0,1875) à 4,2mH (α = 0,7)
Durant la phase 1 qui dure α.Tdec , le condensateur de filtrage Cs fournit seul de l’énergie
à la charge Rs . Le courant de sortie is (t) étant supposé constant, on peut calculer la charge
fournie par le condensateur de filtrage Cs :
∆Q = Is .α.Tdec
avec Tdec =
1
fdec
(2.15)
Si l’on admet une ondulation ∆vs de la tension de sortie vs (t), on peut écrire :
∆Q = Cs .∆vs
(2.16)
En combinant les relations 2.15 et 2.16, on en déduit l’expression du condensateur de
filtrage Cs :
α.Is
Cs =
(2.17)
fdec .∆vs
La valeur du condensateur de filtrage Cs est calculée à partir de l’expression 2.17 :
Cs = 11,7nF (α = 0,1875) à 43,7nF (α = 0,7)
Pour dimensionner le transistor MOSFET et la diode, il est nécessaire de connaître les
valeurs maximales (dans les conditions de fonctionnement les plus sévères) des tensions et
des courants. Le courant crête IDmax dans le transistor MOSFET est atteint à t = α.Tdec .
Il est plus intéressant de l’exprimer en fonction des grandeurs d’entrée ou de sortie. La
valeur moyenne du courant ILmoy dans l’inductance étant égale au courant d’entrée Ie , on
peut écrire :
Is
∆iL
∆iL
=
+
(2.18)
IDmax = Ie +
2
(1 − α)
2
Le courant crête IAKmax dans la diode est identique à celui traversant le transistor
MOSFET. La valeur des courants crêtes IDmax et IAKmax est comprise entre 0,41A (α =
0,1875) et 0,93A (α = 0,7). Concernant les tensions maximales aux bornes du transistor
MOSFET et de la diode, celles-ci sont égales à Vs (400V) si on ne considère pas l’ondulation
de tension en sortie ∆vs . Elles sont atteintes pendant la phase 1 (0 ≤ t ≤ α.Tdec ) pour
la diode lorsque le transistor MOSFET conduit et durant la phase 2 (α.Tdec ≤ t ≤
Tdec ) pour le transistor MOSFET lorsque la diode est bloquée. Pour les simulations,
les valeurs de Ve , L, Cs et Rs retenues sont respectivement 120V, 4,2mH, 43,8nF et
1600Ω. Les composants utilisés sont une diode BYT12PI600 (12A - 600V) et un transistor
MOSFET APT6035BVFR (18A - 600V). Les composants sur-dimensionnés correspondent
49
aux échantillons mis en oeuvre expérimentalement. L’approvisionnement de puces nues
de transistor ou de diode ne permet pas de garder la cohérence du dimensionnement qui
vient d’être décrit.
Les formes d’ondes courant / tension du circuit pour le cas idéal sans connectique sont
obtenues avec Saber et présentées sur la figure 2.10.
Fig. 2.10 – Formes d’ondes courant / tension de l’élévateur de tension sans connectique.
2.4.2
Géométrie du circuit
Les géométries du convertisseur avec les connectiques fils de bonding et micro poteaux
qui seront simulées par la suite sous le logiciel InCA, sont présentées respectivement
sur les figures 2.11 et 2.12. Celles-ci permettent de mettre seulement en évidence l’influence des éléments parasites (connectiques et autres éléments de câblage) sur les parties
commande et puissance d’un convertisseur de puissance. Concernant la technologie micro
poteaux, un report sur le dessus des micro poteaux est obligatoire pour assurer les liaisons
électriques avec les autres éléments du circuit. Des plaques de cuivre d’épaisseur 300µm
correspondant à la métallisation inférieure d’un substrat DCB sont considérées sur les
micro poteaux (figure 2.12). Les caractéristiques des micro poteaux et des fils de bonding
sont mentionnées dans le tableau 2.1. La manière dont les plaques de cuivre sont connectées aux micro poteaux n’a pas d’importance pour l’instant. Ce niveau d’interconnexion
est abordé au chapitre 4.
Tab. 2.1 – Caractéristiques des micro poteaux et des fils de bonding.
Micro poteaux Fils de bonding
Section
carrée
carrée
Largeur (µm)
300
300
Profondeur (µm)
300
300
Hauteur (µm)
75
X
Longueur (mm)
X
10 - 15
Espacement entre 2 connectiques (µm)
300
300
Matériau
Cu
Al
50
Fig. 2.11 – Géométrie réalisée avec des connectiques par fils de bonding.
Fig. 2.12 – Géométrie réalisée avec des connectiques par micro poteaux.
51
2.4.3
Outils d’analyse
Pour évaluer les perturbations induites par les éléments parasites des technologies
micro poteaux et wire bonding dans le circuit élévateur de tension, des approches logicielle
et matricielle sont utilisées.
2.4.3.1
Approche logicielle
Pour modéliser les éléments parasites des technologies wire bonding et micro poteaux
dans un convertisseur, la méthode semi-analytique PEEC (Partial Element Equivalent
Circuit) est utilisée [119, 75]. L’approche PEEC permet d’obtenir directement un modèle équivalent de la connexion électrique sous forme d’un circuit R, L, M (résistance,
inductance et inductance mutuelle). Ce circuit R, L, M permet de modéliser les différents
phénomènes liés aux connexions éléctriques :
– Les surtensions engendrées par une variation rapide du courant ;
– La répartition des courants entre éléments ;
– L’intéraction entre les circuits de commande et de puissance.
La méthode PEEC modélise seulement les conducteurs et offre un gain au niveau du
temps de calcul par rapport aux méthodes d’éléments finis. Cependant, cette approche a
des limites :
– Les conducteurs sont disposés géométriquement soit parallèlement, soit perpendiculairement les uns par rapport aux autres. De plus, les sections des conducteurs
sont seulement rectangulaires. Ces limites proviennent de la méthode d’intégration
employée ;
– La densité de courant dans la section des conducteurs est considérée uniforme. Cette
limite est intrinsèque à la méthode PEEC ;
– La propagation du courant dans le conducteur est unidirectionnelle ;
– Les matériaux magnétiques ne peuvent pas être traités car la technique utilisée pour
le calcul du potentiel vecteur (Biot et Savart) n’est pas adaptée ;
– La gamme de fréquences pour la méthode PEEC va du continu à quelques mégahertzs car l’effet capacitif dans la modélisation n’est pas prise en compte.
Dans les dispositifs d’électronique de puissance, la densité de courant dans les conducteurs peut être non uniforme et la répartition du courant dans les conducteurs est souvent imprédictible. Pour tenir compte de ces phénomènes physiques, une subdivision des
conducteurs en mailles élémentaires est donc nécessaire. Cette discrétisation des conducteurs est intégrée dans le logiciel InCA développé par Cedrat et G2Elab [75]. Deux types
de maillage sont utilisés :
– Maillage 1D (figure 2.13) : le sens de propagation du courant dans le conducteur est
connu. La surface de passage du courant grisée sur la figure 2.13 est discrétisée en
sections élémentaires ;
– Maillage 2D (figure 2.14) : la propagation du courant dans le conducteur n’est pas
connue. Le maillage 2D consiste à faire deux maillages 1D orthogonaux permettant
ainsi de tenir compte de la propagation du courant dans tout le conducteur. On peut
remarquer que le courant dans l’épaisseur de la plaque est considéré uniforme. Ce
maillage est nécessaire lorsqu’il s’agit d’étudier une plaque à plusieurs accès (figure
2.14).
52
Fig. 2.13 – Représentation du maillage 1D [75].
Fig. 2.14 – Représentation du maillage 2D dans une plaque avec une borne d’entrée du
courant et deux sorties [75].
Afin d’évaluer dans le simulateur de circuit électrique Saber, les perturbations induites
par les éléments parasites des technologies wire bonding et micro poteaux dans le circuit,
un modèle basé sur des entrées / sorties est généré par le logiciel InCA [75]. Ce modèle
est défini à partir de la géométrie du circuit réalisée avec des connectiques par fils de
bonding ou micro poteaux (figures 2.11 et 2.12). Il se présente sous forme d’un schéma
bloc dans lequel est définie une matrice impédance regroupant les impédances de toutes
les connexions électriques déterminées par la méthode PEEC. Les tensions et les courants
d’entrées / sorties sont directement liés par les équations différentielles et les éléments
de la matrice impédance au sein du schéma bloc. La matrice exprimant les tensions aux
bornes de toutes les connexions s’exprime de la manière suivante :




I1
V1
 . 
 ..  (2.19)
 .  = Zbondings/poteaux .  .. 
V10
I10


· · · MR1−10 + jML1−10 ω


..
..
Zbondings/poteaux = 
avec

.
.
MR10−1 + jML10−1 ω · · ·
R10 + jL10 ω
(2.20)
Le circuit élévateur de tension avec la technologie micro poteaux sous forme d’un
modèle d’entrées / sorties et simulé sous Saber, est présenté sur la figure 2.15.
R1 + jL1 ω
..
.
53
Fig. 2.15 – Représentation sous Saber du circuit avec la technologie micro poteaux.
La figure 2.16 montre une surtension sur la tension drain-source lors de l’ouverture
du transistor MOSFET. Celle-ci est due à l’inductance parasite drain-source générée par
les connectiques fils de bonding et micro poteaux, et les autres éléments de câblage. On
constate qu’il n’y a pas une différence significative entre la surtension induite par la techdI
= 360.106 A/s) et celle générée
nologie micro poteaux (∆VDS−poteaux = 8,85V, D−poteaux
dt
dI
= 390.106 A/s). Ceci
par la technologie wire bonding (∆VDS−bondings = 8,5V, D−bondings
dt
veut donc dire que les inductances parasites drain-source introduites par les technologies micro poteaux et wire bonding doivent être proches. Cette figure montre aussi que
la résistance de la connectique micro poteaux est légèrement plus faible que celle de la
connectique wire bonding.
Fig. 2.16 – Tension VDS sans connectique et pour les technologies wire bonding et micro
poteaux, lors de l’ouverture du transistor MOSFET.
54
Au niveau de la tension de commande VGS , on constate que l’inductance de grille
générée par les connectiques fils de bonding et micro poteaux, et les autres éléments de
câblage provoquent un léger décalage temporel sur celle-ci (figure 2.17). Ce retard peut
être aussi dû à un couplage électromagnétique (mutuelle). Il est légèrement supérieur
pour la technologie wire bonding car l’inductance parasite de grille pour la technologie
wire bonding doit être un peu plus grande que celle pour la technologie micro poteaux.
Fig. 2.17 – Tension VGS sans connectique et pour les technologies wire bonding et micro
poteaux, lors de la fermeture du transistor MOSFET.
Au vu des résultats obtenus en simulation, on constate que les perturbations au niveau des tensions de commande VGS et de puissance VDS induites par les technologies
wire bonding et micro poteaux sont quasiment identiques. Ceci signifie que les valeurs des
éléments parasites des technologies micro poteaux et wire bonding seraient très proches.
La géométrie de l’ensemble plaque de cuivre - micro poteaux ressemble à celle de plusieurs
fils de bonding mis en parallèle d’où des résultats similaires. Il n’en reste pas moins que
la simulation repose sur plusieurs approximations (forme des fils, conditions limites, . . . )
mais qui ne peuvent pas modifier considérablement les résultats. Par contre, ce qui change
c’est la possibilité de réduire globalement les éléments parasites de connexion en rapprochant les puces munies de leurs micro poteaux, des connecteurs majeurs (busbarres) voire
de superposer des puces, ce que ne permet pas la technologie filaire.
Grâce à une approche matricielle présentée dans le paragraphe suivant, il sera possible
d’évaluer les valeurs des inductances parasites drain-source et de grille, et des surtensions
drain-source mises en évidence par simulation.
2.4.3.2
Approche matricielle
Une autre approche basée sur la matrice d’impédance calculée entre les entrées et
les sorties du système, permet d’évaluer les perturbations induites par les connexions
électriques dans un convertisseur, à savoir le déséquilibrage des courants dans plusieurs
branches mises en parallèle et dans le cas des composants actifs, les surtensions induites
rapportées sur les semi-conducteurs soit côté puissance, soit côté commande [75]. C’est sur
ce dernier point que nous nous focaliserons en exprimant les perturbations au niveau d’un
interrupteur (côté puissance et côté commande) induites par les éléments parasites des
technologies wire bonding et micro poteaux dans le circuit élévateur de tension (figures 2.11
et 2.12). Cette approche suppose que les semi-conducteurs sont parfaits et représentés sous
forme d’un court-circuit. Elle est présentée dans le cas de la technologie micro poteaux.
Cette approche est la même pour la technologie wire bonding.
55
Le circuit élévateur de tension avec la technologie micro poteaux sous forme d’impédance (sans les couplages) est présenté sur la figure 2.18.
Fig. 2.18 – Représentation du circuit avec la technologie micro poteaux sous forme d’impédance.
Les deux impédances en parallèle au niveau de la grille doivent être ramenées à une
seule impédance. La même équivalence est opérée au niveau de la source (figure 2.19).
Fig. 2.19 – Représentation simplifiée du circuit avec la technologie micro poteaux sous
forme d’impédance.
56
A partir du circuit simplifié (figure 2.19), les courants sont exprimés en fonction des
tensions aux bornes des connexions, d’une matrice de passage en tension P vpoteaux , d’une
matrice de passage en courant P ipoteaux , et d’une matrice impédance Zpoteaux regroupant
les impédances de toutes les connexions du circuit et calculée par InCA (figure 2.18) :





V1

 .. 
 .  = P vpoteaux . 


V10




avec
P vpoteaux

Ig
IS
I2
I4
I7
I8
I9
















=







0
0
1
0
1
1
0
0
0
0
P ipoteaux




=




1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0

V1
 ..   .  = Zpoteaux
V10
d0 où









Ig
IS
I2
I4
I7
I8
I9
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0









(2.21)
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
















(2.22)





I1
 . 
 = P ipoteaux . 
 .. 


I10




0
1
0
0
0
0
0
0
0
0



avec
1
0
0
0
0
0
0
0
0
1
VG
VS
V2
V4
V7
V8
V9

0 0 0 0
0 1 1 0
0 0 0 0
1 0 0 0
0 0 0 1
0 0 0 0
0 0 0 0


I1
 . 
.  .. 
I10
0
0
0
0
0
1
0

VG
VS
V2
V4
V7
V8
V9






 −1

 = P ipoteaux . Zpoteaux . P vpoteaux . 








57
(2.23)
0
0
0
0
0
0
1
1
0
0
0
0
0
0










(2.24)
(2.25)










(2.26)










Ig
IS
I2
I4
I7
I8
I9








 
 = Zpoteaux−equivalent . 








VG
VS
V2
V4
V7
V8
V9










(2.27)
En utilisant la la loi des mailles, la tension drain-source est déterminée en fonction des
tensions aux bornes des connexions et d’une matrice de passage en tension P vV DS−poteaux :


VG
 VS 




 V2 

VDS−poteaux = P vV DS−poteaux . 
(2.28)
 V4 
 V7 


 V8 
V9
avec
P vV DS−poteaux
=
0 −1 0 −1 1 1 −1
(2.29)
A partir de la loi des noeuds, les courants circulant dans les connexions sont formulés
en fonction du courant de puissance ID−poteaux et d’une matrice de passage en courant
P iV DS−poteaux :


Ig
 IS 


 I2 
 
 I4  = P iV DS−poteaux .ID−poteaux
(2.30)


 I7 


 I8 
I9


0
 1 


 0 



P iV DS−poteaux = 
(2.31)
avec
 1 
 −1 


 −1 
1
En combinant les relations 2.27, 2.28 et 2.30, une expression de la tension drainsource en fonction du courant ID−poteaux et des matrices Zpoteaux−equivalent , P vV DS−poteaux
et P iV DS−poteaux , est établie :
−1
VDS−poteaux = P vV DS−poteaux . Zpoteaux−equivalent
. P iV DS−poteaux .ID−poteaux
(2.32)
VDS−poteaux =
RDS−poteaux + jLDS−poteaux ω
.ID−poteaux
(2.33)
A partir de la relation 2.33 et en posant que le terme jω est équivalent dans le domaine
temporel à dtd , on en déduit l’expression de la surtension drain-source :
∆VDS−poteaux = LDS−poteaux .
58
dID−poteaux
dt
(2.34)
Connaissant la matrice impédance Zpoteaux et à partir de l’expression 2.32, on détermine
l’inductance parasite drain-source de la technologie micro poteaux pour une fréquence de
100kHz (fréquence de découpage du convertisseur) :
LDS−poteaux = 23,9nH
Grâce aux valeurs de l’inductance parasite drain-source et du
simulation), on peut donc calculer la surtension drain-source :
dID−poteaux
dt
(donné par la
∆VDS−poteaux = 8,6V ( dIdtD = 360.106 A/s)
En appliquant la même méthode pour la technologie wire bonding, nous obtenons une
inductance parasite drain-source de 21,3nH et une surtension drain-source de 8,3V pour
dI
un D−bondings
de 390.106 A/s.
dt
Ces valeurs calculées par l’approche matricielle confirment que les surtensions drainsource induites par les technologies wire bonding et micro poteaux sont presque égales.
Par ailleurs, celles-ci sont proches des valeurs estimées par simulation (tableau 2.2).
Tab. 2.2 – Surtension drain-source obtenue par les approches logicielle et matricielle.
Approche Micro poteaux Wire bonding
Logicielle
8,85V
8,5V
Matricielle
8,6V
8,3V
En se basant sur le principe utilisé pour déterminer l’expression de la tension drainsource, la tension de commande VGS va être exprimée en fonction des éléments parasites
de la technologie micro poteaux, et des courants de commande IG−poteaux et de puissance
ID−poteaux .
A partir de la loi des mailles, la tension VGS−poteaux est déterminée en fonction des
tensions aux bornes des connexions et de la matrice de passage en tension P vV GS−poteaux :

VGS−poteaux =
avec
P vV GS−poteaux
P vV GS−poteaux
=




.




VG
VS
V2
V4
V7
V8
V9










1 −1 0 0 0 0 0
(2.35)
(2.36)
En utilisant la loi des noeuds, les courants circulant dans les connexions sont exprimés
en fonction des courants IG−poteaux et ID−poteaux , et d’une matrice de passage en courant
P iV GS−poteaux :


Ig
 IS 


 I2 

 I
G−poteaux
 I4  = P iV GS−poteaux .
(2.37)


ID−poteaux
 I7 


 I8 
I9
59

avec
P iV GS−poteaux




=





−1 0
0
1 

0
0 

0
1 

0 −1 

0 −1 
0
1
(2.38)
En combinant les relations 2.27, 2.35 et 2.37, on exprime la tension VGS−poteaux en fonction des courants IG−poteaux et ID−poteaux , et des matrices Zpoteaux−equivalent , P vV GS−poteaux
et P iV GS−poteaux :
−1
IG−poteaux
VGS−poteaux = P vV GS−poteaux . Zpoteaux−equivalent . P iV GS−poteaux .
ID−poteaux
(2.39)
IG−poteaux
VGS−poteaux = Z1 Z2 .
(2.40)
ID−poteaux
avec Z1 = Rgrille−poteaux + jLgrille−poteaux ω
(2.41)
et Z2 = Rpuissance/grille−poteaux + jLpuissance/grille−poteaux ω
(2.42)
L’impédance Z1 représente les éléments parasites de la grille. Concernant l’impédance
Z2 , elle met en évidence l’influence de la partie puissance sur la partie commande.
Connaissant la matrice impédance Zpoteaux de la technologie micro poteaux déterminée
par InCA et à partir de l’expression 2.40, on en déduit l’inductance parasite de grille de
la technologie micro poteaux pour une fréquence de 100kHz :
Lgrille−poteaux = 16pH
L’inductance parasite de grille calculée pour technologie wire bonding est de 3,9nH.
Ces valeurs confirment que l’inductance parasite de grille pour la technologie wire bonding
est plus élevée que pour la technologie micro poteaux. Toutefois, celles-ci ne sont pas très
importantes en soi.
2.5
Analyse thermique de la technologie micro poteaux
Lors du fonctionnement d’un module de puissance, les puces dissipent une certaine
puissance électrique sous forme de chaleur. Cette chaleur se déplace vers le corps le plus
froid grâce à deux mécanismes de transfert essentiellement, qui sont la conduction et la
convection. Ces mécanismes de transfert seront décrits dans le paragraphe suivant. Pour
maintenir la température de jonction des puces en dessous de sa valeur critique pendant
le cycle de fonctionnement d’un module de puissance, un système de refroidissement performant est nécessaire. Grâce aux technologies d’interconnexion 3D, un refroidissement
double face des puces est possible (figure 2.20). Celui-ci permet d’extraire plus de calories au niveau des puces. Une diminution de la température de jonction des puces est
ainsi réalisée par rapport à la technologie wire bonding où le refroidissement s’effectue
seulement par le dessous de ces dernières (figure 2.20). Une évaluation comparative de la
température de jonction moyenne de la puce MOSFET utilisée dans le circuit élévateur
de tension, avec les technologies micro poteaux et wire bonding est présentée ci-dessous.
60
Fig. 2.20 – Flux thermique dans un module de puissance avec les technologies d’interconnexion wire bonding (a) et 3D (b).
2.5.1
Mécanismes de transfert de chaleur
La conduction consiste à transmettre la chaleur par contact direct entre deux éléments
ou par propagation à l’intérieur d’un même matériau. Un flux thermique traversant une
paroi constituée d’un seul matériau de conductivité thermique λ, d’épaisseur e et de
surface S, est défini à partir de la loi de Fourier :
S
φcond = λ. .∆θ
e
(2.43)
avec φcond (W) : flux thermique transmis par conduction, λ (W/m.K) : conductivité thermique du matériau de la paroi, e (m) : épaisseur de la paroi, S (m2 ) : surface de
la paroi et ∆θ (K) : différence de température entre les deux faces de la paroi
Une expression de l’échauffement d’une paroi par conduction est déduite de la relation
2.43 :
e
= φcond .Rthcond
(2.44)
∆θ = φcond .
λ.S
avec
Rthcond (K/W) : résistance thermique de conduction
L’expression 2.44 montre que l’échauffement d’une paroi par conduction est proportionnel au flux thermique transmis par conduction et à une résistance thermique de
conduction. Pour réduire l’échauffement de la paroi, il faut donc que la résistance thermique de conduction soit la plus faible possible. Pour cela, la conductivité thermique du
matériau et la surface de la paroi doivent être importantes, tandis que l’épaisseur de la
paroi doit être la plus faible possible. Le tableau 2.3 présente la conductivité thermique
de quelques matériaux utilisés en électronique de puissance. On peut noter que le cuivre
et l’argent sont des bons conducteurs thermiques.
Pour des régimes non stationnaires, une équation de diffusion de la chaleur par conduction faisant apparaître la notion de capacité thermique massique est définie :
ρCp
∂θ
− ∇(λ∇θ) = pv
∂t
61
(2.45)
Tab. 2.3 – Conductivité thermique de quelques matériaux utilisés en électronique de
puissance [48].
Matériau Conductivité thermique (W/m.K)
Argent
425
Cuivre
397
Or
315,5
Aluminium
238
AlSiC
150 - 200
Silicium
148
avec ρ (kg/m3 ) : masse volumique du matériau, Cp (J/kg.K) : capacité thermique
massique et pv (W/m3 ) : densité volumique du flux thermique transmis par conduction
La convection est un mécanisme qui intervient dans les échanges de chaleur entre une
surface chaude et un milieu fluide (liquide ou gazeux). Elle met en jeu un transfert de
matière au sein du milieu fluide. Deux types de convection existent. La première est dite
naturelle si le mouvement massique qui s’établit dans le fluide n’est dû qu’au transfert de
chaleur de la surface chaude vers le fluide et aux forces de gravité. La deuxième est dite
forcée lorsque le mouvement massique du fluide est imposé par des éléments externes tels
qu’un ventilateur ou une pompe. Un flux thermique transmis par convection traduisant
le transfert de chaleur entre la surface chaude d’une paroi et le fluide est exprimé de la
façon suivante :
φconv = hconv .S.∆θ
(2.46)
avec φconv (W) : flux thermique transmis par convection, hconv (W/m2 .K) : coefficient d’échange thermique, S (m2 ) : surface chaude de la paroi en contact avec le fluide
et ∆θ (K) : écart de température entre la surface chaude de la paroi et le fluide
Comme pour le mécanisme de conduction, une résistance thermique de convection est
déterminée à partir de l’expression 2.46 :
Rthconv =
1
hconv .S
(2.47)
D’après l’expression 2.47, on peut dire que le mécanisme de convection est efficace si
le coefficient d’échange thermique et la surface d’échange entre la paroi et le fluide sont
importants. Quelques valeurs de coefficient d’échange thermique qui dépendent du type
de refroidissement et du fluide, sont présentées dans le tableau 2.4.
Tab. 2.4 – Quelques valeurs de coefficient d’échange thermique [120].
Coefficient d’échange thermique (W/m2 .K)
Convection libre à air
5 - 25
Convection libre à eau
100 - 900
Convection forcée à air
10 - 500
Convection forcée à eau
100 - 15000
62
2.5.2
Evaluation de la température de jonction moyenne d’une
puce semi-conductrice
L’objectif de cette analyse thermique est de comparer la température de jonction
moyenne d’une puce dans un assemblage, avec les technologies micro poteaux et wire
bonding. Pour évaluer la température de la puce, des simulations thermiques tridimensionnelles en régime stationnaire sont effectuées sous le logiciel Femlab, développé par
Comsol. Une étude en régime stationnaire est suffisante car celle-ci permet de donner une
valeur de la température de jonction moyenne d’une puce sans nécessiter trop de calculs.
La température évaluée est celle de la puce MOSFET utilisée dans le circuit élévateur de
tension vu précédemment. Les géométries de l’assemblage de la puce avec les technologies
wire bonding et micro poteaux sont présentées respectivement sur les figures 2.22 et 2.21.
La puce a les dimensions suivantes : 6,1mm de largeur, 9,1mm de longueur et 250µm
d’épaisseur. Les caractéristiques des micro poteaux et des fils de bonding sont similaires
à celles utilisées pour les simulations électromagnétiques. On ne tient pas compte de la
diode, surtout pour des questions de convergence des simulations. Il est clair que la puce
MOSFET et la diode interagissent thermiquement.
La température de jonction moyenne de la puce est déterminée en résolvant l’équation
de diffusion de la chaleur par conduction en régime stationnaire :
−∇(λ∇θ) = pv
(2.48)
avec λ (W/m.K) : conductivité thermique du matériau et pv (W/m3 ) : densité
volumique du flux thermique
L’expression 2.48 nécessite de connaître la densité volumique du flux thermique évacuée par la puce dans le circuit. La densité volumique du flux thermique est obtenue en
faisant le ratio entre la puissance électrique dissipée par la puce et son volume. La puissance électrique correspond à la somme des pertes par conduction et commutation. Ces
différentes pertes s’expriment de la façon suivante :
– Pertes par conduction :
2
2
Pcond = RDSON .IDef
f = RDSON .(α.Ie +
α.∆i2L ∼
) = Rdson .α.Ie2
12
(2.49)
avec RDSON : résistance à l’état passant de la puce MOSFET, IDef f : courant efficace drain-source, α : rapport cyclique, ∆iL : ondulation de courant dans
l’inductance et Ie : courant d’entrée
– Pertes par commutation :
1
1
Pcom ∼
= .fdec .Vs .Ie .(ton + tof f )
= .fdec .VDS .ID .(ton + tof f ) ∼
2
2
(2.50)
avec fdec : fréquence de découpage, VDS : tension drain-source, Vs : tension
moyenne du signal de sortie, ID : courant drain-source, Ie : courant d’entrée, ton :
temps de commutation à la mise en conduction et tof f : temps de commutation au
blocage
63
La puissance électrique dissipée par la puce dans le circuit et calculée à partir des
pertes (expressions 2.49 et 2.50) est d’environ 4W. Les conditions limites retenues pour
les simulations thermiques des deux assemblages sont les suivantes :
– Technologie wire bonding : échange convectif sur la face inférieure du substrat DCB
du dessous ;
– Technologie micro poteaux : échange convectif sur la face inférieure du substrat
DCB du dessous et sur la face supérieure du substrat DCB du dessus.
Fig. 2.21 – Assemblage de la puce avec la technologie wire bonding.
Fig. 2.22 – Assemblage de la puce avec la technologie micro poteaux.
Les simulations thermiques pour un coefficient d’échange thermique variant de 20W/m2 .K
à 400W/m2 .K montrent que la technologie micro poteaux permet de réduire légèrement
la température de la puce par à rapport à celle obtenue avec la technologie wire bonding
(figure 2.23). Toutefois, cette légère différence ne permet pas de mettre en évidence les
performances thermiques de la connectique micro poteaux (extraction des calories par le
dessus de la puce et réalisation d’un refroidissement double face). L’une des possibilités
pour voir l’intérêt thermique des micro poteaux est d’augmenter la puissance dissipée
par la puce. Des simulations thermiques pour une puissance de 20W et un coefficient
d’échange thermique compris entre de 100W/m2 .K et 1000W/m2 .K montrent bien une
64
diminution de la température de la puce grâce aux micro poteaux (figure 2.24). En effet,
pour un coefficient d’échange thermique de 600W/m2 .K, la température de la puce avec
des micro poteaux est autour de 48◦ C tandis qu’avec des fils de bonding, celle-ci est proche
de 70◦ C.
Fig. 2.23 – Température de la puce avec les technologies micro poteaux et wire bonding
en fonction du coefficient d’échange thermique, pour une puissance de 4W.
Fig. 2.24 – Température de la puce avec les technologies micro poteaux et wire bonding
en fonction du coefficient d’échange thermique, pour une puissance de 20W.
65
2.6
Conclusion
Dans ce chapitre, une technologie d’interconnexion 3D sur des puces semi-conductrices
basée sur des micro poteaux électrodéposés a tout d’abord été présentée. Par la suite, une
évaluation comparative des perturbations induites par les technologies micro poteaux et
wire bonding dans un convertisseur de puissance élévateur de tension a été réalisée grâce
au couplage des logiciels InCA et Saber. Les simulations ont montré que les perturbations
induites par les technologies micro poteaux au niveau des tensions de commande VGS et
de puissance VDS du transistor MOSFET sont presque similaires à celles induites par la
technologie wire bonding. La technologie micro poteaux ne permet donc pas de réduire
considérablement la valeur des éléments parasites par rapport à la technologie wire bonding. Cependant, cette réduction de la valeur des élements parasites de la technologie
micro poteaux pourrait être plus importante si une optimisation géométrique de celle-ci
était réalisée. Enfin, une évaluation comparative de la température de jonction moyenne
de la puce MOSFET utilisée dans le circuit élévateur de tension, avec les technologies
micro poteaux et wire bonding a été faite. Les simulations thermiques établies sous le logiciel Femlab ont montré que la température de la puce obtenue avec la technologie micro
poteaux est plus faible que celle atteinte avec la technologie wire bonding. Ceci s’explique
par le fait que la technologie micro poteaux permet un refroidissement double face de la
puce tandis que la technologie wire bonding permet seulement un refroidissement simple
face de la puce.
Après avoir présenté brièvement la technologie micro poteaux et évalué celle-ci par le
biais de simulations électromagnétiques et thermiques, nous allons nous intéresser dans
le chapitre 3, aux différents procédés technologiques menant à la réalisation de cette
technologie d’interconnexion 3D sur une puce semi-conductrice.
66
Chapitre 3
Procédés technologiques pour la
réalisation de micro poteaux
Sommaire
3.1
3.2
3.3
Introduction . . . . . . . . . . . . . . . . . . . . . . . .
Procédé de fabrication . . . . . . . . . . . . . . . . . .
Electrodéposition . . . . . . . . . . . . . . . . . . . . .
3.3.1 Choix du matériau déposé . . . . . . . . . . . . . . . .
3.3.2 Principe et intérêt . . . . . . . . . . . . . . . . . . . .
3.3.3 Evaluation de la quantité et de la hauteur du matériau
3.4 Couche d’accroche . . . . . . . . . . . . . . . . . . . . .
3.4.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.2 Méthodes de dépôt . . . . . . . . . . . . . . . . . . . .
3.4.2.1 Evaporation par effet joule . . . . . . . . . .
3.4.2.2 Pulvérisation cathodique . . . . . . . . . . .
3.4.3 Couche d’accroche et méthode de dépôt retenues . . .
3.5 Matrices photosensibles . . . . . . . . . . . . . . . . . .
3.5.1 Résine photosensible . . . . . . . . . . . . . . . . . . .
3.5.1.1 Définition . . . . . . . . . . . . . . . . . . . .
3.5.1.2 Photolithographie . . . . . . . . . . . . . . .
3.5.1.3 Résine AZ5214E . . . . . . . . . . . . . . . .
3.5.2 Film photosensible sec . . . . . . . . . . . . . . . . . .
3.5.2.1 Définition et intérêt . . . . . . . . . . . . . .
3.5.2.2 Film photosensible sec PM275 . . . . . . . .
3.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . .
67
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
déposé
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
68
68
70
70
70
72
72
72
73
73
73
74
75
75
75
76
77
79
79
81
89
3.1
Introduction
Après avoir évalué les performances électromagnétiques et thermiques de la technologie micro poteaux dans le chapitre 2, nous allons nous intéresser à la réalisation de
cette technologie sur des puces semi-conductrices. Le choix de développer la technologie
micro poteaux sur des puces individuelles et non sur un wafer de puces s’explique par le
coût important et la disponibilité de ce type d’échantillon. Toutefois, d’un point de vue
technologique, il serait plus simple de faire toutes les étapes technologiques sur un wafer
puis extraire les puces avec leurs connectiques par sciage comme le procédé classique.
Le choix de l’électrodéposition comme méthode de croissance des micro poteaux, impose
au préalable, une préparation des puces. Ce chapitre décrit successivement les éléments
essentiels de l’électrodéposition et de la préparation des puces.
3.2
Procédé de fabrication
Le procédé de fabrication de la technologie micro poteaux réalisé avec les équipements
développés au laboratoire LAPLACE en contribution à la plateforme technologique universitaire 3DPHI, est présenté sur la figure 3.1. Une couche d’accroche est déposée sur
la puce pour réaliser l’électrodéposition des micro poteaux. Avant le dépôt de la couche
d’accroche (3) et pour éviter les courts-circuits entre les métallisations de la puce après
l’électrodéposition des micro poteaux, une résine (2) recouvre certaines zones de la puce
où la couche d’accroche sera enlevée après le dépôt des micro poteaux. Le dépôt électrolytique des micro poteaux se fait à travers une matrice en film photosensible sec (4), qui est
une alternative aux solutions classiques types résines positives (AZ9260, . . . ) ou négatives
(SU8, . . . ). Après l’électrodéposition des micro poteaux (5 et 6), le film photosensible sec
et la résine sont supprimés (7).
Le procédé de fabrication de la technologie micro poteaux s’inspire du procédé LIGA
(Lithographie Galvanoformung Abformtechnik - lithographie, glavanoplastie et moulage).
Le procédé LIGA, qui permet de fabriquer des micro-objets notamment pour des applications MEMS (Micro Electro Mechanical Systems), se décompose en trois étapes (figure
3.2) [121] :
– Photolithographie profonde d’une résine très épaisse type polymétacrylate de méthyl
(PMMA) par rayons X. Ces derniers sont issus d’un accélérateur de type synchrotron ;
– Electrodéposition d’un métal dans une matrice en résine ;
– Suppression de la résine.
Grâce à l’utilisation d’un rayonnement X synchrotron, le procédé LIGA permet d’obtenir des structures verticales de la centaine de microns au millimètre de hauteur et une
résolution horizontale de l’ordre du micron. Récemment, une technologie LIGA UV (Ultraviolet) est apparue. Celle-ci est une alternative à la technologie LIGA RX (Rayon X).
Elle a l’avantage de permettre la réalisation de moule à partir de résines conventionnelles
(AZ9260, SU8, . . . ) et des outils d’insolation classiques de la micro-électronique.
68
Fig. 3.1 – Procédé de fabrication de la technologie micro poteaux.
Fig. 3.2 – Procédé LIGA [121].
69
3.3
3.3.1
Electrodéposition
Choix du matériau déposé
Le matériau retenu pour la connectique micro poteaux est le cuivre pour différentes
raisons. Tout d’abord, le cuivre a une bonne conductivité thermique et électrique, et son
coefficient de dilatation thermique (CTE) est un peu plus faible que celui des brasures
traditionnelles (tableau 3.1). De plus, souhaitant par la suite connecter les micro poteaux
sur un substrat DCB (Direct Copper Bonding), il est donc plus judicieux d’un point de
vue thermomécanique d’avoir des micro poteaux de la même matière que la métallisation
du substrat DCB, en l’occurence du cuivre. Par ailleurs, le dépôt électrolytique de micro
structures en cuivre est connue dans le domaine de l’électronique. Enfin, le cuivre est
facilement disponible dans le commerce et son coût est faible par rapport à d’autres
métaux tels que l’argent et l’or.
Tab. 3.1 – Propriétés physiques de matériaux pour
Matériau
Cu Au Ag
Conductivité thermique (W/m.K) 393 317 419
Résistivité électrique (µΩ.cm)
1,7 2,3 1,6
CTE (ppm/◦ C)
17 14,2 19,6
3.3.2
les interconnexions [68, 16, 6].
Al Sn63 /P b37 Sn95,5 /Ag4 /Cu0,5
240 51 @25◦ C
55
4,3
14,9
10 - 15
23 25,5 @25◦ C
23
Principe et intérêt
L’électrodéposition est un procédé permettant le dépôt contrôlé de matériau métallique
en solution aqueuse. De nombreux métaux peuvent être déposés par électrodéposition :
Cr, Pd, Fe, Co, Ni, Cu, Au, Ag, . . . . L’électrodéposition se réalise dans une cuve contenant une solution électrolytique dans laquelle sont plongées deux électrodes (anode et
cathode) reliées aux bornes d’un générateur de courant (figure 3.3). La solution électrolytique contient des ions métalliques de charge positive Mn+ du métal que l’on veut déposer.
L’échantillon sur lequel doit s’effectuer le dépôt est fixé sur la cathode. La contre-électrode
appelée anode est réalisée avec le même métal que celui destiné à être déposé. Elle sert de
matière première au dépôt et est ainsi consommée tout au long du procédé d’électrodéposition. La polarisation des électrodes va provoquer l’arrachement d’ions métalliques de la
structure cristalline de l’anode qui vont se dissoudre dans la solution puis migrer vers la
cathode, c’est-à-dire vers l’échantillon. Les ions métalliques de la solution sont neutralisés
par les électrons e− fournis par la cathode et se déposent sur celle-ci sous forme d’un métal
M, suivant la réaction chimique :
M n+ + n.e− −→ M
(3.1)
Dans le cas du cuivre, la réaction chimique est la suivante :
Cu2+ + 2.e− −→ Cu
(3.2)
Les solutions de cuivrage électrolytique sont formulées à partir de sulfate de cuivre
(CuSO4 -5H2 O) et d’acide sulfurique (H2 SO4 ). Le sulfate de cuivre fournit les ions de
cuivre. L’acide sulfurique accroît la conductivité de l’électrolyte et réduit les polarisations
d’électrodes [122]. L’ajout d’additifs dans la solution électrolytique améliore l’uniformité
du dépôt de cuivre. La mouillabilité de la solution électrolytique peut être améliorée en
mettant une basse teneur en sulfate de cuivre (60g/l de CuSO4 -5H2 O, 80g/l de H2 SO4 ,
70
30mg/l de HCl et des additifs, par exemple) [122]. Quelques formulations de bains électrolytiques ainsi que leur température d’utilisation et leur densité de courant cathodique
sont présentées dans le tableau 3.2. La solution électrolytique acide retenue pour l’électrodéposition des micro poteaux est composée de 220g/l de sulfate de cuivre (CuSO4 -5H2 0),
32ml/l d’acide sulfurique (H2 SO4 ), 0,2ml/l d’acide chlorhydrique (HCl), et des agents
brillanteurs et nivelants Rubin T200 (2ml/l de Rubin T200 A, 8ml/l de Rubin T200 G et
2ml/l de Rubin T200 E ).
Fig. 3.3 – Principe de l’électrodéposition.
Tab. 3.2 – Bains électrolytiques : composition, température d’utilisation et densité de
courant cathodique [123, 112].
Rohm And Haas
Shipley
Intervia Viafill
Electrodeposit 1200T
Composition
CuSO4 -5H2 O (g/l) : 60 CuSO4 -5H2 O (g/l) : 75
H2 SO4 (g/l) : 75 - 85
H2 SO4 (g/l) : 225
HCl (mg/l) : 15 - 25
HCl (mg/l) : 50
additifs
additifs
◦
Température d’utilisation ( C)
20 - 25
25
2
Densité de courant cathodique (mA/cm )
5 - 60
5 - 40
L’électrodéposition a l’avantage d’être un procédé qui se fait à température ambiante,
ce qui permet de réduire considérablement les contraintes thermomécaniques lors de l’assemblage de la connectique sur la métallisation de la puce par rapport à une connectique
brasée. Contrairement à d’autres méthodes de dépôt de métaux telles que la pulvérisation
et l’évaporation, l’électrodéposition permet, d’une part d’avoir une vitesse de croissance
de l’ordre d’une dizaine de micromètres par heure, d’autre part de faire des dépôts avec
des durées importantes permettant ainsi d’obtenir des épaisseurs d’une centaine de micromètres. Enfin, cette technique de dépôt de métaux est facile à mettre en oeuvre et peu
coûteuse.
Le dispositif expérimental permettant l’électrodéposition des micro poteaux sur des
puces sera présenté dans le chapitre 4.
71
3.3.3
Evaluation de la quantité et de la hauteur du matériau déposé
A partir de la loi de Faraday, une évaluation de la quantité et de la hauteur du
matériau déposé par électrodéposition est possible. La loi de Faraday établit que la masse
du matériau déposé md (en g) sur une électrode est proportionnelle à la quantité de charge
électrique Q (en C) traversant l’électrode :
md = k.Q avec k : constante de proportionnalité
(3.3)
La constante k dépend de la masse atomique du matériau Am (en g.Mol−1 ), du nombre
d’électrons n nécessaires pour réduire l’ion du matériau et de la constante de Faraday F
(F = NA .e avec NA nombre d’Avogadro = 6,0225*1023 Mol−1 et e = 1,6021*10−19 C, d’où
F = 96487C.Mol−1 ) qui détermine la charge électrique du nombre d’électrons :
k=
Am
n.F
(3.4)
La charge électrique Q est obtenue en faisant le produit du courant I (en A) et de la
durée du dépôt Td (en s), si on considère que le courant I reste constant :
Q = I.Td
(3.5)
En combinant les expressions 3.3, 3.4 et 3.5, on en déduit la masse du matériau déposé :
md =
Am .Q
Am .I.Td
=
n.F
n.F
(3.6)
Connaissant la densité du matériau déposé dm (en g/cm3 ) et à partir de 3.6, la hauteur
du matériau déposé hd (en cm) sur une surface S (en cm2 ), en fonction de la durée du
dépôt, peut être déterminée :
hd =
Am .I.Td
md
=
dm .S
n.F.dm .S
(3.7)
Dans le cas du cuivre, le nombre d’électrons est deux, la masse atomique est de
63,54g.Mol−1 et la densité est de 8,9g/cm3 [122]. A titre d’exemple et à partir de la
relation 3.7, on peut dire que la hauteur du cuivre déposé sur une surface de 1cm2 pour
une densité de courant de 10mA/cm2 et une durée de dépôt de 1h, est d’environ 13µm.
Cette expression de la hauteur du matériau déposé sera vérifiée expérimentalement dans
le chapitre 4.
3.4
3.4.1
Couche d’accroche
Définition
L’électrodéposition met en jeu une circulation d’ions métalliques et par conséquent
d’un courant électrique. Pour être déposés sur un substrat, ces ions doivent entrer en
contact et adhérer sur une électrode conductrice avec laquelle ils échangent des électrons.
Pour cela, une couche dite d’accroche (Cr/Cu, Cr/Au, Cr/Ag, Ti/Cu, Ti/Au, . . . ) recouvre le substrat ou bien la puce silicium. La résistance électrique de cette couche doit
être suffisamment faible pour assurer une distribution uniforme du courant, et son adhérence au substrat doit être importante. La couche d’accroche se compose d’une couche
métallique mince à haute adhérence qui est recouverte d’une couche métallique conductrice plus épaisse. La couche d’adhésion est réalisée par des métaux tels que le titane,
72
chrome, . . . . Concernant la couche conductrice, elle correspond souvent au métal que l’on
souhaite déposer par électrodéposition et permet ainsi de réduire l’effet de décalage des
réseaux cristallins et les contraintes au niveau de l’interface couche conductrice / métal
électrodéposé qui sont dues notamment à la différence des CTE des matériaux. Les métaux utilisés pour la couche conductrice et qui s’oxydent facilement au contact de l’air
tels que le cuivre peuvent être recouverts d’une couche de protection. Dans le cas du
cuivre, une couche de protection en or peut être employée. Néanmoins, l’empilement de
différentes couches métalliques va génerer des phénomènes de diffusion qui peuvent être
néfastes ou bénéfiques, selon les métaux utilisés. Pour arrêter cette diffusion, une couche
nommée barrière de diffusion peut être employée. Dans le cas d’une structure Cu/Au, le
nickel est souvent utilisé pour éviter la diffusion du cuivre dans l’or.
3.4.2
Méthodes de dépôt
Parmi les techniques utilisées pour le dépôt de la couche d’accroche, deux méthodes
de dépôt en Phase Vapeur Physique (PVD) existent, à savoir l’évaporation par effet joule
et la pulvérisation cathodique (sputtering). Ces deux méthodes de dépôt permettant la
réalisation de couches minces à partir d’un matériau massif sous vide sont décrites cidessous.
3.4.2.1
Evaporation par effet joule
L’évaporation par effet joule consiste à évaporer le matériau à déposer en le chauffant
à haute température. L’évaporation se fait dans une enceinte sous vide. Le matériau est
placé dans un creuset, généralement en tungstène. Le matériau évaporé est déposé par
condensation sur le substrat placé en regard de la source d’évaporation. Une couche mince
est donc formée sur le substrat (figure 3.4). Plusieurs méthodes existent pour chauffer le
matériau à savoir à l’aide d’un filament réfractaire en passant du courant (figure 3.4) ou
à l’aide d’un faisceau d’électrons intense et énergétique (5KeV à 10KeV) [124]. Afin de
contrôler l’épaisseur de la couche déposée, une balance à quartz est utilisée. Le principe
de celle-ci consiste à détecter la dérive de la fréquence d’oscillation du quartz par la
modification de sa masse lors de la croissance de la couche déposée. L’évaporation est
une méthode de dépôt simple car il n’est pas nécessaire d’injecter un gaz pour créer un
plasma, alors que les autres méthodes PVD ont besoin du plasma comme intermédiaire. De
plus, elle permet d’élaborer des matériaux très purs et d’autant plus purs que la pression
pendant le dépôt est faible (inférieure à 10−6 Torr) [124]. En revanche, l’évaporation a
quelques inconvénients :
– Evaporation difficile de matériaux très réfractaires ou à faible tension de vapeur ;
– Températures élevées de fusion des composés ;
– Faible durée de dépôt (30min au maximum) ;
– Contamination possible de la couche évaporée par la réaction avec le creuset et le
filament, et surtout par le dégazage des parois ;
– Adhérence parfois médiocre.
3.4.2.2
Pulvérisation cathodique
La pulvérisation cathodique est une méthode de dépôt simple à mettre en oeuvre et
permet le dépôt de n’importe quel matériau solide à température ordinaire, surtout des
matériaux difficiles à évaporer. La pulvérisation cathodique est un phénomène d’éjection
des particules à partir de la surface d’un matériau, lorsque ce dernier est bombardé par
un flux de particules énergétiques qui sont généralement des ions d’argon (figure 3.5).
Les particules pulvérisées du matériau à déposer sont diffusées dans toute l’enceinte. La
73
Fig. 3.4 – Schéma de principe de l’évaporation utilisant un système de chauffage par effet
joule [125].
majorité d’entre elles sont recueillies sur le substrat placé en face de la cible, et forment
une couche mince sur ce dernier. Cette couche mince déposée a la particularité d’avoir
une bonne adhérence et une bonne homogénéité.
Fig. 3.5 – Schéma de principe de la pulvérisation cathodique [125].
3.4.3
Couche d’accroche et méthode de dépôt retenues
La couche d’accroche déposée sur une puce est composée d’une couche d’adhérence Cr
ou Ti (20nm - 50nm) et d’une couche conductrice Cu (50nm - 250nm). L’épaisseur de cette
couche d’accroche est faible de façon à minimiser sa résistance électrique. Pour réaliser
l’électrodéposition des micro poteaux en cuivre, nous avons choisi une couche conductrice
du même matériau. Ce choix va permettre de minimiser les contraintes au niveau de
l’interface couche conductrice / micro poteaux qui sont dues notamment à la différence
des CTE des matériaux. Pour déposer le chrome et le cuivre, un bâti d’évaporation est
utilisé (figure 3.6). Les vitesses de dépôt du chrome et du cuivre sont respectivement entre
0,4n.s−1 et 1n.s−1 , et entre 2n.s−1 et 4n.s−1 . La figure 3.7 présente une puce MOSFET
APT6035BVFR métallisée Cr (20nm) / Cu (180nm). Concernant le dépôt de la couche
de titane, il est fait par pulvérisation.
74
Fig. 3.6 – Bâti de dépôt par évaporation (photographie LAPLACE ).
Fig. 3.7 – Puce MOSFET APT6035BVFR métallisée Cr/Cu.
3.5
Matrices photosensibles
3.5.1
Résine photosensible
3.5.1.1
Définition
Une matrice généralement en résine photosensible est utilisée en micro-électronique
pour définir les différentes structures. La résine est constituée de trois composants à
savoir un solvant, un polymère et un composant photoactif. Le solvant sert à maintenir
le polymère et le photoinitiateur en solution. La concentration en solvant va permettre
de jouer sur la viscosité de la résine et par conséquent sur son épaisseur. Concernant le
polymère, il donne à la résine ses propriétés d’adhérence, d’étalement et sa résistance aux
contraintes physique et chimique. Enfin, le composant photoactif offre la sensibilité de la
résine lors de l’exposition. Dans le cas de la résine positive, il rend les parties exposées
solubles dans la solution de dévellopement tandis que dans le cas de résine négative, il
active la polymérisation des parties exposées.
Trois types de résine existent à savoir les résines positives (AZ9260, S1813, . . . ), négatives (SU8, . . . ) et inversibles (AZ5214E, . . . ) dont la propriété est de changer de polarité
suite à une étape de recuit dit d’inversion. Lors du développement de la résine, la zone
supprimée est la partie insolée pour la résine positive et la partie non insolée pour la résine
négative (figure 3.8). Les résines négatives ont la particularité d’avoir une bonne résistance
chimique et mécanique, meilleure que celle des résines positives. Elles permettent aussi
d’obtenir des épaisseurs supérieures à 100µm et des facteurs de forme importants (entre
5 et 25) [126]. En revanche, les résines négatives sont très difficiles à supprimer. De plus,
dans le cas de la résine SU8, des contraintes thermomécaniques peuvent apparaître sur
celle-ci lors de la mise en oeuvre sur une puce en silicium car son CTE (entre 21ppm/◦ C et
52ppm/◦ C) est très supérieur à celui du silicium (autour de 4ppm/◦ C) [126]. Concernant
les résines positives, les épaisseurs atteintes sont généralement inférieures à 20µm et leur
facteur de forme est compris entre 7 et 15 [126]. En déposant successivement plusieurs
couches de résine positive, il est possible d’atteindre des épaisseurs entre 50µm et 100µm,
75
mais ceci nécessite une optimisation des paramètres du procédé de mise en oeuvre (durée
et énergie de l’insolation, durée du développement, durée du recuit, . . . ). Contrairement
aux résines négatives, la suppression des résines positives est facile à réaliser en utilisant
par exemple de l’acétone.
3.5.1.2
Photolithographie
De façon à reproduire l’image d’un masque sur une couche de résine, une méthode
appelée photolithographie est utilisée. Suivant sa nature chimique, la résine reproduit
l’image du masque en positif ou en négatif par des pleins et des vides (figure 3.8). La
photolithographie est réalisée en cinq étapes à savoir le dépôt, le recuit, l’insolation grâce
à un système de rayonnement (lumière visible, ultraviolet, faisceau d’électrons, rayons
X, . . . ), le développement et le post-recuit de la résine. Le dépôt de la résine, qui doit
être uniforme, est réalisée par centrifugation au moyen d’une tournette qui permet la
mise en rotation à grande vitesse de l’échantillon à résiner (figure 3.9). Cette méthode de
dépôt est appelée spin coating. L’épaisseur finale de la couche de résine déposée, variant
de quelques fractions de micromètre à plusieurs micromètres, est fonction de plusieurs
paramètres à savoir la quantité de résine déposée sur l’échantillon, la viscosité de la résine,
et les conditions de rotation de la tournette (accélération, vitesse et temps). Après son
étalement sur l’échantillon, la résine visqueuse est ensuite durcie sur une plaque chauffante.
Cette étape permet d’éliminer toutes les traces de solvant avant l’insolation de la résine.
Pour l’alignement et l’insolation de motifs d’un masque sur l’échantillon, un aligneur est
utilisé. Suite à l’insolation, l’échantillon est mis dans une solution de développement,
appelée développeur, de façon à dissoudre la résine insolée ou non (positive ou négative).
Enfin, un post-recuit de la résine est effectué pour réticuler un peu plus celle-ci.
Fig. 3.8 – Photolithographie.
76
Fig. 3.9 – Tournette (photographie LAPLACE ).
3.5.1.3
Résine AZ5214E
Pour réaliser l’électrodéposition des micro poteaux sur une puce, une couche d’accroche est déposée sur celle-ci. Dans le cas d’une puce MOSFET, il est nécessaire après
l’électrodéposition des micro poteaux, de supprimer la couche d’accroche dans certaines
zones pour éviter les courts-circuits entre les métallisations de grille et de source. Pour
cela, avant le dépôt de la couche d’accroche sur toute la surface de la puce, une résine inversible AZ5214E [127] est déposée sur les endroits de la puce où la couche d’accroche sera
supprimée après l’électrodéposition des micro poteaux. L’épaisseur de la résine AZ5214E
déposée est d’environ 2µm. Cette technique de suppression de la couche d’accroche par le
biais d’une résine est appelée lift-off. La résine AZ5214E est utilisée en positif de façon
à garantir une continuité sur la couche d’accroche. En revanche, le lift-off de la résine
AZ5214E est difficile car les pentes positives des zones non insolées empêchent la solution de stripping d’attaquer facilement ces dernières (figure 3.10). Les pentes positives
des zones non insolées s’expliquent par le fait qu’au cours de l’insolation, les zones non
masquées de la résine vont absorber le rayonnement qui va s’atténuer lorsque celui-ci va
pénétrer la résine. La partie supérieure de la résine insolée va donc se dissoudre plus vite
que la partie inférieure. Pour favoriser le lift-off de la résine AZ5214E, il suffit de changer
la polarité de celle-ci à la suite d’une étape de recuit dite de polarisation ou d’inversion. Ce
changement de polarité va permettre d’obtenir des pentes négatives sur les zones insolées
et la solution de stripping va donc pouvoir attaquer facilement ces dernières (figure 3.11).
Par contre, la continuité de la couche d’accroche n’est plus assurée et l’électrodéposition
des micro poteaux ne peut plus se faire correctement.
77
Fig. 3.10 – Lift-off de la résine AZ5214E utilisée en positif.
Fig. 3.11 – Lift-off de la résine AZ5214E inversée.
78
Le procédé de mise en oeuvre retenu pour la résine AZ5214E est le suivant :
– Dépôt du promoteur d’adhérence (vitesse : 2000tr.min−1 pendant 30s) ;
– Dépôt de 2µm de la résine avec la tournette (vitesse : 2000tr.min−1 sans le gyrset
pendant 30s) ;
– Premier recuit à 100◦ C pendant 1min ;
– Insolation du masque de la couche d’accroche pendant 15s ;
– Développement de la résine dans la solution AZ351B / eau désionisée (125ml de
AZ351B dilués dans 500ml d’eau désionisée) pendant 1min45s à 22◦ C ;
– Rinçage à l’eau désionisée de l’échantillon puis séchage ;
– Deuxième recuit à 190◦ C pendant 2min.
Concernant le lift-off de la résine AZ5214E, il se fait dans l’acétone à température
ambiante.
3.5.2
Film photosensible sec
3.5.2.1
Définition et intérêt
Le film photosensible sec est une alternative aux solutions classiques du type résines.
Celui-ci est très utilisé dans le domaine de l’électronique pour la réalisation des pistes
sur les circuits imprimés. Le film photosensible sec est constitué de trois composants à
savoir une feuille de protection en polyéthylène, une résine photosensible et un support en
polyester (figure 3.12) [128]. Les films photosensibles secs disponibles dans le commerce
ont une épaisseur comprise entre 20µm et 75µm et leur facteur de forme varie entre 1 et 2
[126]. La température d’utilisation des films photosensibles secs est généralement inférieure
à 100◦ C. Dupont a développé récemment un film photosensible sec MPFT M WBR, non
disponible dans le commerce, avec des performances intéressantes, à savoir une épaisseur
pouvant atteindre 120µm, un facteur de forme compris entre 2 et 4 et une température
d’utilisation maximale proche de 300◦ C [129].
Fig. 3.12 – Composition d’un film photosensible sec [128].
79
Le film photosensible sec offre de nombreux avantages. Son procédé de mise en oeuvre
est simple et sa suppression est facile comme les résines positives. L’épaisseur de certains
films photosensibles secs tels que le MPFT M WBR (Dupont) est comparable à celle obtenue
avec une résine négative SU8 [129]. Pour obtenir des épaisseurs nettement supérieures
à 100µm, il est possible de laminer plusieurs films photosensibles secs les uns sur les
autres. Le film photosensible sec permet aussi de réduire les effets de bord du substrat
par rapport à des résines (figure 3.13) [129, 130]. Ainsi, lors de la phase d’insolation
du film photosensible sec, un bon contact entre le masque métallique et le substrat est
assuré pour éviter toutes diffractions. Enfin, de nombreux travaux montrent l’utilisation
du film photosensible sec pour l’électrodéposition de micro structures dans des solutions
électrolytiques acides (figure 3.14) [129, 131]. Tous ces avantages nous ont donc amené à
choisir le film photosensible sec comme matrice pour la réalisation des micro poteaux en
cuivre par voie électrolytique sur des puces semi-conductrices. Le film photosensible sec
retenu est le PM275 de Dupont [132], dont le procédé de mise en oeuvre est présenté par
la suite.
Fig. 3.13 – Effet de bord du substrat sur un film photosensible sec PerMX3000 (Dupont)
et une résine [130].
Fig. 3.14 – Photographie MEB d’une matrice en film photosensible sec Ordyl P-50100
(Elga Europe) d’épaisseur 90µm, utilisée pour l’électrodéposition de disques dans les capteurs d’inertie (accéléromètre, gyroscope, . . . ) [131].
80
3.5.2.2
Film photosensible sec PM275
Mise en oeuvre Le film photosensible sec PM275 a une épaisseur de 75µm et se
comporte comme une résine négative, c’est-à-dire que les parties non insolées sont dissoutes
dans la solution de développement. Le dépôt du film photosensible sec PM275 sur une
puce se fait par laminage (figure 3.15). Le laminage, appelé aussi thermocompression, est
un procédé de fabrication par déformation plastique, qui est obtenue par compression
continue au passage sous un rouleau chauffant (figure 3.16). Les paramètres classiques du
procédé de laminage sont les suivants [128] :
– Température des rouleaux chauffants ≈ 100◦ C ;
– Pression exercée par les rouleaux ≈ 3Bars (= 300kPa) ;
– Vitesse de laminage ≈ 1,5m.min−1 .
Fig. 3.15 – Lamineuse (LAPLACE ).
Fig. 3.16 – Principe du laminage d’un film photosensible sec.
81
Avant de laminer le film photosensible sec sur l’échantillon, il faut préchauffer ce dernier
et sa plaque support à une température de 70◦ C pendant 1min. Ce préchauffage a pour
but d’améliorer l’adhérence du film photosensible sec. Par la suite, le film de protection en
polyéthylène doit être retiré. Après l’étape de laminage, des ouvertures où l’on souhaite
réaliser les micro poteaux en cuivre par électrodéposition, doivent être faites dans le film
photosensible sec PM275. Pour cela, nous avons utilisé la technique de photolithographie
dont le procédé a été optimisé :
– Insolation pendant une durée comprise entre 15s et 17s en s’assurant d’un bon
contact entre le masque métallique et l’échantillon pour éviter toutes diffractions ;
– Retrait du film en polyester ;
– Développement dans une solution de carbonate de sodium (N a2 CO3 ) à 1% soit 5g
de N a2 CO3 dilués dans 500ml d’eau désionisée, à 30◦ C pendant 2min30s voir plus si
nécessaire à l’aide d’un système de pression (oxyjet rotatif ). Auparavant, des essais
de développement avec les mêmes conditions et sans système de pression ont été effectués mais on s’est apperçu que le développement du film photosensible sec n’était
pas réalisé en totalité. Pour éliminer les traces résiduelles du film photosensible sec,
un développement supplémentaire dans une machine à ultrason USC100TH est souhaitable pendant une durée limitée à 30s car au delà la surface du film photosensible
sec risque de s’altérer (dépolissage mécanique). Pour vérifier ceci, une comparaison
de la rugosité du film photosensible sec PM275 développé par oxyjet rotatif et par
ultrason a été faite. D’après la figure 3.17, on constate que la rugosité du film photosensible sec PM275 développé par ultrason est plus importante que celle obtenue
avec un développement par oxyjet rotatif. Une mesure de la surépaisseur du film
photosensible PM275 a été réalisée et comparée à celle obtenue avec la résine positive AZ9260 dont l’épaisseur déposée est de 10µm. La surépaisseur mesurée du
PM275 est proche de 7µm tandis que la celle de l’AZ9260 est autour de 9µm. On
peut supposer que l’effet de bord de l’AZ9260 sera encore plus important si l’épaisseur déposée de cette dernière est identique à celle du PM275 à savoir 75µm. Cette
comparaison confirme donc ce que l’on a évoqué précédemment à savoir que le film
photosensible sec permet de réduire les effets de bord par rapport à des résines ;
– Rinçage à l’eau désionisée pendant 3min puis séchage.
Après avoir fait l’électrodéposition des micro poteaux en cuivre, la matrice en film photosensible sec PM275 doit être supprimée. Pour cela, trois solutions de stripping peuvent
être utilisées à température ambiante à savoir une solution d’hydroxyde de sodium (NaOH)
à 3% soit 15g de NaOH dilués dans 500ml d’eau désionisée, une solution d’hydroxyde de
potassium (KoH) à 3% soit 15g de KoH dilués dans 500ml d’eau désionisée, ou de l’acétone. Or, les micro poteaux étant réalisées sur des puces en silicium, les solutions à base
de NaOH ou de KoH ne peuvent pas être employées car l’hydroxyde de sodium attaque
les métallisations aluminium des puces et l’hydroxyde de potassium altère le silicium. De
ce fait, la solution retenue pour la suppression du film photosensible sec PM275 est l’acétone. Dans la solution de stripping, le film photosensible sec se brise en formant des peaux
et ne se dissout pas comme une résine (figure 3.18). Lors de cette suppression, le film
photosensible sec exerce des contraintes mécaniques au niveau des différents interfaces de
l’assemblage (micro poteaux / couche d’accroche, couche cuivre de la couche d’accroche
/ couche chrome ou titane de la couche d’accroche, et couche d’accroche / puce silicium),
pouvant être défaillantes si des imperfections existent. Quand le film photosensible sec est
totalement retiré, l’échantillon est rincé à l’eau désionisée pendant 3min puis séché.
82
Fig. 3.17 – Rugosité du film photosensible sec PM275 développé par oxyjet rotatif pendant 2min30s (a) et ultrason pendant 3min30s (b).
Fig. 3.18 – Suppression du film photosensible sec PM275 dans une solution d’acétone.
83
Des essais de plusieurs films photosensibles secs PM275 laminés les uns sur les autres
ont été effectués dans l’objectif de faire des micro poteaux avec des épaisseurs supérieures
à 75µm. Pour cela, deux procédés réalisant des ouvertures de 300µm*300µm dans quatre
films photosensibles secs PM275 laminés les uns sur les autres (épaisseur totale de 300µm)
ont été comparés (figure 3.19). Le premier consiste à laminer quatre films photosensibles
secs les uns sur les autres puis réaliser une seule insolation et un seul développement
des quatre films photosensibles secs laminés. Le deuxième consiste à laminer, insoler et
développer successivement quatre films photosensibles secs. D’après la figure 3.19, on
constate que le premier procédé semble le plus approprié pour réaliser des ouvertures
dans plusieurs films photosensibles secs laminés les uns sur les autres car celui-ci ne
fait pas apparaître l’interface et le désalignement entre les différentes couches de films
photosensibles secs, présents dans le deuxième procédé.
Néanmoins, la mauvaise mouillabilité de la solution électrolytique sur le film photosensible sec PM275 ne permet pas d’envisager de laminer plusieurs films photosensibles
secs les uns sur les autres.
Fig. 3.19 – Photographies MEB d’ouvertures de 300µm*300µm obtenues dans 4 films
photosensibles secs PM275 laminés les uns sur les autres.
Mouillabilité La croissance des micro poteaux en cuivre se faisant dans une solution
électrolytique, il est donc intéressant de voir si la solution électrolytique remplit totalement
les ouvertures dans le film photosensible sec PM275, où sont déposées les micro poteaux.
Pour cela, la mesure de l’angle de contact rend compte de l’aptitude d’un liquide à s’étaler
sur une surface par mouillabilité. Elle permet d’accéder à l’énergie libre d’une surface
et de déduire le caractère hydrophile ou hydrophobe d’une surface. L’angle de contact
correspond à l’angle de raccordement entre la surface du solide et la tangente à la surface
du liquide (figure 3.20). Il est fonction des énergies superficielles et interfaciales des phases
en présence. Par convention, on mesure cet angle à l’intérieur du liquide. Suivant la valeur
de l’angle de contact, deux configurations peuvent apparaître (figure 3.21) :
– Un mouillage parfait, caractérisé par un angle de contact nul, mène à la formation
d’un film liquide recouvrant le solide ;
– Un mouillage partiel caractérisé par un angle de contact compris entre 0˚ et 180˚.
Le liquide tend à prendre la forme d’une calotte sphérique. Si l’angle de contact
est supérieur à 90˚, le liquide est dit non mouillant, dans le cas contraire il est dit
mouillant.
84
Fig. 3.20 – Représentation de l’angle de contact.
Fig. 3.21 – Différentes configurations de mouillage en fonction de l’angle de contact.
85
A l’équilibre thermodynamique, l’angle de contact θ formé par un liquide sur la surface
d’un solide plan, horizontal, parfaitement lisse, chimiquement homogène et non réactif
avec le liquide, est relié aux énergies superficielles solide-vapeur TSG , liquide-vapeur TLG
et interfaciale solide-liquide TSL par l’équation de Young :
TSG = TSL + TLG .cosθ
d0 où cosθ =
TSG − TSL
TLG
(3.8)
(3.9)
La relation 3.9 montre d’une part que l’ajout d’un sulfactant en diminuant l’énergie
superficielle d’un liquide TLG améliore le mouillage. En effet, son ajout abaisse l’énergie
superficielle du liquide TLG et entraîne une augmentation de cos θ, donc une diminution
de l’angle de contact θ. D’autre part, les solides ayant de faibles énergies de surface, seront
moins facilement mouillés car TSG étant faible, cos θ est petit et donc l’angle de contact
θ est grand.
Pour mesurer l’angle de mouillage de la solution électrolytique utilisée pour l’électrodéposition des micro poteaux, sur une épaisseur d’un film photosensible sec PM275, nous
utilisons un appareil automatique de mesure d’angles de contact et de caractérisation du
phénomène de mouillabilité appelé DIGIDROP (figure 3.22). L’optique du DIGIDROP
constituée d’une caméra mobile CCD 2/3” et d’un objectif macro fournit une image grossie et précise de la goutte déposée par la seringue. Cette image est traitée numériquement
de façon à améliorer sa qualité. Un logiciel de mesure d’angles de contact analyse l’image
numérisée de la goutte et détermine ses caractéristiques géométriques (la ligne de base, les
points triples de la goutte, et la forme et le contour de la goutte). Grâce aux caractéristiques géométriques de l’image numérisée de la goutte, le DIGIDROP effectue la mesure
de l’angle de contact.
Fig. 3.22 – Appareil automatique de mesures d’angles de contact DIGIDROP (photographie LAPLACE ).
L’angle de mouillage mesuré est important (63˚), ce qui veut dire que la solution
électrolytique ne remplira pas totalement les ouvertures où doivent être déposées les micro
86
poteaux. Dans ce cas, on peut dire que le film photosensible sec PM275 est hydrophobe.
Pour le rendre hydrophile, un traitement par plasma à base d’argon est effectué sur celui-ci.
Le traitement par plasma consiste à mettre l’échantillon sous vide, à introduire un mélange
gazeux et à activer les molécules de gaz par l’application d’un champ électrique créant
ainsi un plasma. Les molécules activées vont interagir avec la surface de l’échantillon.
Selon la nature du gaz, les propriétés obtenues au niveau de la surface de l’échantillon sont
différentes. Le traitement par plasma argon va permettre de créer des sites hydrophiles
en surface du film photosensible sec PM275. Ceci est réalisé par un réacteur plasma à
décharges électriques en courant continu (figure 3.23).
Fig. 3.23 – Réacteur par plasma à décharges électriques en courant continu (photographie
LAPLACE ).
La figure 3.24 montre que l’angle de mouillage de la solution électrolytique sur le
film photosensible sec PM275 diminue de manière exponentielle en fonction de la durée
du traitement par plasma argon. Après un traitement d’une durée de 1min, l’angle de
mouillage mesuré passe de 63˚(sans traitement) à 8,3˚ (avec traitement) (figure 3.25). Au
delà d’un traitement d’une durée de 2min, l’angle de mouillage est presque constant. Au
vu des résultats obtenus, on peut dire que le traitement par plasma argon a rendu le film
photosensible sec PM275 hydrophile. Cependant, lors de ce traitement, la métallisation
en cuivre de la couche d’accroche située sous le film photosensible sec subit aussi une
gravure. Si cette métallisation en cuivre n’est plus présente après le traitement par plasma,
l’électrodéposition ne peut donc pas se faire. La figure 3.26 présente une photographie
MEB d’un micro poteau où la croissance ne s’est pas faite au centre de ce dernier à cause
du traitement par plasma.
Le traitement par plasma a finalement un effet positif sur la mouillabilité de la solution
électrolytique sur le film photosensible sec PM275 (figure 3.25) et un effet négatif sur la
croissance des micro poteaux (figure 3.26). Par ailleurs, il ajoute une étape supplémentaire
au procédé de fabrication de la technologie micro poteaux qui nécessite déjà pas moins de
six étapes. Pour les différents dépôts électrolytiques des micro poteaux présentés dans le
chapitre 4, aucun traitement par plasma d’argon ne sera effectué sur les échantillons car
c’est le meilleur compromis en fait.
87
Fig. 3.24 – Influence de la durée du traitement par plasma argon sur l’angle de mouillage
de la solution électrolytique sur le film photosensible sec PM275.
Fig. 3.25 – Angles de mouillage de la solution électrolytique sur le film photosensible sec
PM275 sans traitement (a) et avec un traitement par plasma argon pendant 1min (b).
Fig. 3.26 – Photographie MEB montrant l’abscence de croissance au centre d’un micro poteau due au traitement par plasma argon sur l’échantillon pendant 1min, avant
l’électrodéposition.
88
3.6
Conclusion
Une description des différents moyens technologiques pour la réalisation de la connectique micro poteaux sur des puces semi-conductrices a été faite dans ce chapitre. Un film
photosensible sec PM275 est utilisé comme matrice pour l’électrodéposition des micro
poteaux. Celui-ci est une alternative intéressante aux solutions classiques types résines.
En effet, le film photosensible sec a de nombreux avantages tels qu’un procédé de mise en
oeuvre simple, une réduction des effets de bord par rapport à des résines, une résistance
aux solutions électrolytiques acides et une suppression facile. Pour réaliser l’électrodéposition des micro poteaux sur des puces, une cellule électrolytique a été développée.
Ce dispositif expérimental sera présenté dans le chapitre suivant, ainsi que l’influence de
certains paramètres sur le dépôt des micro poteaux.
Le développement de la technologie micro poteaux sur un wafer de puces et non sur
des puces individuelles serait intéressant pour diverses raisons. Tout d’abord, les effets de
bord de la résine inversible AZ5214E ne seraient présents que sur la périphérie du wafer.
De plus, un gain important en terme de temps et de coût serait réalisé au niveau des étapes
technologiques car il suffirait de faire une seule fois les étapes technologiques sur le wafer
puis extraire les puces avec leurs connectiques. Ce détail concerne l’industrialisation du
procédé et n’introduit aucune limitation à ce stade. On voit néanmoins que l’intérêt industriel des micro poteaux relève de l’industrie du semi-conducteur qui pourrait substituer
les micro poteaux aux simples traitements UBM (Under Bump Metallization) standards.
Par ailleurs, le milieu de l’industrie micro-électronique est le plus à même de faire évoluer
le facteur de forme des micro poteaux pour aller vers une alternative aux bumps aluminium voire les micro-bumps. On notera que le développement des systems-in-package
(figure 3.27) conduit à la mise au point de vias traversants, c’est-à-dire de connectiques
à travers le substrat d’une puce (de composants passifs par exemple) permettant de reporter à l’arrière de la puce, les points de contact en face avant, actuellement connectés
par film. Dans le cas des éléments passifs intégrés (technologie PiCS, NXP par exemple),
l’électrodéposition est déjà largement utilisée tout comme la résine SU8. L’ajout de micro
ou de nano poteaux ne constitue pas un verrou majeur dès lors que l’assemblage de ces
micro poteaux au reste du système sera résolu.
Fig. 3.27 – Exemple d’un system-in-package.
89
90
Chapitre 4
Réalisation et caractérisation électrique
de la connectique micro poteaux et
présentation d’une solution de reprise
de contacts sans brasure
Sommaire
4.1
4.2
4.3
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Description du dispositif expérimental d’électrodéposition . . 92
Analyse du procédé d’électrodéposition . . . . . . . . . . . . . 94
4.3.1 Influence de différents paramètres sur le procédé d’électrodéposition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
4.3.1.1 Positionnement de la cellule électrolytique . . . . . . .
94
4.3.1.2 Durée du dépôt . . . . . . . . . . . . . . . . . . . . . .
97
4.3.1.3 Synthèse des différentes manipulations d’électrodéposition . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
4.3.2 Evaluation de la vitesse de croissance des micro poteaux . . . . 101
4.4 Mise en oeuvre de connectiques électrodéposées sur des puces
semi-conductrices . . . . . . . . . . . . . . . . . . . . . . . . . . 103
4.4.1 Electrodéposition de poteaux massifs sur des puces MOSFET . 104
4.4.2 Caractérisation électrique . . . . . . . . . . . . . . . . . . . . . 106
4.5 Solution de reprise de contacts sans brasure sur les micro
poteaux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
4.5.1 Principe de l’assemblage par interdiffusion métallique étain-cuivre109
4.5.2 Validation expérimentale de l’assemblage par interdiffusion métallique étain-cuivre . . . . . . . . . . . . . . . . . . . . . . . . 111
4.5.2.1 Principe du frittage flash . . . . . . . . . . . . . . . . 112
4.5.2.2 Résultats expérimentaux . . . . . . . . . . . . . . . . 114
4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
91
4.1
Introduction
Le développement d’une cellule électrolytique permettant l’électrodéposition de connectiques électrodéposées est tout d’abord présenté dans ce chapitre. Une analyse du procédé
d’électrodéposition des micro poteaux est réalisée avec une étude de l’influence de certains
paramètres sur le dépôt des micro poteaux et une évaluation de la vitesse de croissance des
micro poteaux. Une caractérisation électrique statique et dynamique d’une puce MOSFET
APT6035BVFR avec des poteaux massifs électrodéposés est ensuite présentée pour vérifier l’intégrité d’une puce semi-conductrice avec des connectiques électrodéposées. Enfin,
une solution de reprise de contacts sans brasure sur le dessus des micro poteaux permettant l’assemblage des puces munies de leurs micro poteaux sur un substrat type DCB
(Direct Copper Bonding), est décrite et validée expérimentalement.
4.2
Description du dispositif expérimental d’électrodéposition
Une cellule électrolytique a été développée pour réaliser l’électrodéposition des micro
poteaux sur des puces semi-conductrices (figure 4.1). Ce dispositif expérimental nécessite
peu de matériel, en l’occurence une source de courant programmable, une plaque chauffante, un bécher, un support permettant de fixer les électrodes, une anode en cuivre et
une solution électrolytique. De plus, par rapport à une machine d’électrodéposition industrielle, la cellule électrolytique permet de faire des dépôts électrolytiques sur des puces
individuelles et son coût est moins important.
Fig. 4.1 – Dispositif expérimental d’électrodéposition.
92
L’anode est constituée de cuivre sans oxygène et à haute conductivité ne contenant
que 0,05% d’impuretés et réduisant ainsi les boues anodiques. La distance entre l’anode et
l’échantillon est de 30mm environ. Les amenées de courant sur l’échantillon sont assurées
par des fils électriques fixés grâce à une colle époxy chargée argent EPO-TEK 4110 (figure
4.2) [27]. Cette colle a la particularité de ne pas dégrader le film photosensible sec PM275
car elle ne contient pas de solvant. De façon à éviter le dépôt électrolytique de cuivre
sur les amenées de courant, celles-ci sont protégées par une cire apiézon résistant au
solution eléctrolytique acide. L’électrodéposition s’effectue à température ambiante pour
favoriser la finesse de grain du cuivre électrodéposé (figure 4.3) et la densité de courant
est fixée à 10mA/cm2 . La cellule électrolytique est alimentée par une source de courant
programmable Keithley où la durée du dépôt et l’intensité du courant sont définies via
un programme sous le logiciel Test Script Builder (figure 4.1). L’un des avantages de la
source de courant programmable Keithley est qu’elle peut délivrer des courants faibles,
de l’ordre du milliampère, avec une très bonne précision. L’intensité du courant appliquée
sur la cellule électrolytique est déterminée en faisant le produit de la densité de courant
avec la surface des zones à recouvrir de cuivre.
Fig. 4.2 – Amenées de courant sur l’échantillon.
Fig. 4.3 – Photographies MEB de micro poteaux pour un dépôt à 25◦ C (a) et 50◦ C (b).
93
4.3
4.3.1
Analyse du procédé d’électrodéposition
Influence de différents paramètres sur le procédé d’électrodéposition
L’électrodéposition des micro poteaux dépend de nombreux paramètres tels que le
positionnement de la cellule électrolytique et la durée du dépôt. L’influence de ces paramètres sur le dépôt des micro poteaux est présentée ci-dessous. Les substrats sur lesquels
est faite l’électrodéposition des micro poteaux ont les caractéristiques suivantes (figure
4.2) :
– Matériau : silicium ;
– Dimensions : 20mm*26mm ;
– Métallisation : Ti/Cu ;
– Nombre de film photosensible sec PM275 laminé sur le substrat : 1 ;
– Dimensions des ouvertures dans le film photosensible sec PM275 : carré de 300µm*300µm
et cercle de diamètre 300µm ;
– 4 amenées de courant réparties sur les 4 coins du substrat.
4.3.1.1
Positionnement de la cellule électrolytique
Pour étudier l’influence du positionnement de la cellule électrolytique sur le dépôt des
micro poteaux, nous avons comparé deux types de configuration de la cellule électrolytique
à savoir une où les électrodes sont positionnées verticalement et une où les électrodes sont
fixées horizontalement. Pour les deux configurations de la cellule électrolytique, un dépôt
des micro poteaux a été réalisé avec les paramètres suivants :
– Surface de l’anode égale à celle de l’échantillon ;
– Durée du dépôt : 4h10min ;
– Densité de courant appliquée sur la cellule électrolytique : 10mA/cm2 ;
– Surface de cuivre à déposer sur l’échantillon : 0,6cm2 ;
– Température de la solution électrolytique : 25◦ C.
La cellule électrolytique avec les électrodes fixées verticalement est présentée sur la
figure 4.4.
Fig. 4.4 – Photographie de la cellule électrolytique avec les électrodes positionnées verticalement.
94
Les figures 4.5 et 4.6 montrent que les micro poteaux obtenus avec des électrodes
positionnées verticalement ne sont pas homogènes avec un bord le plus épais situé vers la
partie haute de la cellule électrolytique. Pour expliquer cette inhomogénéité, différentes
explications telles que l’effet de la force de Lorentz sur le déplacement des ions de cuivre ou
de la gravité ionique ont été avancées. Cependant, celles-ci ne permettent pas de justifier
que le dépôt le plus important est situé vers la partie haute de la cellule électrolytique.
Fig. 4.5 – Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et circulaires
de diamètre 300µm (b), obtenus avec les électrodes positionnées verticalement.
Fig. 4.6 – Profil de micro poteaux carrés obtenus avec les électrodes positionnées verticalement.
95
Dans le cas de la configuration horizontale des électrodes, la mise en place de l’échantillon au dessus de l’anode en cuivre et non au dessous de cette dernière permet d’éviter le
dépôt de boues anodiques sur l’échantillon lors du procédé d’électrodéposition (figure 4.7).
Comme le montrent les figures 4.8 et 4.9, les micro poteaux obtenus avec les éléctrodes
fixées horizontalement sont homogènes. La hauteur des micro poteaux est d’environ 52µm.
Par ailleurs, on peut remarquer qu’il n’y a pas de différence (hauteur et forme concave)
entre les carrés et les cercles.
Fig. 4.7 – Photographie de la cellule électrolytique avec les électrodes positionnées horizontalement.
Fig. 4.8 – Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et circulaires
de diamètre 300µm (b), obtenus avec des électrodes fixées horizontalement.
96
Fig. 4.9 – Profil de micro poteaux carrés obtenus avec des électrodes fixées horizontalement.
Au vu des résulats obtenus, nous pouvons conclure que le positionnement de la cellule
électrolytique influe sur l’homogénéité du dépôt des micro poteaux. Le dépôt des micro
poteaux étant plus homogène avec les électrodes positionnées horizontalement, nous avons
donc retenu cette configuration pour les manipulations suivantes.
4.3.1.2
Durée du dépôt
Après avoir vu l’influence du positionnement de la cellule électrolytique sur l’homogénéité du dépôt des micro poteaux, nous nous sommes intéressés à l’influence de la durée
du dépôt sur le dépôt des micro poteaux. Pour cela, des dépôts des micro poteaux avec
des durées comprises entre 1h et 8h ont été réalisés avec les paramètres suivants :
– Positionnement horizontal des électrodes ;
– Surface de l’anode égale à celle de l’échantillon ;
– Densité de courant appliquée sur la cellule électrolytique : 10mA/cm2 ;
– Surface de cuivre à déposer sur l’échantillon : 0,6cm2 ;
– Température de la solution électrolytique : 25◦ C.
Pour des dépôts dont la durée est inférieure à 6h, on observe des micro poteaux
homogènes avec une forme concave (figures 4.8, 4.9, 4.10, 4.11, 4.12 et 4.13). La hauteur
des micro poteaux est d’environ 11µm, 52µm et 74µm pour les dépôts d’une durée de
1h, 4h10min et 6h. La forme concave des micro poteaux peut s’expliquer de la manière
suivante. Dans une cellule électrolytique, un champ électrique est créé entre l’anode et
l’échantillon. Ce champ électrique contribue au déplacement des ions avec une vitesse
régulière ν exprimée de la façon suivante :
ν = µ.E
(4.1)
avec
µ (m2 /V.s) : mobilité des ions et E (V/m) : intensité du champ électrique
Dans le domaine des matériaux diélectriques, [133] a montré le renforcement des lignes
de champ électrique au niveau de la frontière entre deux milieux de permittivité diélectrique différente. En se basant sur le même principe, on peut dire que la différence de
permittivité diélectrique entre les ouvertures où sont déposés les micro poteaux et le film
photosensible sec PM275 provoque un renforcement des lignes de champ électrique sur
les bords des ouvertures. Ce renforcement des lignes de champ électrique sur les bords des
97
ouvertures va avoir pour conséquence, une concentration d’ions plus importante au niveau
des bords des ouvertures. Ainsi, la hauteur des micro poteaux va être plus conséquente
sur les bords des ouvertures qu’au centre de ces dernières. L’autre condition pour avoir
une forme concave est que la hauteur des micro poteaux obtenue soit inférieure à celle du
film photosensible sec PM275, qui est de 75µm.
La forme concave des micro poteaux peut être éliminée en faisant des micro poteaux
avec une hauteur supérieure à celle du film photosensible sec PM275. Pour cela, il suffit de
faire un dépôt avec une durée supérieure à 6h. La figure 4.14 présente une photographie
MEB de micro poteaux obtenus pour une durée de dépôt de 8h. Ce dépôt de 8h donnant
une hauteur des micro poteaux (environ 96µm) supérieure à celle du film photosensible
sec PM275 met en évidence, d’une part la suppression partielle de la forme concave des
micro poteaux, d’autre part l’apparition d’une forme « champignon » sur ces derniers.
Cette forme « champignon » est due à une croissance latérale lorsque la hauteur des
micro poteaux dépasse celle du film photosensible sec PM275.
Fig. 4.10 – Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de
1h.
Fig. 4.11 – Profil de micro poteaux carrés pour un dépôt d’une durée de 1h.
98
Fig. 4.12 – Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de
6h.
Fig. 4.13 – Profil de micro poteaux carrés pour un dépôt d’une durée de 6h.
Fig. 4.14 – Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de
8h.
99
En conclusion, nous avons vu que selon la durée du dépôt, la hauteur et la forme
des micro poteaux sont différentes. En effet, pour une durée de dépôt inférieure à 6h, la
forme des micro poteaux est concave car la hauteur des micro poteaux est inférieure à
celle du film photosensible sec PM275 tandis que pour une durée de dépôt supérieure à
6h, la forme des micro poteaux ressemble à « un champignon » car une croissance latérale
des micro poteaux s’effectue lorsque la hauteur des micro poteaux dépasse celle du film
photosensible sec PM275.
4.3.1.3
Synthèse des différentes manipulations d’électrodéposition
Un récapitulatif des différentes manipulations d’électrodéposition réalisées précédemment est dressé dans le tableau suivant.
Tab. 4.1 – Tableau récapitulatif des différentes manipulations d’électrodéposition.
Paramètres de la manipulation
Observations
électrodes positionnées verticalement
micro poteaux non homogènes
durée du dépôt : 4h10min
forme concave dissymétrique des micro poteaux
densité de courant : 10mA/cm2
température : 25◦ C
électrodes positionnées horizontalement
micro poteaux homogènes
durée du dépôt : 4h10min
forme concave des micro poteaux
densité de courant : 10mA/cm2
hauteur des micro poteaux ≈ 52µm
température : 25◦ C
électrodes positionnées horizontalement
micro poteaux homogènes
durée du dépôt : 1h
forme concave des micro poteaux
densité de courant : 10mA/cm2
hauteur des micro poteaux ≈ 11µm
◦
température : 25 C
électrodes positionnées horizontalement
micro poteaux homogènes
durée du dépôt : 6h
forme concave des micro poteaux
densité de courant : 10mA/cm2
hauteur des micro poteaux ≈ 74µm
température : 25◦ C
électrodes positionnées horizontalement
micro poteaux homogènes
durée du dépôt : 8h
forme « champignon » des micro poteaux
densité de courant : 10mA/cm2
hauteur des micro poteaux ≈ 96µm
◦
température : 25 C
D’après le tableau 4.1, on peut conclure que le positionnement des électrodes de la
cellule électrolytique influe sur l’homogénéité des micro poteaux, que la hauteur des micro
poteaux varie en fonction de la durée du dépôt, et que la forme des micro poteaux dépend
de l’épaisseur du film photosensible sec PM275 et de la durée du dépôt.
Souhaitant assembler par interdiffusion métallique étain-cuivre les puces munies de
leurs micro poteaux sur un substrat DCB, il est donc nécessaire d’avoir des micro poteaux
homogènes en hauteur, et sans forme concave. Ceci sera vrai également pour le report de
plusieurs puces d’épaisseurs différentes au même substrat. Pour éliminer la forme concave
des micro poteaux, la durée du dépôt doit être supérieure à 6h. La forme « champignon »
des micro poteaux obtenue pour une durée de dépôt supérieure à 6h est par la suite
supprimée grâce à un polissage mécanique. Ce polissage s’effectue avec un disque en satin
et un liquide diamanté dont les grains vont de 9µm à 1µm dans l’ordre de meilleur état
de surface. La figure 4.15 (a) montre une photographie MEB de micro poteaux pour une
durée de dépôt de 8h, obtenus après un polissage avec des grains jusqu’à 1µm. 34µm de
cuivre ont été abrasés sur les 75µm initiaux du film photosensible sec PM275 et 21µm de
100
surépaisseur (champignon). On constate que les micro poteaux ont une surface plane et
homogène. Ceci est confirmé par le profil présenté sur la figure 4.15 (b). Il peut exister
un angle minime d’inclinaison entre le plateau d’abrasion et l’échantillon. Il s’agit d’un
détail matériel à ce niveau.
Fig. 4.15 – Photographie MEB (a) et profil (b) de micro poteaux pour un dépôt d’une
durée de 8h, obtenus après un polissage de 1µm.
4.3.2
Evaluation de la vitesse de croissance des micro poteaux
A partir des différents dépôts de micro poteaux réalisés avec des durées comprises
entre 1h et 8h et pour une densité de courant de 10mA/cm2 , une évolution de la hauteur
des micro poteaux carrés et circulaires en fonction du temps est tracée sur la figure 4.16.
On constate, d’une part que la croissance des micro poteaux est linéaire en fonction du
temps ce qui veut dire que nous sommes dans un « régime stationnaire », d’autre part
qu’il n’y a pas de différence de hauteur entre les micro poteaux carrés et circulaires.
L’évolution linéaire de la hauteur des micro poteaux en fonction du temps est conforme
avec la relation 3.7 définie dans le chapitre 3, qui montre que la hauteur d’un matériau
déposé par voie électrolytique est proportionnelle à la charge électrique appliquée sur
la cellule électrolytique et donc à la durée du dépôt si on considère que le courant est
constant. La figure 4.17 compare l’évolution expérimentale obtenue à partir des mesures
et l’évolution théorique déterminée grâce à la relation 3.7, de la hauteur des micro poteaux
carrés en fonction du temps. Les équations des évolutions expérimentale et théorique de
la hauteur des micro poteaux carrés en fonction du temps déduites des figures 4.16 et 4.17
sont les suivantes :
hexpérimentale ∼
(4.2)
= 12, 23.t
avec hexpérimentale (µm) : hauteur expérimentale des micro poteaux carrés et t (h) :
durée du dépôt
hthéorique = 13, 32.t
avec
du dépôt
(4.3)
hthéorique (µm) : hauteur théorique des micro poteaux carrés et t (h) : durée
101
Fig. 4.16 – Evolution de la hauteur des micro poteaux en fonction du temps, pour une
densité de courant de 10mA/cm2 .
Fig. 4.17 – Evolutions expérimentale et théorique de la hauteur des micro poteaux carrés
en fonction du temps, pour une densité de courant de 10mA/cm2 .
102
A partir des équations 4.2 et 4.3, les vitesses de croissance expérimentale et théorique
des micro poteaux carrés sont déduites : environ 12µm/h pour la vitesse de croissance
expérimentale et environ 13µm/h pour la vitesse de croissance théorique. Cette légère
différence peut être attribuée à la non prise en compte dans la relation 3.7 du rendement
η, qui traduit le fait que la charge électrique appliquée sur la cellule électrolytique n’est
pas exclusivement dédiée à la croissance du matériau désiré. En effet, une partie de cette
charge électrique participe aussi au phénomène de réduction d’autres éléments tels que
l’hydrogène et les nitrates dans le cas du cuivre. Ce rendement est défini de la manière
suivante :
Qutile
(4.4)
η=
Q
avec Q (C) : charge électrique appliquée sur la cellule électrolytique et Qutile (C) :
charge électrique nécessaire pour la croissance du matériau souhaité
En tenant compte du rendement η et en se basant sur la relation 3.7, l’expression de
la hauteur d’un matériau déposé hd (en cm) sur une surface S (en cm2 ) en fonction de la
durée du dépôt s’écrit donc de la façon suivante :
hd =
Am .η.Q
Am .Qutile
=
n.F.dm .S
n.F.dm .S
(4.5)
En faisant le rapport de la relation 4.2 sur la relation 4.3, on obtient un ratio de 92%
correspondant à la valeur du rendement η. Cette valeur du rendement η signifie que la
charge électrique appliquée sur la cellule électrolytique est dédiée en quasi-totalité à la
croissance des micro poteaux.
La vitesse de croissance des micro poteaux qui est d’environ de 12µm/h, montre que
le procédé d’électrodéposition permet d’obtenir des épaisseurs de plusieurs dizaines de
micromètres en un temps acceptable par rapport à d’autres méthodes de dépôt de métaux.
Par ailleurs, la vitesse de croissance pourrait être améliorée en augmentant la densité de
courant appliquée sur la cellule électrolytique et/ou diminuant la distance entre l’anode
et la cathode.
4.4
Mise en oeuvre de connectiques électrodéposées sur
des puces semi-conductrices
Après s’être intéressé à l’influence de quelques paramètres sur le dépôt des micro poteaux, il est nécessaire de vérifier l’intégrité d’une puce semi-conductrice avec des connectiques électrodéposées. La puce sur laquelle est réalisée l’électrodéposition des connectiques est une puce MOSFET APT6035BVFR (figure 4.18), qui sera intégrée par la suite
dans le circuit élévateur de tension décrit dans le chapitre 2. Les caractéristiques électriques statiques et dynamiques de la puce avec des poteaux massifs électrodéposés sont
présentées ci-dessous. Le remplacement d’un ensemble de micro poteaux par un poteau
massif permet de limiter le nombre de fils de bonding connectés sur les poteaux pour effectuer la caractérisation électrique. Par ailleurs, on peut se douter que les caractéristiques
électriques statiques et dynamiques de la puce avec des poteaux électrodéposés doivent
être très proches de celles obtenues avec un ensemble de micro poteaux électrodéposés.
103
Fig. 4.18 – Puce MOSFET APT6035BVFR : géométrie (a) et photographie MEB (b).
4.4.1
Electrodéposition de poteaux massifs sur des puces MOSFET
Avant l’électrodéposition des poteaux massifs en cuivre, la puce MOSFET est tout
d’abord fixée avec de la résine AZ5214E sur un wafer en silicium de 2”, qui joue le rôle
de support. Pour éviter les courts-circuits entre les métallisations de la puce après l’électrodéposition des micro poteaux, une résine AZ5214E recouvre certaines zones de la puce
où la couche d’accroche sera enlevée après le dépôt des micro poteaux. Un nettoyage
des métallisations aluminium de la puce est ensuite effectué avec une solution d’attaque
aluminium (100ml d’acide nitrique, 800ml d’acide orthophosphorique et 140ml d’eau désionisée) pendant 3min. Lors de ce nettoyage, les métallisations aluminium de la puce sont
gravées d’une épaisseur comprise entre 50nm et 60nm. La puce est par la suite recouverte
d’une couche d’accroche Cr (20nm) / Cu (250nm) et d’une épaisseur de film photosensible
sec PM275. Enfin, des ouvertures dans le film photosensible sec PM275 sont réalisées aux
endroits où on souhaite, d’une part déposer les poteaux, en l’occurence sur les grilles et les
sources de la puce, d’autre part fixer les quatre fils électriques qui amènent le courant sur
la puce pour réaliser d’électrodéposition des poteaux (figure 4.19). La surface totale des
poteaux à déposer est de 0,2cm2 . L’électrodéposition des poteaux sur les métallisations
de la puce a convergé vers les paramètres suivants :
– Positionnement horizontal des électrodes ;
– Surface de l’anode : 20mm*26mm ;
– Densité de courant appliquée sur la cellule électrolytique : 10mA/cm2 ;
– Durée du dépôt : 4h10min ;
– Température de la solution électrolytique : 25◦ C.
La figure 4.20 montre une photographie MEB des poteaux électrodéposés sur les grilles
et les sources de la puce MOSFET. La hauteur des poteaux est autour de 50µm. Cette
hauteur est proche de celle des micro poteaux pour une même durée de dépôt. Ceci veut
dire qu’il n’y a pas d’influence de la surface des poteaux au cours du dépôt.
104
Fig. 4.19 – Puce MOSFET avant l’électrodéposition des poteaux en cuivre.
Fig. 4.20 – Photographie MEB de poteaux électrodéposés sur les grilles et les sources de
la puce MOSFET.
105
4.4.2
Caractérisation électrique
La caractérisation électrique statique et dynamique de la puce MOSFET avec des
poteaux massifs électrodéposés est effectuée au laboratoire AMPERE. Les puces sont
fixées avec de la laque d’argent sur un substrat céramique métallisé (figure 4.21). Des fils
de bonding en or de diamètre 35µm sont connectés sur les trois sources et les deux grilles.
L’autre extrémité des fils de bonding est fixée sur le substrat. Ainsi, nous disposons sur le
substrat, des contacts de grille, de drain et de source de la puce, qui vont nous permettre
de réaliser les caractéristiques électriques statiques et dynamiques de cette dernière (figure
4.21).
Fig. 4.21 – Assemblage de deux puces MOSFET avec des poteaux électrodéposés sur un
substrat céramique métallisé.
La caractéristique électrique statique est celle du courant drain-source IDS en fonction
de la tension drain-source VDS pour différentes tensions de commande VGS à température ambiante. Pour obtenir la caractéristique IDS en fonction de VDS , un traceur de
caractéristiques 371A high power curve tracer est utilisé (figure 4.22). Celui-ci assure les
fonctions suivantes :
– Génération des tensions de commande VGS et de puissance VDS . La tension VDS
est pulsée pour éviter l’auto-échauffement de la puce ;
– Mesure du courant drain-source ;
– Traçage en temps réel de la caractéristique IDS en fonction de VDS pour différents
VGS .
Les caractéristiques IDS en fonction de VDS de la figure 4.23 montrent le bon fonctionnement électrique de la puce MOSFET avec des poteaux électrodéposés. Ces caractéristiques sont identiques à celles des puces nues et conformes aux données constructeur.
L’étape de croissance des micro poteaux conserve donc l’intégrité des puces.
On réalise une caractérisation électrique dynamique de la puce MOSFET par une
commutation sur une charge inductive (figure 4.24). La résistance fixe le courant drainsource en régime permanent et l’inductance permet d’induire une surtension au niveau
drain-source lors de l’ouverture de la puce. La mesure de la tension drain-source se fait
par l’intermédiaire de sondes de tension qui sont placées sur un poteau d’une des trois
sources et directement sur le contact de drain. On ne voit pas l’influence des éventuels
éléments parasites dus aux poteaux (à cause de l’inductance L) mais l’intérêt de la mesure
se situe du côté de l’identification des paramètres de modèle du MOSFET.
106
Fig. 4.22 – Principe de mesure de la caractéristique IDS en fonction de VDS de la puce
MOSFET.
Fig. 4.23 – Caractéristiques IDS en fonction de VDS de la puce MOSFET.
107
Fig. 4.24 – Circuit utilisé pour la caractérisation électrique dynamique de la puce MOSFET.
Les figures 4.25 et 4.26 présentent la tension VDS et le courant IDS lors de l’ouverture
de la puce MOSFET, pour une tension « E » de 100V et 200V. Celles-ci font apparaître une
surtension sur la tension drain-source lors du turn-off de la puce, qui est due notamment
à la partie inductive de la charge et aux inductances parasites générées par les fils de
bonding. Ces caractéristiques électriques dynamiques valident aussi le bon fonctionnement
électrique en commutation de la puce puisqu’elles sont conformes à celles mesurées sur une
puce nue. Le courant drain-source est faible car le diamètre de 35µm des fils de bonding
ne permet de véhiculer un courant important. Par ailleurs, pour éviter les problémes de
compatibilité électromagnétique engendrés par un courant conséquent, un courant drainsource faible est préconisé.
Fig. 4.25 – Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pour une
tension E de 100V.
108
Fig. 4.26 – Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pour une
tension E de 200V.
4.5
Solution de reprise de contacts sans brasure sur les
micro poteaux
Les puces munies de leurs micro poteaux doivent être connectées à des substrats (type
DCB) pour réaliser les connexions électriques avec les autres éléments du convertisseur
de puissance. Nous nous intéresserons seulement à la reprise de contacts sur le dessus
des micro poteaux. L’objectif étant de supprimer les brasures, nous avons donc retenu
comme solution, l’assemblage par interdiffusion métallique étain-cuivre des puces munies
de leurs micro poteaux en cuivre sur la métallisation inférieure en cuivre du substrat DCB.
Celui-ci nécessite que les micro poteaux électrodéposés soient homogènes. Le principe de
l’assemblage par interdiffusion métallique étain-cuivre ainsi qu’une première validation
expérimentale de cette technique d’assemblage à travers l’assemblage de deux substrats
types DCB sont présentés ci-dessous.
4.5.1
Principe de l’assemblage par interdiffusion métallique étaincuivre
L’assemblage par interdiffusion métallique étain-cuivre s’opère de la manière suivante.
A partir du diagramme binaire étain-cuivre présenté sur la figure 4.27, un pourcentage
de la masse atomique de l’étain et du cuivre en fonction de la température est tout
d’abord déterminé pour obtenir uniquement du cuivre à la fin de l’interdiffusion. A titre
d’exemple, on prendra 4% de la masse atomique de l’étain et 96% de la masse atomique
du cuivre, pour une température de 300◦ C (figure 4.27). L’étain est ensuite déposé sur
les deux éléments qui vont être assemblés, à savoir sur les micro poteaux en cuivre et la
métallisation inférieure en cuivre du substrat DCB. Enfin, les deux éléments recouverts
d’étain sont collés grâce à un recuit, dont la température est déduite du diagramme binaire
étain-cuivre. Ces différentes étapes sont présentées sur la figure 4.28.
L’assemblage par interdiffusion métallique étain-cuivre permet d’obtenir une connectique totalement en cuivre, et ainsi de réduire les contraintes thermomécaniques au niveau
de la connectique. Dans la littérature, quelques études ont été réalisées sur l’interdiffusion
de l’étain dans le cuivre. Cependant, l’objectif principal de ces travaux consiste à former des intermétalliques étain-cuivre et donc ceci explique pourquoi on trouve une faible
109
quantité d’étain et de cuivre [134]. Dans notre étude, une quantité de cuivre importante
est nécessaire pour obtenir que du cuivre à la fin de l’interdiffusion.
Toutefois, malgré que l’assemblage par interdiffusion métallique étain-cuivre soit une
solution d’assemblage intéressante, celui-ci n’est pas trivial car il nécessite beaucoup
d’étapes d’optimisation pour que l’interdiffusion métallique étain-cuivre donne uniquement du cuivre. Notons que le cuivre obtenu après l’interdiffusion n’est pas totalement
pur car celui-ci contient des impuretés d’étain.
Fig. 4.27 – Diagramme binaire étain-cuivre [135].
Fig. 4.28 – Assemblage par interdiffusion métallique étain-cuivre d’une puce munie de
des micro poteaux sur un substrat DCB.
110
4.5.2
Validation expérimentale de l’assemblage par interdiffusion
métallique étain-cuivre
Une première validation expérimentale de l’assemblage par interdiffusion métallique
étain-cuivre est faite à travers différents essais d’assemblage de deux substrats types DCB,
qui ont une surface de 1cm2 et des métallisations en cuivre d’épaisseur 300µm (figure 4.29).
Fig. 4.29 – Assemblage par interdiffusion métallique étain-cuivre de deux substrats DCB.
Pour cela, de l’étain est tout d’abord déposé par évaporation sur les métallisations
en cuivre des deux substrats DCB qui vont être assemblées (figure 4.29). Auparavant, un
polissage optique est effectué sur ces métallisations en cuivre. L’épaisseur d’étain évaporé
hSn (en cm) est déterminée à partir du pourcentage de la masse atomique de l’étain et
du cuivre de l’exemple précédent (respectivement 4% et 96%) pour une température de
300◦ C, de l’épaisseur de la métallisation en cuivre du substrat DCB et de la densité de
l’étain et du cuivre :
dCu .hCu .0, 04.MSn
hSn =
(4.6)
dSn .0, 96.MCu
avec dCu (g/cm3 ) : densité du cuivre (8,9g/cm3 ), dSn (g/cm3 ) : densité de l’étain
(5,7g/cm3 ), hCu (cm) : épaisseur du cuivre (300µm), MCu (g.Mol−1 ) : masse atomique du
cuivre (63,54g.Mol−1 ) et MSn (g.Mol−1 ) : masse atomique de l’étain (118,71g.Mol−1 )
De l’expression 4.6, on en tire la valeur de l’épaisseur d’étain à évaporer :
hSn ∼
= 0,0036cm
soit
36µm
Etant extrêmement difficile de déposer 36µm d’étain par évaporation ou par pulvérisation et sachant que l’assemblage par interdiffusion métallique étain-cuivre peut s’opérer
avec une épaisseur d’étain très nettement inférieure à 36µm d’après le diagramme binaire
étain-cuivre, nous avons donc retenu une épaisseur d’étain de 0,5µm et 1µm pour réaliser
les différents assemblages de deux substrats DCB. En plus d’être facilement déposables
par évaporation, ces épaisseurs de 0,5µm et 1µm permettent d’obtenir une couche d’étain
homogène, ce qui est nécessaire pour assurer un bon assemblage des deux substrats DCB.
L’assemblage des deux substrats DCB recouverts d’étain (figure 4.29) est ensuite réalisé par une machine à frittage flash ou SPS (Spark Plasma Sintering), qui est disponible
au CIRIMAT (figure 4.30). Les performances de cette machine SPS développée par Sumitomo sont les suivantes :
– Pression contrôlée de 1MPa à 200MPa ;
– Courant pulsé de 3ms avec une amplitude variant de 1000A à 8000A ;
– Tension comprise entre 0V et 10V ;
– Frittage sous vide secondaire avec de l’argon ou du gaz d’azote inerte.
111
Fig. 4.30 – Machine SPS (photographie CIRIMAT ).
Le principe du frittage flash ainsi que les résultats expérimentaux montrant l’assemblage de deux susbtrats DCB par interdiffusion métallique étain-cuivre sont présentés
ci-dessous.
4.5.2.1
Principe du frittage flash
Le frittage flash est développé principalement dans l’industrie Japonaise avec au moins
250 appareils [136]. A titre de comparaison, le nombre de machines à frittage flash en
Europe est inférieur à dix. Le procédé de frittage flash permet d’obtenir un objet massique
(céramiques, métaux, polymères, . . . ) à partir de poudres et grâce à un apport énergétique
à la fois thermique et mécanique. Les poudres du matériau que l’on souhaite fritter sont
introduites dans une matrice en graphite. Lors du frittage, une pression uni-axiale et un
courant électrique (continu, pulsé ou alternatif) sont appliqués sur cette matrice (figure
4.31). Le courant électrique va engendrer un chauffage par effet joule de la poudre. Ce
type de chauffage est différent du frittage conventionnel dans lequel l’apport thermique
est réalisé par convection puis rayonnement. Le courant électrique est généralement pulsé
car celui-ci améliore la consolidation au début du frittage et donne un temps de frittage
moins important qu’avec un courant continu.
Les deux principaux avantages du frittage flash par rapport à un frittage classique sont,
d’une part une température de frittage plus basse (quelques centaines de degrés moins
élevées que le frittage classique), d’autre part un temps de frittage significativement plus
court (quelques minutes au lieu de plusieurs heures dans le cas du frittage classique)
[136]. Un temps de frittage court permet d’obtenir un objet fritté avec une microstructure
fine dans laquelle on retrouve peu voire pas de croissance des grains [137]. Par ailleurs,
les propriétés électriques d’un matériau obtenu par frittage flash semblent meilleures que
celles d’un matériau obtenu par frittage classique comme le montre la figure 4.32. Enfin,
le frittage flash permet de réaliser des structures multicouches sans diffusion au niveau
des interfaces [137].
112
Fig. 4.31 – Principe du frittage flash [137].
Fig. 4.32 – Evolution de la permittivité électrique en fonction de la température, d’une
nanocéramique de BaTiO3 obtenue par frittage conventionnel et flash [137].
113
4.5.2.2
Résultats expérimentaux
Les différents essais d’assemblage de deux substrats DCB sont réalisés sous vide à
10−2 Torr et avec une pression de 10MPa. Des assemblages à 300◦ C avec le profil de recuit
présenté sur la figure 4.33 et pour une épaisseur d’étain de 0,5µm et 1µm, sont montrés
sur les figures 4.34 et 4.35. Il faut bien mentionner que l’étain devient liquide à 300◦ C et
que dans ce cas la réaction se fait entre liquide (étain) et solide (cuivre). On constate que
les deux substrats DCB sont collés l’un à l’autre et que l’étain est toujours présent, ce qui
veut dire l’assemblage étain-étain s’est bien opéré mais que l’interdiffusion étain-cuivre ne
s’est pas faite en totalité.
Fig. 4.33 – Profil du recuit pour un assemblage des deux substrats DCB à 300◦ C.
Fig. 4.34 – Photographie d’assemblage de deux substrats DCB à 300◦ C avec une épaisseur
d’étain de 0,5µm.
114
Fig. 4.35 – Photographies MEB d’assemblage de deux substrats DCB à 300◦ C avec une
épaisseur d’étain de 1µm (a) et 0,5µm (b).
Pour pouvoir par la suite assembler par interdiffusion métallique étain-cuivre une puce
silicium munie de ses micro poteaux sur un substrat DCB sans endommager cette dernière,
une diminution de la température de recuit est souhaitée. Pour cela, des essais d’assemblage de deux substrats DCB à 200◦ C avec le profil de recuit présenté sur la figure 4.36
ont été faits. Les figures 4.37 et 4.38 montrent que l’assemblage de deux substrats DCB
pour une épaisseur d’étain de 0,5µm et 1µm est bien réalisé. A cette température, l’étain
est toujours solide. Par ailleurs, on a deux réactions, à savoir une solide (étain) - solide
(étain) pour le collage étain - étain et une solide (étain) - solide (cuivre) pour l’interdiffusion. Comme dans les assemblages à 300◦ C, l’interdiffusion étain-cuivre ne s’est pas faite
en totalité car on trouve toujours de l’étain. Toutefois, on s’apperçoit qu’il y a eu une
interdiffusion étain-cuivre suffisante à basse température (200◦ C au lieu de 300◦ C). Cette
interdiffusion est de l’ordre de 0,03µm.min−1 , ce qui est acceptable pour une interdiffusion solide (étain) - solide (cuivre). [138] a montré que l’énergie d’activation de ce système
(formation d’une couche interfaciale étain-cuivre) à 200◦ C est de l’ordre de 62,6kJ.Mol−1
. Cette énergie est assez importante pour un système de diffusion. L’une des solutions
envisagées pour améliorer cette interdiffusion est d’augmenter la durée du recuit pour
obtenir du cuivre à la fin de l’interdiffusion. Ceci n’a pas été vérifié expérimentalement
faute d’un accès suffisant à la machine SPS.
Fig. 4.36 – Profil du recuit pour un assemblage des deux substrats DCB à 200◦ C.
115
Fig. 4.37 – Photographies MEB d’assemblage de deux substrats DCB à 200◦ C avec une
épaisseur d’étain de 1µm.
Fig. 4.38 – Photographies MEB d’assemblage de deux substrats DCB à 200◦ C avec une
épaisseur d’étain de 0,5µm.
116
4.6
Conclusion
Une description d’une cellule électrolytique permettant l’électrodéposition de micro
poteaux sur des puces semi-conductrices a tout d’abord été réalisée dans ce chapitre.
Ensuite, une étude de l’influence de certains paramètres sur le dépôt des micro poteaux
(positionnement des électrodes de la cellule électrolytique et durée du dépôt) a permis de
voir que le positionnement des électrodes de la cellule électrolytique influe sur l’homogénéité des micro poteaux, que la hauteur des micro poteaux varie en fonction de la durée du
dépôt, et que la forme des micro poteaux dépend de la durée du dépôt et de l’épaisseur du
film photosensible sec PM275. Cette expérience a permis de montrer les performances d’un
film photosensible sec en remplacement de la résine type SU8, courante dans le monde de
la micro-électronique. D’autres paramètres tels que l’agitation et le courant pulsé (simple,
avec inversion de la polarité et avec inversion de la polarité puis interruption) restent encore à étudier. Par ailleurs, une évaluation de la vitesse de croissance des micro poteaux
qui est d’environ de 12µm/h, a montré que le procédé d’électrodéposition permet d’obtenir
des épaisseurs de plusieurs dizaines de micromètres en une durée acceptable. Souhaitant
avoir des micro poteaux homogènes sans forme concave pour permettre un report sans
brasure sur un substrat DCB, nous avons retenu le procédé d’électrodéposition suivant :
– Positionnement horizontal des électrodes dans la cellule électrolytique pour obtenir
des micro poteaux homogènes ;
– Durée du dépôt supérieure à 6h pour éliminer la forme concave ;
– Suppression de la forme « champignon » des micro poteaux obtenue pour une durée
de dépôt supérieure à 6h grâce à un polissage mécanique. Ce traitement va permettre
aussi d’avoir des micro poteaux avec une surface plane ;
– Densité de courant : 10mA/cm2 ;
– Température : 25◦ C.
Après l’analyse du dépôt électrolytique, une caractérisation électrique statique et dynamique d’une puce MOSFET APT6035BVFR avec des poteaux massifs a permis de
valider l’intégrité de la puce avec ses connectiques électrodéposées. Enfin, une solution de
reprise de contacts sans brasure (sur le dessus des micro poteaux ou sur la face arrière des
puces) est présentée. Cette solution est basée sur l’interdiffusion métallique étain-cuivre.
Elle a été validée expérimentalement à travers l’assemblage de deux substrats DCB à
haute puis à basse température. Cependant, celle-ci reste encore à optimiser pour obtenir
uniquement du cuivre à la fin de l’interdiffusion. Par ailleurs, afin de répondre à notre
problématique d’intégration de puissance, une validation expérimentale de l’assemblage
complet (puce et substrat DCB) est nécessaire. Cette validation est en cours et n’est pas
mentionnée dans le mansucrit faute de temps.
117
118
Conclusion générale
Les différents constituants d’un module de puissance ont tout d’abord été décrits dans
le premier chapitre. Un intérêt a ensuite été porté sur les technologies d’interconnexion
utilisées dans les modules de puissance. D’après la littérature, on recense deux types de
technologies d’interconnexion, en l’occurence les technologies wire bonding et 3D. La technologie wire bonding est la plus répandue actuellement dans les modules de puissance pour
assurer les connexions électriques au sein de ces derniers. Ceci s’explique notamment par
la bonne maturité de son procédé de mise en oeuvre sur des puces semi-conductrices et
une bonne connaissance de ses modes de défaillance. Cependant, cette technologie a des
limites électriques (inductance parasite importante, . . . ) et thermiques (refroidissement
simple face, . . . ) qui ne permettent pas de répondre à la tendance actuelle en électronique
de puissance, à savoir d’avoir des modules de puissance intégrés et miniaturisés avec d’excellentes performances électriques, thermiques et mécaniques. Dès lors, des technologies
d’interconnexion 3D ont été développées essentiellement en laboratoire, notamment par
le CPES, pour répondre à ce besoin. Ces technologies apportent des modifications sur
le packaging du module de puissance en passant d’une intégration planaire (technologie
wire bonding) à une intégration 3D. Quatre types de technologies d’interconnexion 3D
existent, à savoir les contacts brasés, pressés, par métallisations électrodéposées et par
ressorts. Celles-ci sont caractérisées par des connectiques de faibles dimensions réduisant
ainsi considérablement les valeurs des inductances parasites, des résistances électriques
et des résistances thermiques par rapport à un fil de bonding. Elles permettent aussi un
refroidissement double face des puces semi-conductrices.
Le projet ANR blanc 3DPHI dans lequel s’inscrit ma thèse, avait pour but, entre
autres de réaliser une intégration 3D d’un circuit élévateur de tension 85V - 230V /
400V, 100W et 100kHz. Or, les technologies d’interconnexion 3D actuelles permettant
cette intégration tridimensionnelle ont un procédé de mise en oeuvre complexe et une
fiabilité qui reste encore à démontrer. Ces deux limites sont les principales raisons de la
non utilisation de ces technologies dans la majorité des modules de puissance industriels.
Afin de répondre à notre problématique tout en tenant compte des limites des technologies
d’interconnexion 3D actuelles, j’ai proposé de développer une connectique sur des puces
semi-conductrices sans brasure et basée sur des micro poteaux électrodéposés.
Une technologie par poteaux massifs a été développée dans le cadre du projet Européen
FP6 HIDING DIES (high density integration of dies into electronics substrates). Ce projet
sous la houlette du Fraunhofer Institut Berlin s’est intéressé à des puces de bas niveau de
puissance et interconnectées par des vias cuivre et des pistes cuivre électrodéposées.
La technologie micro poteaux présentée dans la deuxième partie du mémoire est caractérisée par une multitude de petits poteaux au lieu d’un poteau massif sur toute la surface
de la métallisation de la puce semi-conductrice. On espère ainsi augmenter la fiabilité de
la connectique. Les micro poteaux ont des dimensions en section carrée de 50µm*50µm
jusqu’à 300µm*300µm, de hauteur maximale 75µm, et distants de 50µm à 300µm. Ces
faibles dimensions ont pour but de minimiser la résistance électrique, l’inductance parasite
et la résistance thermique de connectique.
119
Des simulations préalables n’ont pas donné de résulats significatifs. Une évaluation
comparative des perturbations induites localement par les technologies micro poteaux et
wire bonding dans le circuit élévateur de tension a été réalisée grâce au couplage des
logiciels InCA et Saber. Les résultats ont montré qu’il n’y a pas de différence significative
entre les perturbations induites par les micro poteaux et celles induites par les fils de
bonding. Par contre le rapprochement des puces des busbarres par exemple, va permettre
de réduire globalement les éléments parasites. Par ailleurs, une évaluation comparative
de la température de jonction moyenne d’une puce MOSFET a montré un léger avantage
pour les micro poteaux. Les micro poteaux vont permettre un refroidissement double
face des puces là où la technologie wire bonding permet seulement un refroidissement
simple face. Quoiqu’il en soit, les simulations électro-thermo-mécaniques représentent une
activité délicate si l’on se réfère par exemple aux travaux développés à l’INRETS.
L’autre principal intérêt de la technologie micro poteaux est d’obtenir des puces juxtaposées, d’épaisseurs calibrées, évitant ainsi l’emploi de cales au sein d’un module avant
report.
Le procédé de fabrication de la connectique micro poteaux est décrit dans le troisième
chapitre et résumé sur la figure 4.39. Ce procédé a mis en évidence l’utilisation d’un film
photosensible sec au lieu d’une résine SU8.
Fig. 4.39 – Procédé de fabrication de la technologie micro poteaux.
Dans le quatrième chapitre, une puce MOSFET munie de ses macro poteaux, pour
simplifier la vérification expérimentale de son intégrité, a été réalisée sans problème après
l’optimisation de l’atelier d’électrodéposition. Ces premiers résultats électriques n’en apprennent pas plus que les simulations.
Des premiers tests à l’aide d’une machine SPS ont montré l’intérêt d’un assemblage
par interdiffusion métallique étain-cuivre. L’assemblage de puces munies de leurs micro
poteaux en cuivre sur la métallisation inférieure en cuivre d’un substrat DCB (figure 4.40)
était planifié à court terme, ce qui explique l’abscence de résultats. Toutefois, une première
validation de l’assemblage de deux substrats DCB a donné des résultats satisfaisants à
haute et basse température.
120
Fig. 4.40 – Assemblage par interdiffusion métallique étain-cuivre d’une puce munie de
ses micro poteaux sur un substrat DCB.
Suite au projet Européen FP6 HIDING DIES, un projet FP7 HERMES (high density
integration by embedding chips for reduce size module and electronics system) a été initié
dans lequel onze partenaires interviennent avec un budget de quinze millions d’euros. Ce
projet a pour but d’assembler par la technologie LTJT, les faces avants et arrières de puces
épaisses sur des substrats. Cette technique d’assemblage a de fortes similitudes avec le
procédé de frittage flash basse température (200◦ C) que j’ai employé.
Dans la continuité de ses travaux, de nombreuses études restent à mener :
– Amélioration de l’interdiffusion métallique étain-cuivre pour avoir uniquement du
cuivre à la fin de l’interdiffusion ;
– Validation expérimentale de l’assemblage double face d’une puce munie de ses micro
poteaux à deux substrats DCB ;
– Analyse de la tenue mécanique de l’assemblage ;
– Analyse de défaillance de l’assemblage par cyclage thermique passif ;
– Réalisation d’une cellule de commutation ;
– Analyse du comportement électrique et thermique de la cellule de commutation.
La solution envisagée pour améliorer l’interdiffusion est d’augmenter la durée du recuit
pour obtenir du cuivre à la fin de l’interdiffusion. Pour cela, des essais avec différents temps
de recuit vont être réalisés par le biais de la machine SPS et selon la disponibilité de cette
dernière. Par la suite, un assemblage double face d’une puce munie de des micro poteaux
à deux substrats DCB va être effectué en espérant d’avoir les mêmes résultats que ceux
obtenus avec un assemblage de deux subtrats DCB. Enfin, une première analyse de la
tenue mécanique de deux substrats en cuivre assemblés par interdiffusion (figure 4.41) va
être faît grâce à des essais de traction.
121
Fig. 4.41 – Photographie de deux substrats en cuivre assemblés par interdiffusion.
122
Bibliographie
[1] B. Boursat, “Comprendre les problèmes de procédé de l’électronique de puissance,”
Alstom PEARL, Janvier 2006.
[2] “DBC substrates with integrated terminals,” Curamik Electronics GmbH, 2005.
[Online]. Available : www.curamik.com
[3] “Kyocera Si3N4 AMB products,” Kyocera Corporation, 2005. [Online]. Available :
http ://www.kyocera.com
[4] “Mitsubishi semiconductors power modules MOS using intelligent power modules,”
Mitsubishi, September 1998. [Online]. Available : http ://www.mitsubishichips.com
[5] W. Wondrak, “Physical limits and lifetime limitations of semiconductor devices at
high temperatures,” Microelectronics Reliability, vol. 39, no. 6-7, pp. 1113–1120,
June-July 1999.
[6] L. Dupont, “Contribution à l’étude de la durée de vie des assemblages de puissance
dans des environnements haute température et avec des cycles thermiques de grande
amplitude,” Ph.D. dissertation, ENS, Cachan, Juin 2006.
[7] S. Diaham, “Etude de comportement sous haute température de matériaux polymides en vue de la passivation de composants de puissance à semi-conducteur grand
gap,” Ph.D. dissertation, Université Paul Sabatier, Toulouse, Décembre 2007.
[8] H. Schneider, J.-L. Sanchez, and J. Achard, “The diamond for power electronic
devices.” IEEE European Power Electronics Conference, Dresden, Germany, September 2005.
[9] S. Dimitrijev and P. Jamet, “Advanced in SiC power MOSFET technology,” Microelectronics Reliability, vol. 43, pp. 225–233, 2003.
[10] P. Brosselard, D. Planson, and al., “Conception d’un transistor JFET 5kW en SiC4H.” Electronique de Puissance du Futur, Toulouse, 2004.
[11] W. Bartsch, R. Elpelt, R. Schoetner, and al., “Bipolar 6,5k SiC diodes : On the
road to industrial application.” IEEE European Power Electronics Conference,
September 2005.
[12] D. Bergogne, H. Morel, R. Meuret, and al., “Towards an airbone high temperature
SiC inverter.” IEEE Power Electronics Specialists Conference, July 2008, pp. 3178–
3183.
[13] C. Buttay, J. Rashid, M. Johnson, and al., “Compact inverter using silicon carbide
devices for high temperature environments.” IEEE Power Electronics Specialists
Conference, June 2007, pp. 2241–2247.
[14] M. Trivedi and K. Shenai, “Performance evaluation of high-power wide band-gap
semiconductor rectifiers,” Journal of Applied Physics, vol. 85, no. 9, pp. 6889–6894,
1999.
[15] G. Poupon, “Remplacement du plomb dans les alliages de soudure en
microélectronique,” CEA-LETI. [Online]. Available : http ://www.sans-plomb.org
123
[16] J.-G. Bai, G.-Q. Lu, D. Borojevic, and al., “Thermomechanical analysis on the
embedded power integrated power electronics modules.” CPES Power Electronics
Seminar, Virginia Tech, Blacksburg, VA, April 2004, pp. 557–565.
[17] “Indalloy speciality alloys,”
http ://www.indium.com
Indium
Corporation.
[Online].
Available
:
[18] M. Fenner, “Understanding the impact of Pb-free on solder paste,” EPP Europe
Magazine, September-October 2003.
[19] P. McCluskey, D. Das, and J. Jordan, “Packaging of power electronics for high
temperature applications,” Advancing Microelectronics, vol. 25, no. 1, pp. 19–24,
January-February 1998.
[20] R. Amro, J. Lutz, J. Rudzki, and al., “Double-sided low-temperature joining technique for power cycling capability at high temperature.” IEEE European Conference on Power Electronics and Applications, September 2005.
[21] C. Mertens, J. Rudzki, and R. Sittig, “Top-side chip contacts with Low Temperature
Joining Technique (LTJT).” IEEE Power Electronics Specialists Conference, 2004,
pp. 4178–4182.
[22] M. Bouarroudj-Berkani, “Etude de la fatigue thermo-mécanique de modules d’électroniques de puissance en ambiance de températures élevées pour des applications
de traction de véhicules électriques et hybrides,” Ph.D. dissertation, ENS, Cachan,
2008.
[23] G. Mitic, R. Beinert, P. Lofac, and al., “Reliability of AlN substrates and their
solder joints in IGBT power modules,” Microelectronics Reliability, vol. 39, no. 6-7,
pp. 1159–1164, June-July 1998.
[24] F. Richardeau and S. Lefebvre, “Technologies des composants semi-conducteurs pour
l’électronique de puissance : Etat de l’art,” Rapport FIDUCOHT, Toulouse, 2005.
[25] M.-A. Occhionero, K.-P. Fennessy, R.-W. Adams, and al., “AlSiC baseplates for power IGBT modules : Design, performance and reliability.” IEEE Process Conversion Intelligent Motion, September 2001, pp. 172–177.
[26] M. Ciappa, “Selected failure mechanisms of modern power modules,” Microelectronics Reliability, vol. 42, no. 4, pp. 653–667, April 2002.
[27] “Datasheet EPO-TEK E4110,” Epoxy Technology Incorporation, 2001. [Online].
Available : http ://www.epotek.com
[28] “Why DBC substrates ?” Curamik Electronics GmbH. [Online]. Available :
http ://www.curamik.com
[29] C. V. Godbold, V. A. Sankaran, and J.-L. Hudgins, “Thermal analysis of high power
modules,” IEEE Transactions on Power Electronics, vol. 12, no. 1, pp. 3–11, August
2001.
[30] S. Asai, M. Funaki, H. Sawa, and al., “Fabrication of an insulated metal substrate
having an insulating layer with a high dielectric constant,” IEEE Transactions Components, Hybrids, and Manufacturing Technology, vol. 16, no. 5, pp. 499–504, 1993.
[31] E. Woirgard, “Contribution à l’étude d’une intégration hybride adaptée à l’électronique automobile,” Ph.D. dissertation, Université de Bordeaux 1, Talence, 1992.
[32] E. Savrun, “Packaging considerations for very high temperature microsystems,”
vol. 2. IEEE Sensors, 2002, pp. 1139–1143.
[33] J. Schultz-Harder, “Advantages and new development of direct bonded copper substrates,” Microelectronics Reliability, vol. 43, pp. 359–365, 2003.
124
[34] K. Backhaus, “Performance of new compact power semiconductor module families
featuring pressure contact technology.” IEEE Process Conversion Intelligent Motion, Chicago, 1999.
[35] E. Savrun and C. Toy, “An aluminium nitride package for 600◦ C and beyond.” IEEE
High Temperature Electronics Conference, June 1998, pp. 265–268.
[36] J. Schultz-Harder and K. Exel, “Process of producing a ceramic metal substrate,”
US Patent US6093443 (A), July 2000.
[37] J. Schultz-Harder, “DCB substrates as a base for power MCM’s.” IEEE Electronics
Packaging Technology Conference, 2000, pp. 315–320.
[38] H. Ning, J. Ma, F. Huang, and al., “Preoxidation of the Cu layer in direct bonding
technology,” Applied Surface Science, vol. 211, pp. 250–258, 2003.
[39] J. Schultz-Harder, “Ceramic substrates and micro channel cooler.” ECPE Seminar,
Nuremberg, Germany, November 2006.
[40] L. Dupont, S. Lefebvre, Z. Khatir, and al., “Evaluation of substrate technologies
under high temperature cycling.” IEEE International Conference on Integrated
Power Systems, June 2006.
[41] C. Laurent and C. Mayoux, “Partial discharge - part XI : Limitations to PD as
a diagnostic for deterioration and remaining life,” Electrical Insulation Magazine,
vol. 8, no. 2, pp. 14–17, 1992.
[42] J. Fabian, S. Hartmann, and A. Hamidi, “Partial discharge failure analysis of AlN
substrates for IGBT modules,” Microelectronics Reliability, vol. 44, pp. 1425–1430,
2004.
[43] R. Reicher, W. Smetana, J. Schuster, and al., “A fritless copper conductor system
for power electronic applications,” Microelectronics Reliability, vol. 41, no. 4, pp.
491–498, April 2001.
[44] A. Lindemann and G. Strauch, “Properties of direct bonded aluminium substrates
for power semiconductor components,” vol. 6. IEEE Power Electronics Specialists
Conference, June 2004, pp. 4171–4177.
[45] M.-A. Occhionero, R. Adams, and K. Fennessy, “A new substrate for electronics
packaging : Aluminium-silicon carbide (AlSiC) composites.” Annual Portable by
Design Conference, Santa Clara, CA, 1997, pp. 398–403.
[46] T. Lebey, D. Malec, S. Dinculescu, and al., “A new method to detect partial discharges in high voltage power modules.” IEEE European Power Electronics Conference, 2003.
[47] F. Breit, E. Dutarde, J. Saiz, and al., “Partial discharge detection in power modules,”
vol. 2. IEEE Power Electronics Specialists Conference, 2002, pp. 748–752.
[48] J.-F. Roche and B. Allard, “Définition d’un dissipateur thermique en milieu industriel,” Technique de l’Ingénieur, vol. d, pp. 1–16, Dossier D3117.
[49] T.-J. Martens, G.-F. Nellis, J.-M. Pfotenhauer, and al., “Double-sided IPEM cooling
using miniature heat pipes,” IEEE Transactions on Components, Packaging and
Manufacturing Power Technology, vol. 28, pp. 852–861, December 2005.
[50] M. Mermet-Guyennet, “New structure of power integrated module,” IEEE International Conference on Integrated Power Systems, June 2006.
[51] E. Dutarde, “L’intégration, devenir de l’électronique de puissance embarquée,”
Tarbes, Décembre 2005.
[52] “DBC (Direct Bonded Copper) substrate with integrated flat heat pipe,” Curamik
Electronics GmbH, 2005. [Online]. Available : www.curamik.com
125
[53] J.-B. Dezord, “Evaluation of micro heat pipes based on direct bonded copper
technology for microelectronic applications,” April 2004. [Online]. Available :
https ://escies.org
[54] M. Ivanova, Y. Avenas, C. Schaeffer, and al., “Heat pipe integrated in direct bonded
copper (DBC) technology for the cooling of power electronics packaging.” IEEE
Power Electronics Specialists Conference, 2005, pp. 1750–1755.
[55] A. Hamidi and P. Team, “Introduction to semiconductor packaging in high power
electronics.” ECPE Seminar, Baden-Dattwil, Switzerland, May 2004.
[56] S. Solovitz, L.-D. Stevanovic, and R.-A. Beaupre, “Micro-channel thermal management of high power devices.” IEEE Applied Power Electronics Conference and
Exposition, 2006, pp. 885–891.
[57] C. Perret, J. Boussey, C. Schaeffer, and al., “Analytic modeling, optimization, and
realization of cooling devices in silicon technology,” IEEE Transactions on Components and Packaging Technologies, vol. 23, no. 4, pp. 665–672, December 2000.
[58] C. Angelov, S. Tzanova, Y. Avenas, and al., “Modeling of heat spreaders for cooling power and mobile electronic devices.” IEEE Power Electronics Specialists
Conference, June 2005, pp. 1080–1086.
[59] C. Gillot, A. Lai, G. Poupon, and al., “Les microtechnologies pour le refroidissement
en électronique.” Congrès SFT, Grenoble, Juin 2003.
[60] S. Wen, “Thermal and thermo mechanical analyses of wire bond vs three dimensionally packaged power electronics modules,” Master’s thesis, Virginia Polytechnic
Institute, December 1999.
[61] A. Hamidi, N. Beck, K. Thomas, and al., “Reliability and lifetime evaluation of
different wire bonding technologies for high power IGBT modules,” Microelectronics
Reliability, vol. 39, no. 6-7, pp. 1153–1158, June 1999.
[62] H.-T. Lee, M.-H. Chen, H.-M. Jao, and al., “Influence of interfacial intermetallic
compound on fracture behavior of solder joints,” Materials Science and Engineering,
vol. 358, no. 1-2, pp. 134–141, October 2003.
[63] “Bonding wires,” Semiconfareast
http ://www.semiconfareast.com
Incorporation.
[Online].
Available
:
[64] J.-N. Catala, G.-Q. Lu, and C. Luechinger, “Evaluation of interconnect technologies for power sermiconductor devices.” IEEE Thermal and Thermomechanical
Phenomena in Electronic Systems, June 2002, pp. 1089–1096.
[65] U. Scheuermann and F. Ebersberger, “Packaging of large area power chips
– extending the limits of standard module technology.” [Online]. Available :
http ://www.semikron.com
[66] J. Onuki, T. Komiyama, Y. Chonan, and al., “High-strength and high-speed bonding
technology using thick Al-Ni wire,” Materials Transactions - JIM, vol. 43, no. 8,
pp. 2157–2160, 2002.
[67] C. Luechinger, “Large aluminum ribbon bonding : An alternative interconnect solution for power module applications.” International Symposium on Microelectronics,
Long Beach, 2004.
[68] S. Wen, “Design and analysis of a dimple array interconnect technique for power
electronics packaging,” Ph.D. dissertation, Virginia Polytechnic Institute, August
2002.
[69] C. Vasseure, “Méthodes d’assemblage,” ESIEE, Janvier 2005. [Online]. Available :
http ://www.esiee.fr
126
[70] R. Achenbach, “Wire - bonding interconnections,” Workshop on Silicon Dectector
Systems for the CBM experiment at FAIR GSI Darmstadt, April 2007.
[71] H.-A. Mustain, A.-B. Lostetter, and W.-D. Brown, “Evaluation of gold and aluminium wire bond performance for high temperature (500◦ C) silicon carbide (SiC)
power modules,” vol. 2. IEEE Electronic Components and Technology Conference,
June 2005, pp. 1623–1628.
[72] C. Martin, L. Ménager, B. Allard, and al., “Importance of interconnect in integrated
power systems.” IEEE International Conference on Integrated Power Systems, June
2006.
[73] K. Xing, F. Lee, and D. Borojevic, “Extraction of parasitics within wire bond IGBT
modules,” vol. 1. IEEE Applied Power Electronics Conference and Exposition,
February 1998, pp. 497–503.
[74] D. Cottet and A. Hamidi, “Parasitics in power electronics packaging.”
dustry Applications Conference, 2005.
IEEE In-
[75] C. Martin, “Vers une méthodologie de conception des interconnexions pour les dispositifs de l’électronique de puissance,” Ph.D. dissertation, Université Joseph Fourier,
Grenoble 1, Juillet 2005.
[76] J.-H.-L. Pang and C.-K. Tan, “Thermal analysis of a wirebond chip-on-board package.” IEEE Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic systems, 1998, pp. 481–487.
[77] M. Ishiko, M. Usui, T. Ohuchi, and al., “Design concept for wire-bonding reliability
improvement by optimizing position in power devices,” Microelectronics Journal,
vol. 37, pp. 262–268, 2006.
[78] S. Ramminger, N. Seliger, and G. Wachutka, “Reliability model for Al wire bonds
subjected to heel crack failures,” Microelectronics Reliability, vol. 40, pp. 1521–1525,
2000.
[79] P. Cova and F. Fantini, “On the effect of power cycling stress on IGBT modules,”
Microelectronics Reliability, vol. 38, pp. 1347–1352, 1998.
[80] S. Ramminger, P. Turkes, and G. Wachutka, “Crack mechanism in wire bonding
joints,” Microelectronics Reliability, vol. 38, pp. 1301–1305, 1998.
[81] L. Ménager, B. Allard, V. Bley, and al., “Industrial and lab-scale power module
technologies : A review.” IEEE Industrial Electronics Conference, November 2006,
pp. 2426–2431.
[82] S. Haque and G.-Q. Lu, “Metallization for direct solder interconnection of power
devices.”
IEEE Electronic Components and Technology Conference, 2000, pp.
1475–1482.
[83] S.-J. Cho, J.-Y. Kim, M.-G. Park, and al., “Under bump metallurgies for a wafer
level CSP with eutectic Pb-Sn solder ball.” IEEE Electronic Components and
Technology Conference, August 2000, pp. 844–849.
[84] J.-N. Catala, J.-G. Bai, X. Liu, and al., “Three dimensional packaging for power
semiconductor devices and modules,” IEEE Transactions on Advanced Packaging,
vol. 28, no. 3, pp. 404–412, August 2005.
[85] J.-G. Bai, J. Catala, and G.-Q. Lu, “Comparative thermal and thermomechanical
analyses of solder bump and direct solder bonded power device packages having
double sided cooling capability,” vol. 1. IEEE Applied Power Electronics Conference
and Exposition, February 2004, pp. 1240–1246.
127
[86] S. Haque, K. Xing, R.-L. Lin, and al., “An innovative technique for packaging power electronic building blocks using metal posts interconnected parallel plate structures,” IEEE Transactions on Advanced Packaging, vol. 22, no. 2, pp. 136–144, May
1999.
[87] S. Haque, K. Xing, C. Suchicital, and al., “Thermal management of high-power
electronics modules packaged with interconnected parallel plates.” IEEE Semiconductor Thermal Measurement and Management Symposium, March 1998, pp.
111–119.
[88] S. Wen and G.-Q. Lu, “Evaluation of metal post interconnected parallel plate structure for power electronic building blocks,” vol. 1. IEEE Applied Power Electronics
Conference and Exposition, February 2000, pp. 271–276.
[89] G.-A. Rinne, “Solder bumping methods for flip chip packaging,” vol. 24. IEEE
Electronic Components and Technology Conference, May 1997, pp. 240–247.
[90] M. Lozano, E. Cabruja, and A. Collado, “Summary of bump bonding techniques for
pixel systems,” CNM, 2000. [Online]. Available : http ://www.physics.purdue.edu
[91] R.-W. Johnson, “3D packaging : A technology review,” Report, Auburn University,
June 2005.
[92] J. Fjelstad, “Alternative approaches to 3-dimensional packaging and interconnection.” [Online]. Available : http ://www.sipipe.com
[93] T. Sammon, H. Schofield, A. Arzumanyan, and al., “A new generation of wafer level
packaged HEXFET devices.” IEEE Process Conversion Intelligent Motion, 2000.
[94] K. Hase, G. Lefranc, M. Zellner, and al., “A solder bumping interconnect technology
for high power devices,” vol. 6. IEEE Power Electronics Specialists Conference,
June 2004, pp. 4183–4187.
[95] C.-L. Wong and J. How, “Low cost flip chip bumping technologies.” IEEE Electronic
Components and Technology Conference, October 1997, pp. 244–250.
[96] K. DeHaven and J. Dietz, “Controlled collapse chip connection (C4) - an enabling
technology.” IEEE Electronic Components and Technology Conference, May 1994,
pp. 1–6.
[97] E. Davis, W. Harding, R. Schwartz, and al., “Solid logic technology : Versatile high
performance microelectronics,” IBM J. Res. Develop., vol. 8, p. 102, 1964.
[98] S.-W.-R. Lee, “Microvias & chip scale packages for low cost and high density interconnects.” IEEE Electronic Components and Technology Conference, May 2003.
[99] J.-G. Bai, G. Lu, and X. Liu, “Flip chip on flex integrated power electronics modules
for high-density power integration,” IEEE Transactions on Advanced Packaging,
vol. 26, no. 1, pp. 54–59, February 2003.
[100] Z. Z. Bai and C.-P. Wong, “Recent advances in flip chip underfill : Materials, process
and reliability,” IEEE Transactions on Advanced Packaging, vol. 27, no. 3, pp. 515–
524, August 2004.
[101] H.-L. Tay and C.-Q. Cui, “Underfill material requirements for reliable flip chip assemblies.” IEEE Electronics Packaging Technology Conference, December 1998,
pp. 345–348.
[102] D. Suryanarayana, R. Hsiao, T.-P. Gall, and al., “Enhancement of flip chip fatigue
life by encapsulation,” IEEE Transactions on Components Packaging, Hybrids and
Manufacturing Technology, vol. 14, no. 1, pp. 218–223, May 1991.
[103] S. Wen, D. Huff, and G.-Q. Lu, “Design and thermo-mechanical analysis of a dimple
array interconnect for power semiconductor devices.” IEEE Electronic Components
and Technology Conference, June 2001, pp. 378–383.
128
[104] ——, “Enhancement of thermal fatigue reliability of power semiconductor interconnects using dimple-array solder joints,” vol. 4. IEEE Power Electronics Specialists
Conference, June 2001, pp. 1926–1931.
[105] J.-D. V. Wyk and Z. Liang, “New technologies for passive and active integrated
power modules.” CPES Power Electronics Seminar, Virginia Tech, Blacksburg,
VA, May 2005.
[106] Z. Liang, J.-D. V. Wyk, F.-C. Lee, and al., “Integrated packaging of a 1kW switching
module using a novel planar integration technology,” IEEE Transactions on Power
Electronics, vol. 19, no. 1, pp. 242–250, January 2004.
[107] S. Wen, Z. Liang, F.-C. Lee, and al., “Thermal performance of a power electronics
module made by thick-film planar interconnection of power devices.” IEEE Thermal
and Thermomechanical Phenomena in Electronic Systems, June 2002, pp. 1097–
1101.
[108] J.-M. Ortiz-Rodriguez, “Electro-thermal modeling of a power electronic module,”
Master’s thesis, Virginia Polytechnic Institute, May 2004.
[109] B. Ozmat, C.-S. Korman, P. McConnelee, and al., “A new power module packaging technology for enhanced thermal performance,” vol. 2. IEEE Thermal and
Thermomechanical Phenomena in Electronic Systems, May 2000, pp. 287–293.
[110] R. Fillion, E. Delgado, P. McConnelee, and al., “A high performance polymer thin
film power electronics packaging technology,” Advancing Microelectronics, pp. 7–13,
September 2003.
[111] E. Vagnon, J.-C. Crébier, Y. Avenas, and al., “Study and realization of a low force
3D press-pack power module.” IEEE Power Electronics Specialists Conference,
July 2008, pp. 1048–1053.
[112] S. Gao and A.-S. Holmes, “Thermosonic flip chip interconnection using electroplated
copper column arrays,” IEEE Transactions on Advanced Packaging, vol. 29, no. 4,
pp. 725–734, November 2006.
[113] W. Tursky and P. Beckedahl, “Advanced integration of electric drive systems,” Power
Systems Design Europe, July-August 2004.
[114] “Les modules de puissance gagnent en fiabilité grâce aux contacts ressorts,” Electronique Pratique, no. 174, pp. 46–47, Novembre 2006.
[115] X. He, X. Zeng, X. Yang, and al., “A hybrid integrated power electronic module
based on pressure contact technology.” IEEE Power Electronics Specialists Conference, June 2006.
[116] X. Liu and G.-Q. Lu, “Effect of solder joint shape and height on thermal fatigue
lifetime,” IEEE Transactions on Components and Packaging Technologies, vol. 26,
no. 2, pp. 455–465, June 2003.
[117] P. Hansen and P. McCluskey, “Failure mode in power device interconnects.” IEEE
European Conference on Power Electronics and Applications, September 2007, pp.
1–9.
[118] X. Liu, “Processing and reliability study of solder joint interconnection for power
electronics devices.” CPES Power Electronics Seminar, Virginia Tech, Blacksburg,
VA, March 2001.
[119] J. Roudet, E. Clavel, J.-M. Guichon, and al., “Modélisation PEEC des connexions
dans les convertisseurs de puissance,” Technique de l’Ingénieur, vol. d, pp. 1–12,
Dossier D3071.
[120] P.-Y. Lagrée, “Le coefficient d’échange, son importance dans les transferts
thermiques.” [Online]. Available : http ://www.lmm.jussieu.fr
129
[121] “Les microsystèmes : technologie,” IXL. [Online]. Available : http ://www.ixl.fr
[122] Y. Badé, “Cuivrage,” Technique de l’Ingénieur, vol. m, pp. 1–9, Dossier M1605.
[123] “Datasheet Intervia Viafill Acid Copper,” Rohm And Haas, 2007. [Online].
Available : http ://www.rohmhaas.com
[124] Y.-M. Jiang, “Pulvérisation cathodique assistée par ordinateur,” Ph.D. dissertation,
Université de Paris 11, Orsay, Décembre 1992.
[125] “Les
dépôts,”
Université
Rennes
1.
http ://www.microelectronique.univ-rennes1.fr
[Online].
Available
:
[126] L. Ferreira, “Deep lithography for microfabrication,” Pan American Advanced Studies Istitute on Micro-Electro-Mechanical Systems, Bariloche, Argentina, 2004.
[127] “Image reversal photoresist,” Product data sheet AZ5214E. Clariant, Germany.
[128] “Fabrication des circuits imprimés : Transfert image par résine photosensible.”
[Online]. Available : http ://www.iutenligne.net
[129] P.-D. Jorge, “Microlithographic polymer films,” Dupont, 2006. [Online]. Available :
http ://www2.dupont.com
[130] “Dry film photoresist and material solutions for 3D/TSV,” Dupont, 2007. [Online].
Available : http ://www2.dupont.com
[131] E. Kukharenka, M.-M. Farooqui, L. Grigore, and al., “Electroplating moulds using
dry film thick negative photoresist,” Journal of Micromechanics and Microengineering, pp. 67–74, 2003.
[132] “Datasheet Dupont Platemaster PM200,” Dupont, 2006. [Online]. Available :
http ://www2.dupont.com
[133] R. Coelho and B. Aladenize, Les diélectriques - propriétés diélectriques des matériaux isolants, Hermes ed., Octobre 1993, Paris.
[134] S. Bader, W. Gust, and H. Hieber, “Rapid formation of intermetallic compounds
by interdiffusion in the Cu-Sn and Ni-Sn system,” Acta Metall. Mater., vol. 43, pp.
329–337, 1995.
[135] B.-J. Lee, N.-M. Hwang, and H.-M. Lee, “Prediction of interface reaction products
between Cu and various solder alloys by thermodynamic calculation,” Acta Metall.
Mater., vol. 45, no. 5, pp. 1867–1874, 1997.
[136] S. Dagdag, “Matériaux et revêtements céramiques multifonctionnels par PECVD
et SPS pour l’intégration de puissance haute température - haute tension,” Ph.D.
dissertation, Institut National Polytechnique INPT, Toulouse, Décembre 2005.
[137] S. Guillemet, “Réunion de démarrage ANR-3DPHI - actions scientifiques du CIRIMAT,” Projet 3DPHI, Toulouse, Mars 2006.
[138] J.-W. Yoon and S.-B. Jung, “Interfacial reactions between Sn-0,4Cu solder and Cu
substrate with or without ENIG plating layer during reflow reaction,” Journal of
Alloys and Compounds, pp. 122–127, 2005.
130