mosfet

Univers
de CAE
IUT
1ère Année
7ème leçon : Le transistor à effet de
champ à grille isolée : le MOSFET
• I. MOS à enrichissement
– Structure et symbole
– Comportement du MOSFET
» Régime linéaire ou ohmique
» Régime saturé ou transistor
– Courbes caractéristiques
• II. L'amplification avec un MOSFET.
– Schéma équivalent petits signaux
• III. MOS à appauvrissement
• IV. Portes logiques à transistors MOS
– NMOS
– CMOS
Mesures
Physiques
Cours d'électronique
1
Univers
de CAE
IUT
1ère Année
Rappel n°1 : Le bipolaire NPN
• Générateur de courant commandé par un courant
Diode passante en entrée
iC
uCE
iB
iC
iB
ib
uCE
ube rBE
uBE
iE
Mesures
Physiques
iE
Cours d'électronique
2
Univers
de CAE
IUT
1ère Année
Rappel n°2 : Le JFET à canal N
• Générateur de courant commandé par une tension
Diode bloquée en entrée
G
D
id
id
uds
uds
ugs
s ugs
ugs
S
iD dépend de la géométrie du canal,
modifiée par la zone de déplétion de la diode bloquée.
Mesures
Physiques
Cours d'électronique
3
Univers
de CAE
IUT
1ère Année
Transistor MOS à enrichissement
(Metal Oxide Semiconductor)
• Structure en surface (planar) :
"facile" à fabriquer en grand nombre
Bulk
Source
N
Grille
Canal
Drain
N
P
Mesures
Physiques
Isolant (Silice SiO2)
Métal
Semiconducteur dopé P
Semiconducteur dopé N
Cours d'électronique
4
Univers
de CAE
IUT
1ère Année
Enrichissement (canal N)
• Par défaut, une telle structure a une résistance infinie
(RDS = 10 G ).
Si une tension est appliquée, uDS # 0, l'une des deux
diodes substrat-source ou substrat-drain se bloque.
• Pourtant, si on applique une tension de grille uGS, le
champ électrique créé sous la grille chasse les trous du
substrat et attire les électrons.
• Si uGS > UTH, la tension de seuil, une "couche d'inversion"
se forme, qui constitue le canal, RDS diminue rapidement.
Le canal se forme par "enrichissement" en électrons.
Mesures
Physiques
Cours d'électronique
5
Univers
de CAE
IUT
1ère Année
Régime Ohmique (résistance)
• Si uDS n'est pas trop élevée, uDS << UTH, alors RDS dépend
du nombre de porteurs dans le canal, attirés par uGS.
uGS > UTH
uDS << UTH
iD
B
S
G
N
D
iD
N
P
Zone de déplétion
Mesures
Physiques
Cours d'électronique
Couche d'inversion
6
Univers
de CAE
IUT
1ère Année
Résistance variable
• En régime ohmique, RDS diminue si uGS augmente
RDS0
RDS =
uGS - 1
UTH
avec |uDS| << |UTH|
et |uGS| > |UTH|
RDS est quasi infinie si uGS ~ UTH
Remarque : la conductance du
canal dépend linéairement de uGS.
Mesures
Physiques
GDS = GDS0
Cours d'électronique
uGS
-1
UTH
7
Univers
de CAE
IUT
1ère Année
Régime pincé (transistor)
• Si uDS suffit à dépolariser une partie de la capacité M-O-S
La couche d'inversion disparaît coté drain.
• Les porteurs franchissent l'obstacle par effet tunnel.
uGS contrôle directement le nombre de porteurs dans le canal (# JFET)
uGS > UTH
uDS > UDSS
iD
B
S
G
N
iD
D
N
P
Zone de déplétion
Mesures
Physiques
Pincement
Cours d'électronique
8
Univers
de CAE
IUT
1ère Année
Le MOS comme transistor
• Le nombre de porteurs du canal augmente avec uGS,
donc le courant de drain iD aussi.
iD = IDSS
Mesures
Physiques
uGS
-1
UTH
2
avec |uDS| > |UTH|
et |uGS| > |UTH|
Cours d'électronique
9
Univers
de CAE
IUT
1ère Année
Le "gain" du transistor MOS
• La transconductance gm = s est la pente de iD(uGS)
gm dépend du point de repos (ID, UGS)
gm = s =
iD = id = 2
uGS
ugs
ID IDSS
UTH
Il est possible d'augmenter le gain en augmentant ID,
le courant de drain au repos
iD(uGS) est une parabole, ce qui limite le domaine linéaire.
Mesures
Physiques
Cours d'électronique
10
Univers
de CAE
IUT
1ère Année
Symboles des MOS à enrichissement
(FET de type C)
• Canal N
• Canal P
D
iD > 0
D
iD < 0
uDS > 0
G
B
uGS
> UTH
>0
uDS < 0
G
S
uGS
< UTH
<0
B
S
La flèche indique le sens passant de la diode substrat-canal
Mesures
Physiques
Cours d'électronique
11
Univers
de CAE
IUT
1ère Année
Symboles usuel du NMOS de type C
• 1er symbole : Le bulk est le plus souvent relié au drain
• Le 2ème symbole suppose le canal enrichi et pincé
• Le 3ème symbole, utilisé en logique, assimile le MOS à une résistance
infinie (bloqué) ou faible (passant)
D
G
B
S
Mesures
Physiques
D
G
D
G
S
Cours d'électronique
N
S
12
Univers
de CAE
IUT
1ère Année
Caractéristique du NMOS de type C
• Avantage majeur : bloqué si uGS = 0
iD
iD
Résistance
commandée
|uGS | croissant
Amplificateur
Source de courant quasi parfaite
uGS
UTH
Mesures
Physiques
uGS = UTH
UDSS
Cours d'électronique
uDS
13
Univers
de CAE
IUT
1ère Année
Symboles usuel du PMOS de type C
• Même remarques que pour le NMOS :
– le plus souvent B = S et le canal est enrichi, pincé
– en logique, il est commode d'assimiler le MOS à une résistance
D
G
B
S
D
G
D
G
S
P
S
Toutes les variables (iD, uDS, uGS) sont négatives
Mesures
Physiques
Cours d'électronique
14
Univers
de CAE
IUT
1ère Année
Caractéristique du PMOS de type C
• Les variables sont négatives
UTH
iD
uGS
iD
uGS = UTH < 0
uDS
|uGS | croissant
Mesures
Physiques
Cours d'électronique
15
Univers
de CAE
IUT
1ère Année
Utilisations des MOS à enrichissement
• Interrupteur
– C'est la principale utilisation des MOS. Si uDS > UTH :
uGS < UTH <=> MOS bloqué <=> iD ~ 0 (le blocage est
excellent)
uGS > UTH <=> MOS passant <=> iD = IDSS = cte
• Amplificateur
– La capacité de la grille limite la bande passante du système.
Les progrès actuels repoussent toujours plus loin ce défaut.
• Résistance commandée
– RDS est beaucoup plus grande dans un MOS que dans un JFET,
aussi ce dernier sera souvent préféré pour cette application.
Mesures
Physiques
Cours d'électronique
16
Univers
de CAE
IUT
1ère Année
Amplificateur à MOS
• Le montage à drain commun est le seul intéressant.
UDD
IP
ID
R
RD
C2
Le pont de grille est en sortie ouverte
pour le continu. Il fixe UGS au niveau
souhaité.
C1
u1
Mesures
Physiques
u2
R'
Cours d'électronique
17
Univers
de CAE
IUT
1ère Année
Le schéma équivalent en petits signaux
est le même pour tous les FET
• La capacité MOS est
assimilable à un circuit
ouvert en entrée.
• Les paramètres peuvent
s'exprimer sous la forme
d'une matrice y.
G
id
uds
ugs
• iD augmente faiblement
avec uDS, ce qui peut
être modélisé par une
résistance de sortie en
parallèle sur le générateur.
Mesures
Physiques
D
Cours d'électronique
s ugs
S
18
Univers
de CAE
IUT
1ère Année
A haute fréquence, le condensateur MOS
reprend ses droits.
• Il faut alors en tenir compte.
G
D
id
uds
ugs
y21 ugs
1
y22
S
Mesures
Physiques
Cours d'électronique
19
Univers
de CAE
IUT
1ère Année
Le MOS à appauvrissement
(FET de type B)
• Fonctionne sur le même principe qu'un type C
Le canal est préimplanté à la fabrication
• Donc ce MOS conduit par défaut (uGD = 0)
Bulk
Source
N
P
Mesures
Physiques
Grille
Canal
Drain
N
Substrat
Isolant (Silice SiO2)
Métal
Semiconducteur dopé P
Semiconducteur dopé N
Cours d'électronique
20
Univers
de CAE
IUT
1ère Année
Symboles du NMOS à appauvrissement
• Les symboles manifestent la continuité du canal à uGS = 0.
D
iD > 0
D
D
uDS > 0
G
uGS
> UTH
Mesures
Physiques
B
G
B
S
G
S
S
Cours d'électronique
21
Univers
de CAE
IUT
1ère Année
Caractéristiques du NMOS à
appauvrissement
iD
iD
|uGS | croissant
uGS = 0
uGS
uGS = UTH < 0
UTH
Mesures
Physiques
uDS
Cours d'électronique
22
Univers
de CAE
IUT
1ère Année
Symboles du PMOS à appauvrissement
D
iD < 0
D
D
uDS < 0
G
uGS
< UTH
Mesures
Physiques
B
S
G
B
S
Cours d'électronique
G
S
23
Univers
de CAE
IUT
1ère Année
Caractéristiques du NMOS à
appauvrissement
iD
iD
UTH
uGS
uGS = UTH > 0
uDS
uGS = 0
|uGS | croissant
Mesures
Physiques
Cours d'électronique
24
Univers
de CAE
IUT
1ère Année
Les portes logiques à base de MOS (C)
• L'immense majorité des transistors MOS est utilisée dans
les circuits logiques à haute intégration (VLSI).
• Les avantages des MOS en logique sont nombreux :
– "Faciles" à intégrer à la surface des wafer
– Peuvent servir de résistors, de condensateurs ou d'interrupteurs
Il n'y a pas de composant ajouté dans une porte MOS
– Donc les portes MOS prennent moins de place que les TTL, à base
de bipolaires
– L'impédance d'entrée très grande des MOS permet à une seule
porte de commander beaucoup d'autres portes
– La moindre électricité statique détruit cette impédance
– Les porte CMOS (Coupled MOS) ne consomme pas de courant au
repos
Mesures
Physiques
Cours d'électronique
25
Univers
de CAE
IUT
1ère Année
L'inverseur MOS
• Q1 est typiquement une "résistance"
UGS1 = UDD, donc Q1 est toujours passant
• Q1 et Q2 forment un pont diviseur
dissymétrique.
• Par construction :
RQ1 passant >> RQ2 passant
et RQ1 passant << RQ2 bloqué
UDD
D
G
N
S
iD
Q1
x=a
D
a
x
a
G
N
Q2
S
Mesures
Physiques
Cours d'électronique
26
Univers
de CAE
IUT
1ère Année
Le NAND MOS
• x = 0 si et seulement si a = b = 1
ux = 0 V si et seulement ua = ub = UDD
UDD
iD
• Un 0 sur une borne correspond à un
quasi- court-circuit de cette borne à la
masse à travers un transistor passant
N Q1
x = a.b
a
N Q2
a
D
x
b
Mesures
Physiques
b
G
N Q3
S
Cours d'électronique
27
Univers
de CAE
IUT
1ère Année
Le NOR MOS
• x = 1 si et seulement si a = b = 0
ux = UDD si et seulement ua = ub = 0 V
UDD
iD
• Un 1 sur une borne correspond à
un quasi-court-circuit de cette
borne à l'alimentation.
N Q1
x = a+b
D
a
a
x
b
Mesures
Physiques
G
N Q2
Q3
N
b
S
Cours d'électronique
28
Univers
de CAE
IUT
1ère Année
L'inverseur CMOS
UDD
• Ici les géométrie des MOS sont
identiques, mais leurs dopages
opposés.
iD
uGS1
P
• Quelque soit ua (0 ou UDD) un des
MOS est bloqué et l'autre passant
Q1
D
a
x= a
D
a
x
G
uGS2
Mesures
Physiques
Cours d'électronique
N Q2
S
29
Univers
de CAE
IUT
1ère Année
Le NAND CMOS
• La partie haute de la porte
est bloquée ssi ua = ub = UDD.
• Dans ce cas, la partie basse
est passant et ux = 0 V
UDD
iD
S
G
P Q1
Q2
D
P
D
x = a.b
D
a
N Q3
a
D
x
Q3
N
b
b
Mesures
Physiques
Cours d'électronique
30
Univers
de CAE
IUT
1ère Année
Le NOR CMOS
UDD
iD
• La partie basse de la porte
est bloquée ssi ua = ub = 0.
a
P
• Dans ce cas, la partie haute
est passante et ux = UDD
D
Q2
a
x = a+b
D
x
Mesures
Physiques
b
P
D
b
Q1
G
N Q3
D
Q4
N
S
Cours d'électronique
31
Univers
de CAE
IUT
1ère Année
Avantages spécifiques des CMOS
• La tension d'alimentation peut être choisie entre 3 et 15 V
• La consommation de courant au repos est quasi-nulle
• Seul une commutation consomme du courant
• Donc l'augmentation de la fréquence d'horloge augmente
la puissance dissipée
• Toutes les porte MOS ou CMOS sont très fragiles face à
l'électricité statique (ou le erreurs de branchement). Une
entrée de porte ne doit jamais être flotante.
Mesures
Physiques
Cours d'électronique
32