Cours - Systèmes Électroniques 2 Conditionnement, Acquisition, Restitution des signaux. (SEL2) Cours crée par Marc CORREVON mis à jour par Maurizio TOGNOLINI iAi / HEIG-VD 2014-2015 rev. 1.5 Cours SEL2 - r1.5 - 15.09.2014 SYSTEMES ELECTRONIQUES 2 - iAi - HEIG-VD Conditionnement, Acquisition, Restitution des signaux. Informations générales Professeur HES Maurizio TOGNOLINI Email [email protected] Tlephone 024 557 64 12 Bureau C03a sur le site de la route de Cheseaux 1, CH-1400 Yverdon-les-Bains Organisation du cours Démarrage des cours 15 Septembre 2014 Fin du cours 21 janvier 2015 Durée 15 x 2 périodes Évaluation cours : 2 travaux écrits Examen pas demandé Laboratoire Dure 7 x 4 périodes Yverdon-les-Bains Évaluation Laboratoire 1 Labotest ©HEIG-VD / iAi / Maurizio TOGNOLINI Page i Cours SEL2 - r1.5 - 15.09.2014 HISTORIQUE - MODIFICATIONS MAJEURES VERSION DATE V0 septembre 2010 Traduction Latex depuis document original MS Office de Marc Correvon V1.0 septembre 2010 corrections Chap1 et Chap2 V1.1 juillet 2011 V1.2 septembre 2011 Mise en page pour impression, corrections chapitre 2. V1.3 septembre 2012 Ajouts Chap 2 Aspects théoriques : effets du suréchantillonnage sur le débit de données . V1.4 septembre 2013 Remise à jour de l’organisation horaires etc. Completé chapitre 2 avec des caractéristiques réelle de convertisseur A/D. Ajout Amplificateurs à sortie balancé dans chapitre 3. Ajout Filtres CIC chapitre 10. V1.5 septembre 2014 Remise à jour de l’organisation horaires etc. Ajout par. 2.5.3.3 Explication de l’INL Page ii DESCRIPTION Ajout chapitre Conversion A/D et changement de l’ordre des chapitres. ©HEIG-VD / iAi / Maurizio TOGNOLINI Table des matières 1 Introduction 1.1 Organisation du cours . . . . . . . . . . . . . 1.1.1 But . . . . . . . . . . . . . . . . . . . 1.1.2 Fils conducteurs et chapitres du cours 1.2 Considérations technologiques . . . . . . . . . 1.2.1 Généralités . . . . . . . . . . . . . . . 1.3 Notes d’applications . . . . . . . . . . . . . . 1.4 Avertissement . . . . . . . . . . . . . . . . . . 1.4.1 Site Web . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 Aspects théoriques 2.1 Acquisition d’un signal analogique . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1.1 Le théorème de l’échantillonnage . . . . . . . . . . . . . . . . . . . . . . . . 2.1.1.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1.1.2 Etude de cas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1.1.3 Théorème de Shannon . . . . . . . . . . . . . . . . . . . . . . . . . 2.1.2 Échantillonnage idéalisé . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1.2.1 Modèle mathématique . . . . . . . . . . . . . . . . . . . . . . . . . 2.1.2.2 Illustration par une étude de cas . . . . . . . . . . . . . . . . . . . 2.2 La quantification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.2 Modèle du convertisseur A/N . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.3 Bruit de quantification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.4 Rapport signal sur bruit de quantification SNQR . . . . . . . . . . . . . . . 2.2.5 Exemple 1 : signal triangulaire . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.6 Exemple 2 : signal sinusoïdal . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3 Suréchantillonnage et décimation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.1 Recherche de résolution élevée . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.2 Effet sur le bruit de quantification dans la bande utile . . . . . . . . . . . . 2.3.3 Effet sur le rapport signal sur bruit . . . . . . . . . . . . . . . . . . . . . . . 2.3.4 Effet sur le filtre antirepliement . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.5 Effet du sur-échantillonnage sur le nombre effectif de bit de résolution . . . 2.3.6 Effet sur le flux de données . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.4 Restitution analogique d’un signal numérique . . . . . . . . . . . . . . . . . . . . . 2.4.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.4.2 L’élément de maintien . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.5 performances des convertisseurs A/N et N/A . . . . . . . . . . . . . . . . . . . . . 2.5.1 Résolution ou pas de quantification . . . . . . . . . . . . . . . . . . . . . . . 2.5.2 Polarités et codage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.5.2.1 Convertisseur unipolaire . . . . . . . . . . . . . . . . . . . . . . . . 2.5.2.2 Convertisseur bipolaire . . . . . . . . . . . . . . . . . . . . . . . . 2.5.3 Erreurs et imperfections de conversion . . . . . . . . . . . . . . . . . . . . . 2.5.3.1 Caractéristique de conversion idéale . . . . . . . . . . . . . . . . . 2.5.3.2 Erreur de gain (Gain Error) . . . . . . . . . . . . . . . . . . . . . 2.5.3.3 Non-linéarité intégrale (INL :Integral Nonlinearity Error) . . . . . 2.5.3.4 Non-linéarité différentielle (DNL : Differential Nonlinearity Error) 2.6 Interpretation de la feuille technique d’un convertisseur A/D . . . . . . . . . . . . ©HEIG-VD / SEL2/ M.Tognolini . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1 1 1 2 2 3 3 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 5 5 5 5 6 6 6 7 9 9 10 12 13 13 14 15 15 15 15 16 16 17 18 18 18 20 20 20 20 20 21 22 23 23 25 27 Page iii Cours SEL2 - r1.5 - 15.09.2014 3 Aspects technologiques des chaines de conditionnement du signal 3.1 Description générale d’une chaine d’acquisition . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.1 Inventaire des topologies possibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.1.1 Relation entre la plage de mesure et la plage de conversion. . . . . . . . . . 3.1.2 Contraintes sur les amplificateurs opérationnels. . . . . . . . . . . . . . . . . . . . . 3.1.2.1 Caractéristiques de l’étage de sortie des amplificateurs . . . . . . . . . . . . 3.2 Montages classiques amplificateurs opérationnels . . . . . . . . . . . . . . . . . . . . . . . . 3.2.1 Caractéristiques des amplificateurs opérationnels . . . . . . . . . . . . . . . . . . . . 3.2.2 Amplification et décalage de tension . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.3 Amplificateur d’instrumentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3 Amplificateur différentiel en entrée et balancé en sortie . . . . . . . . . . . . . . . . . . . . . 3.3.1 Généralités . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.2 Schéma fonctionnel interne . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.3 Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.4 Montages avec entré en mode commun. . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.5 Application et dimensionnement pratique (tiré de AN-1026 de Analog Devices Inc.) 3.3.5.1 Terminaison d’une entrée référencée à GND (Single ended) avec source idéale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.5.2 Terminaison d’une entrée référencée à GND (Single ended) avec source réelle 33 33 33 34 34 37 40 40 40 41 42 42 43 43 45 47 4 Etage d’entrée 4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.2 Protection contre les surtensions . . . . . . . . . . . . . . . 4.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . 4.2.2 Mode commun des entrées hors des limitations . . . 4.2.3 Courant inverse dans les diodes de protection . . . . 4.2.4 Limiteur CMOS de la tension de mode commun . . 4.2.4.1 Description générale . . . . . . . . . . . . . 4.3 Applications des protections en surtension . . . . . . . . . . 4.3.1 Les suiveurs de tension . . . . . . . . . . . . . . . . . 4.3.2 Les amplificateurs opérationnels . . . . . . . . . . . 4.3.3 Montage différentiel une seule tension d’alimentation 4.4 Protection contre les inversions de phase . . . . . . . . . . . 4.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . 4.4.2 Choix des composants de protection . . . . . . . . . 4.5 entrée mode commun . . . . . . . . . . . . . . . . . . . . . . 4.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . 4.5.2 Alimentation bipolaire symétrique (dual supply) . . 4.5.3 Alimentation uni-polaire (single supply) . . . . . . . 4.6 Entrée différentielle . . . . . . . . . . . . . . . . . . . . . . . 4.6.1 Alimentation bipolaire symétrique (dual supply) . . 4.6.2 Alimentation uni-polaire (single supply) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 Les filtres antirepliement 5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.1.0.1 Butterworth . . . . . . . . . . . . . . . . . . . . . . . . . 5.1.0.2 Bessel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.1.0.3 Chebyshev . . . . . . . . . . . . . . . . . . . . . . . . . . 5.1.0.4 Aspects théoriques . . . . . . . . . . . . . . . . . . . . . . 5.1.1 Caractéristiques des filtres passe-bas du 2ème ordre . . . . . . . . 5.1.1.1 Caractéristiques des filtres passe-bas du 2ème ordre . . . 5.1.2 Filtre Butterworth du 2ème ordre . . . . . . . . . . . . . . . . . . 5.1.2.1 Filtre de Bessel 2ème ordre . . . . . . . . . . . . . . . . . 5.1.3 Filtre Chebyshev 2ème ordre avec une ondulation de 1dB . . . . . 5.1.3.1 Comparaison entre les différents types de filtres passe-bas 5.2 Cellules du 2ème ordre passe bas . . . . . . . . . . . . . . . . . . . . . . . 5.2.0.2 Généralités . . . . . . . . . . . . . . . . . . . . . . . . . . 5.2.0.3 Cellule passe-bas de Sallen & Key . . . . . . . . . . . . . 5.2.0.4 Cellule Multiple feedback . . . . . . . . . . . . . . . . . . 5.2.1 Cellule de Akerberg Mossberg . . . . . . . . . . . . . . . . . . . . . Page iv . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . du 2ème . . . . . . . . . . . . . . . . . . . . . . . . . 48 49 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 51 51 51 51 52 53 53 55 55 57 58 58 58 59 59 59 59 60 61 61 62 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ordre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 65 65 65 65 66 67 67 68 68 69 69 70 70 70 71 72 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ©HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 5.3 5.4 5.5 5.6 5.7 5.8 5.2.2 Cellule BiQuad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Dimensionnement pratique d’un filtre passe-bas du 2ème ordre . . . . . . . . . . . . . . . . 5.3.0.1 Exemple pratique de dimensionnement d’un filtre passe-bas du 2ème ordre 5.3.1 Cellule de Sallen & Key : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.3.1.1 Cellule MFB : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.3.2 Comportement théorique et comportement réel . . . . . . . . . . . . . . . . . . . . . 5.3.2.1 Cellule de Sallen & Key . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.3.2.2 Cellule MBF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cellules du 2ème ordre passe-bas différentielle . . . . . . . . . . . . . . . . . . . . . . . . . . 5.4.1 Cellule Multiple feedback différentielle . . . . . . . . . . . . . . . . . . . . . . . . . . 5.4.1.1 Cellule Akerberg Mossberg différentielle . . . . . . . . . . . . . . . . . . . . 5.4.2 Cellule BiQuad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Caractéristiques des filtres passe-haut du 2ème ordre . . . . . . . . . . . . . . . . . . . . . 5.5.1 Caractéristiques des filtres passe-haut du 2ème ordre . . . . . . . . . . . . . . . . . . 5.5.1.1 Filtre Butterworth du 2ème ordre . . . . . . . . . . . . . . . . . . . . . . . 5.5.1.2 Filtre de Bessel 2ème ordre . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.5.1.3 Filtre Chebyshev 2ème ordre avec une ondulation de 1dB . . . . . . . . . . 5.5.1.4 Comparaison entre type de filtre passe-haut du 2ème ordre . . . . . . . . . Cellule du 2ème ordre passe haut . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.6.0.5 Généralités . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.6.0.6 Cellule passe-haut de Sallen & Key . . . . . . . . . . . . . . . . . . . . . . 5.6.0.7 Cellule Multiple feedback . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.6.1 Cellule de Akerberg Mossberg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.6.2 Cellule Multiple feedback différentielle . . . . . . . . . . . . . . . . . . . . . . . . . . 5.6.3 Cellule Akerberg Mossberg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Filtres en cascade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.7.2 Type de filtre et définition des caractéristiques de chaque étage . . . . . . . . . . . . 5.7.2.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.7.2.2 Filtre de Butterworth . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.7.3 Sensibilité des paramètres caractéristiques du filtre aux valeurs des composants passifs 5.7.4 Exemple 1 : filtres passe-bas du 6ème ordre . . . . . . . . . . . . . . . . . . . . . . . 5.7.4.1 Exemple 2 : filtre passe-haut du 6ème ordre . . . . . . . . . . . . . . . . . . Recommandation concernant le choix des composants . . . . . . . . . . . . . . . . . . . . . 5.8.0.2 Condensateurs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.8.0.3 Résistances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Etage d’adaptation 6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 6.1.1 Généralités . . . . . . . . . . . . . . . . . . . . . . 6.1.1.1 Exigences sur l’amplificateur opérationnel 6.1.2 Etage d’adaptation . . . . . . . . . . . . . . . . . . 6.1.2.1 Entrée mode commun . . . . . . . . . . . 6.1.2.2 Entrées différentielles . . . . . . . . . . . 6.1.3 Effet des capacités commutées . . . . . . . . . . . 6.1.3.1 Cas des multiplexeurs analogiques . . . . 6.1.3.2 Cas des échantillonneurs – bloqueurs . . . . . . . . . . . . d’entrée . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . du convertisseur A/N . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 74 74 74 75 75 75 78 78 78 79 79 80 80 81 82 82 82 83 83 83 84 84 85 86 87 87 87 87 88 89 89 91 93 93 93 95 95 95 95 98 98 100 102 102 104 7 Les échantillonneurs - bloqueurs 107 7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 7.1.1 Généralité . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 7.1.2 Fenêtre d’échantillonnage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 7.1.3 Opération de base de l’échantillonneur – bloqueur . . . . . . . . . . . . . . . . . . . 108 7.1.3.1 Topologie de l’échantillonneur – bloqueur . . . . . . . . . . . . . . . . . . . 108 7.1.3.2 SHA en mode d’acquisition (track mode) . . . . . . . . . . . . . . . . . . . 109 7.1.3.3 Transition entre mode d’acquisition et mode de maintien (track to hold mode)109 7.1.3.4 SHA en mode de maintien (hold mode) . . . . . . . . . . . . . . . . . . . . 111 7.1.3.5 Transition entre mode de maintien et mode d’acquisition . . . . . . . . . . 114 7.1.4 Architectures des SHA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 7.1.4.1 Généralités . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 ©HEIG-VD / iAi / Maurizio TOGNOLINI Page v Cours SEL2 - r1.5 - 15.09.2014 7.1.4.2 7.1.4.3 SHA interne à un convertisseur A/N . . . . . . . . . . . . . . . . . . . . . . 116 Fonctionnement avec recouvrement . . . . . . . . . . . . . . . . . . . . . . 117 8 Convertisseurs Numérique – Analogique 8.1 Convertisseur potentiométrique . . . . . . . . . . . . . . . . . . . . . . 8.1.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.1.2 Avantage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.1.3 Inconvénient . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.2 Convertisseur à résistances pondérées . . . . . . . . . . . . . . . . . . . 8.2.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.2.2 Système à commutation de tensions . . . . . . . . . . . . . . . 8.2.3 Système à commutation de courants . . . . . . . . . . . . . . . 8.2.4 Limite technologique . . . . . . . . . . . . . . . . . . . . . . . . 8.3 Convertisseur à échelle R / 2R . . . . . . . . . . . . . . . . . . . . . . 8.3.1 Fonctionnement du réseau R/2R en échelle . . . . . . . . . . . 8.3.2 Convertisseurs N/A à échelle R/2R à commutation de courants 8.4 Convertisseur N/A à échelle R/2R à commutation de tensions . . . . . 8.5 Convertisseur N/A à échelle R/2R à commutation de courant . . . . . 8.6 Convertisseur à sources de courant pondérées . . . . . . . . . . . . . . 8.6.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.7 Convertisseur à capacités pondérées . . . . . . . . . . . . . . . . . . . 8.7.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.7.2 Convertisseur N/A à capacités pondérées (variante 1) . . . . . 8.7.3 Réalisation de la variante 1 . . . . . . . . . . . . . . . . . . . . 8.8 Convertisseur N/A à capacités pondérées (variante 2) . . . . . . . . . 8.8.1 Réalisation de la variante 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 121 121 122 122 122 122 122 122 123 123 123 124 126 127 129 129 132 132 132 133 134 135 9 Convertisseur Analogique - Numérique 9.1 Convertisseur à intégration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.0.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.0.2 Caractéristiques . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.0.3 Intégrateur analogique à simple rampe . . . . . . . . . . . . . . 9.1.0.4 Intégrateur analogique à double rampe . . . . . . . . . . . . . 9.1.0.5 Intégrateur numérique basé sur un convertisseur N/A . . . . . 9.1.1 Convertisseur à équilibre de charge ou « incrémental » . . . . . . . . . . 9.1.1.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.1.2 Détail du transfert de charge . . . . . . . . . . . . . . . . . . . 9.1.2 Convertisseur à approximations successives . . . . . . . . . . . . . . . . 9.1.2.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.2.2 Caractéristiques . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.2.3 Principe général . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.2.4 Convertisseur à échelle de résistances ou « potentiométrique » 9.1.2.5 Convertisseur à capacités pondérées . . . . . . . . . . . . . . . 9.1.2.6 Convertisseur « cyclique » ou « algorithmique » . . . . . . . . 9.1.2.7 Chronogramme . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.2.8 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.2.9 Caractéristiques . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.3 Convertisseur « PIPELINE » . . . . . . . . . . . . . . . . . . . . . . . . 9.1.4 Convertisseur « SUBRANGING » . . . . . . . . . . . . . . . . . . . . . 9.1.4.1 Exemple : Le convertisseur « SEMI-FLASH » . . . . . . . . . 9.1.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1.6 Data sheet de quelques convertisseurs et adresses web. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 137 137 137 137 138 141 142 142 144 146 146 146 146 148 148 150 155 155 155 157 158 158 159 159 10 Convertisseur Sigma-Delta 10.1 Modulation Delta . . . . . . . . 10.1.1 Principe . . . . . . . . . 10.2 Modulation Sigma-Delta . . . . 10.2.1 Principe . . . . . . . . . 10.2.2 Bruit de quantification . 10.3 Modulateur Sigma-Delta du 1er 10.3.1 Principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 161 161 162 162 163 164 164 Page vi . . . . . . . . . . . . . . . . . . . . ordre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ©HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 10.3.2 Analyse dans le domaine échantillonné . . . . . . . . . . . . . . . . . . . . . . . . . . 165 10.3.3 Rejet du bruit de la bande utile (noise shaping) . . . . . . . . . . . . . . . . . . . . . 166 10.4 Modulateur Sigma-Delta du 2ème ordre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 10.4.1 Principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 10.4.2 Analyse dans le domaine échantillonné . . . . . . . . . . . . . . . . . . . . . . . . . . 168 10.4.3 Rejet du bruit de la bande utile (noise shaping) . . . . . . . . . . . . . . . . . . . . . 169 10.5 Filtre numérique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170 10.5.1 Généralités . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170 10.5.2 1er étage : Filtre en peigne avec forte décimation (flitre CIC) . . . . . . . . . . . . . 170 10.5.3 Algorithme récursif . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170 10.5.4 Applications : décimation et interpolation avec un filtre CIC . . . . . . . . . . . . . 172 10.5.4.1 Phénomène de recouvrement spectral dans le cas du filtre CIC avec décimation172 10.5.4.2 Augmentation de l’atténuation des composantes spectrales repliées . . . . . 173 10.5.5 Réalisation matérielle d’un filtre CIC pour la décimation du bitstream en sortie du modulateur Sigma-Delta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 10.5.5.1 Problème du débordement des intégrateurs dans la structure CIC . . . . . 174 10.5.5.2 Application du filtre CIC à la démodulation Sigma-Delta . . . . . . . . . . 175 10.5.6 2ème étage : Filtre FIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176 10.5.7 Exemple . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176 10.5.8 Réferences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 ©HEIG-VD / iAi / Maurizio TOGNOLINI Page vii Chapitre 1 Introduction 1.1 1.1.1 Organisation du cours But Le but du cours Systemes Electroniques II, 1ère partie : Acquisition et restitution du signal est de mettre en lumière les éléments de base contenu dans la majorité des cartes électroniques industrielles. Pour pouvoir réaliser un système électronique correspondant un cahier des charges, il est nécessaire de bien maitriser l’ensemble des fonctions constituant le système. Dans ce cas il faut non seulement avoir de bonnes connaissances en électronique mais également en traitement de signal de base. En effet, les progrès technologiques des circuits numériques permettent de remplacer un grand nombre de fonctions analogiques par un traitement numérique adéquat. Le monde extérieur ayant, la plupart du temps, un comportement continu, tout traitement numérique demande une conversion analogique – numérique l’aide d’un convertisseur A/N (ADC : Analogue to Digital Converter) puis dans certains cas une conversion inverse, soit numérique analogique l’aide d’un convertisseur N/A (DAC : Digital to Analogue Converter). 1.1.2 Fils conducteurs et chapitres du cours Les systèmes numériques de traitement du signal opèrent sur des nombres. Tout processus faisant appel à un calculateur (ordinateur, microordinateur, DSP, . . .) spécialisé implique nécessairement une opération préliminaire de conversion analogique – numérique. Lorsque le ou les signaux traités doivent être restitués sous forme analogique, on procède l’opération inverse par une conversion numérique – analogique. La Figure 1.1 illustre le schéma bloc de principe d’une chaîne de mesure et de contrôle classique. Avant de décrire les divers composants des blocs, il est nécessaire de bien comprendre les aspects théoriques des conversions A/N et N/A (chapitre 2) ainsi que les aspects technologiques (chapitre 3) lis aux contraintes d’alimentation des composants électroniques. Le chapitre 4 – Etage d’entrée donne une description non exhaustive des diverses possibilités d’acquérir un signal analogique externe tout en assurant une protection des composants contre des décharges électrostatiques, des surtension dues une mauvaise adaptation, etc . . . Le chapitre 5 – Filtre anti-repliement décrit quelques topologies de filtres permettant d’éviter le repliement spectral du signal analogique après conversion A/N. Le chapitre 6 – Etage d’adaptation illustre diverses manières d’adapter le signal de sortie du filtre anti-repliement afin que son niveau se trouve dans la plage de conversion du convertisseur A/N. Le chapitre 7 – Echantillonneurs – bloqueurs montre les limites dynamiques de la conversion A/N et par conséquent l’indispensable existence des échantillonneurs – bloqueurs. Le chapitre 8 – Convertisseurs A/N est une description des convertisseurs A/N les plus répandus. Le chapitre 9 – Convertisseur N/A, illustre les diverses topologies des convertisseur N/A. Le chapitre 10 – Convertisseur Sigma – Delta est une introduction aux convertisseurs A/N de haute résolution. La partie processeur fait l’objet de plusieurs cours du même auteur (MUI : microinformatique et microcontrôleurs et DAA : DSP architecture et applications), elle ne sera par conséquent pas traité ici. Le cours TIS : traitement d’image et du signal est un cours pratique qui permet de réaliser la mise en oeuvre des algorithmes de traitement de signal sur des processeurs DSP. La partie alimentation (régulateur linaire, convertisseur DC/DC, ) et les références de tension font l’objet d’un autre fascicule du même auteur (Systèmes électroniques I, 1ère partie) HEIG-VD / SEL2/ M.Tognolini Page 1 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 1.1 – Chaîne d’acquisition de traitement de restitution du signal. 1.2 1.2.1 Considérations technologiques Généralités L’électronique embarquée est soumise à des contraintes de plus en plus sévères. Chaque composant doit être choisi de manière optimale au niveau de ses caractéristiques, de son boitier, de sa disponibilité et de son cout. L’ensemble de ces exigences n’est pas simple à maitriser. Cette section donne une description succincte des contraintes auxquelles il faut faire face. Les fonctions étant clairement définies, une chaîne d’acquisition du signal est constituée des composants actifs listés ci-dessous. — — — — — — Amplificateurs oprationnels. Multiplexeur analogique. Élément d’échantillonnage et de maintien. Convertisseur A/N. Convertisseur N/A. Référence de tension. Chacun de ces composants doit répondre des exigences dépendant de l’application. Les amplificateurs opérationnels peuvent être à entrée mode commun ou différentielle, leur sortie peut être balancée ou simple. Les alimentations peuvent être uni-polaire (single supply) ou bipolaire (dual supply). Les références de tension doivent être stables, indépendantes de leur tension d’alimentation et de la température. Un autre paramètre très important est la bande passante nécessaire ainsi que la résolution attendue. Page 2 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 1.3 Notes d’applications Le cours a pour but de vous faire découvrir la théorie qui se cache derrière chaque fonction constituant un système électronique. Des notes d’applications, basées sur des exemples concrets sont aussi disposition pour illustrer le cours par des aspects plus pratiques. 1.4 Avertissement Ce cours se base sur les cours suivants, ce sont donc des pré-requis nécessaires pour pouvoir suivre ce cours : — EAN : Electronique analogique — SES : Signaux et systmes 1.4.1 Site Web Les fichiers pdf du cours se trouve sur le web l’adresse : http://iai.heig-vd.ch/fr-ch/Enseignement/Supports dans la rubrique Systèmes Electroniques. Pour le suivi du cours, des exercices avec corrigés et des notes d’applications sont accessibles sur la plateforme Cyberlearn de la HES-SO : http://cyberlearn.hes-so.ch/course/view.php?id=3223 HEIG-VD / iAi / Maurizio TOGNOLINI Page 3 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Page 4 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 2 Aspects théoriques 2.1 Acquisition d’un signal analogique 2.1.1 Le théorème de l’échantillonnage 2.1.1.1 Définition La définition d’un échantillonnage correct est très simple. En effet s’il est possible de reconstruire le signal analogique à partir d’échantillons, on peut dire que l’échantillonnage est correct, même si la succession des échantillons paraît confuse on incomplète, la clef de l’information peut être décodée si le processus est réversible. 2.1.1.2 Etude de cas La Figure 2.1.1.2 montre un certain nombre de signaux sinusoïdaux avant et après échantillonnage. La ligne continue représente le signal analogique d’entrée alors que les marqueurs « o » représentent la valeur du signal aux instants d’acquisition Signal analogique continu Les informations nécessaires pour la reconstruction du signal analogique sont contenues dans les données échantillonnées, en accord avec la définition énoncée ci-dessus. Signal sinusoïdal de fréquence f = 0.1FS La fréquence du signal est fixée arbitrairement à 0.1Fs . La reconstruction du signal analogique passe par une interpolation polynomiale. Néanmoins, la définition énoncée ci-dessus reste valable et par conséquent la reconstruction du signal analogique reste possible Signal sinusoïdal de fréquence f = 0.225FS Visuellement la situation semble se compliquer lorsque la fréquence du signal analogique vaut 0.225FS . Néanmoins la reconstruction du signal analogique reste mathématiquement possible. Signal sinusoïdal de fréquence f = 1.1FS La fréquence du signal analogique est fixée à 1.1FS , l’échantillonnage représente un signal analogique de fréquence et de phase différentes de celles du signal analogique original. Ce phénomène est appelé repliement spectral (alaising). On se trouve donc dans un cas où il n’y a pas respect de la définition énoncée au-dessus. HEIG-VD / SEL2/ M.Tognolini Page 5 sur 178 Cours SEL2 - r1.5 - 15.09.2014 (a) : Signal continu (F=0Hz) (b) : Signal sinusoïdal (F = 0.1FS ) (c) : Signal sinusoïdal (F = 0.225FS ) (d) : Signal sinusoïdal (F = 1.1FS ) Figure 2-1 : Effet de la fréquence d’échantillonnage sur la reconstitution du signal 2.1.1.3 Théorème de Shannon L’observation du résultat, sans démonstration mathématique, montre que le repliement change non seulement la fréquence du signal original mais aussi sa phase. Le glissement de phase ne peut prendre que deux valeurs distinctes. Le déphasage est de 0° pour des signaux dont la fréquence est comprise entre les limites suivantes : 0 à 0.5FS , 1 à 1.5FS , 2 à 2.5FS , . . . Par contre, il y a inversion de phase (180°) pour les signaux dont la fréquence est comprise entre 0.5FS à 1FS , 1.5FS à 2FS , 2.5FS à 3FS . Le théorème d’échantillonnage ou théorème de Shannon indique simplement qu’un signal analogique ne peut être reconstitué que s’il n’y a pas de recouvrement spectral. Le cas limite correspond à une largeur FB de bande du signal égale à la moitié de la fréquence d’échantillonnage FS . Figure 2-2 : Domaine fréquentiel d’un signal échantillonné à FS =2FB 2.1.2 Échantillonnage idéalisé 2.1.2.1 Modèle mathématique Un échantillonneur est un système hybride possédant une entrée continue x(t) et une sortie discrète xk Page 6 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 telle que : k∈Z xk = x(kTS ) 2.1 La Figure 2-3 illustre l’échantillonnage d’un signal analogique Figure 2-3 : Echantillonneur idéal Même s’il n’a pas de réalité physique, on peut assimiler théoriquement la suite idéale d’échantillons prélevés avec une cadence fixe (FS =1/TS ) à un signal obtenu par la multiplication du signal analogique x(t) par une fonction d’échantillonnage idéalisée (peigne temporel de Dirac). ∞ X ei (t) = δTS (t) = δ(t − k · TS ) 2.2 k=−∞ Le signal résultant de cet échantillonnage idéal est défini par la relation xk (t) = x(t) · δTS (t) = ∞ X x(k · TS ) · δ(t − k · TS ) 2.3 k=−∞ La transformée de Fourier de la fonction d’échantillonnage du signal échantillonné idéalisé prend la forme suivante F {ei (t)} = F { δTS (t)} = 1 ·δ1/TS (f ) = FS ·δFS (f ) TS 2.4 et par conséquent la transformée de Fourier du signal échantillonné idéalisé devient Xk (f ) = X(f ) ∗ FS · δFS (f ) = ∞ P FS ·X(f − k · FS ) k=−∞ = FS repFS {X(f )} 2.1.2.2 2.5 Illustration par une étude de cas L’opération d’échantillonnage d’un signal analogique continu provoque dans le domaine fréquentiel une répétition du spectre du signal analogique original centré sur les multiples de la fréquence d’échantillonnage. On comprend donc aisément que, lorsque le théorème de Shannon n’est pas respecté, il y a repliement du spectre et donc distorsion du signal. La Figure 2-4 illustre les cas de l’échantillonnage d’un signal analogique continu dont la largeur de bande est de 6 Hz. Avec une fréquence d’échantillonnage 100Hz (a,b), il n’y a pas de recouvrement spectral. Pour une fréquence d’échantillonnage de 12Hz (c,d) le recouvrement spectral n’existe pas encore, par contre on atteint de la limite inférieure de la fréquence d’échantillonnage. Pour 7Hz (e,f) le recouvrement spectral est nettement visible. Pour ce dernier cas, il n’est pas possible de reconstituer le signal analogique original. Une autre manière de comprendre intuitivement le recouvrement spectral c’est de faire passer un signal continu entre les échantillons ce qui est toujours possible. On peut trouver une infinité de signaux qui HEIG-VD / iAi / Maurizio TOGNOLINI Page 7 sur 178 Cours SEL2 - r1.5 - 15.09.2014 passent par les mêmes points mais ces signaux ont des composantes spectrales à haute fréquence > FS . Si le théorème de Shannon est respecté on trouvera un seul signal continu avec la plus haute composante spectrale à fmax < FS /2 (on peut relier deux échantillons par une demie période de sinus. Domaine temporel Domaine fréquentiel (a) Signal analogique original (F S =100Hz) (b) Spectre d’amplitude du signal original (c) Echantillonnage (F S =12Hz) (d) Spectre d’amplitude du signal échantillonné (e) Echantillonnage (F S =7Hz) (f ) Spectre d’amplitude du signal échantillonné Figure 2-4 : Effet de l’échantillonnage sur le spectrale d’amplitude du signal converti Page 8 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 2.2 2.2.1 La quantification Description La Figure 2-5 montre l’allure typique des signaux résultant de la conversion analogique – numérique. Cette dernière fait correspondre au signal analogique d’entrée x(t) une suite de nombres usuellement codés sous forme binaire. Chaque nombre correspond à l’amplitude x(tk ) d’un échantillon du signal prélevé à un instant donné tk . On procède généralement à cet échantillonnage à intervalles de temps réguliers Ts . Comme la détermination du nombre correspondant à l’amplitude d’un échantillon prend un certain temps, il est souvent nécessaire de mémoriser cette valeur analogique entre deux prélèvements successifs. Chacun des échantillons prélevés peut prendre en principe une infinité de valeurs du fait de la nature analogique du signal. Toutefois, la précision avec laquelle ces amplitudes doivent et peuvent être connues est nécessairement limitée par toutes sortes de considérations pratiques. On est amené à remplacer la valeur exacte de l’échantillon par la valeur la plus proche, valeur approximative tirée d’un assortiment fini de valeurs discrètes : il y a quantification. Chacune de ces valeurs discrètes est désignée par un nombre exprimé sous forme la forme d’un codage approprié. Ce nombre est compris entre deux valeurs limites qui fixent la plage de conversion. Chaque nombre {xq } représente ainsi un ensemble de valeurs analogiques contenues dans un intervalle de largeur qk appelé pas de quantification. Lorsque la plage de conversion est subdivisée en pas de quantifications égaux, on parle de quantification uniforme. L’erreur de quantification est obtenue par soustraction de la grandeur numérique résultant de la conversion A/N par le signal analogique mémorisé en tenant compte du codage particulier opéré sur le signal. Cette erreur de quantification apparaît comme un bruit dont la distribution est fonction de la densité de probabilité d’apparition d’une amplitude particulière du signal analogique d’entrée. HEIG-VD / iAi / Maurizio TOGNOLINI Page 9 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 2-5 : Acquisition d’un signal analogique 2.2.2 Modèle du convertisseur A/N Le processus de quantification incorporé dans un convertisseur A/N est une fonction non linéaire, rendant l’analyse difficile. Néanmoins il est possible de linéariser le système avec une bonne approximation. Dans ce cas le signal quantifié peut être exprimé par l’expression suivante : y[n] = x[n] + nQ [n] 2.6 Où x[n] représente l’échantillonnage du signal d’entrée (grandeur discrète), nQ [n] le bruit issu de la quantification de la grandeur discrète x[n] et y[n] la valeur numérique de la grandeur discrète exprimée par un nombre fini de valeurs. Dans la figure suivante la caractéristique statique de cette opération non linéaire est illustrée pour les cas bipolaire et unipolaire. Page 10 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 I : a) Caractéristique de quantification Bipolaire avec erreur de quantification b). II : a) Caractéristique de quantification Unipolaire avec erreur de quantification b). Figure 2-6 : Caractéristiques statiques de quantification a) Bipolaire, b) Unipolaire. HEIG-VD / iAi / Maurizio TOGNOLINI Page 11 sur 178 Cours SEL2 - r1.5 - 15.09.2014 2.2.3 Bruit de quantification L’analyse du bruit de quantification ne peut être conduite sans un certain nombre d’hypothèses simplificatrices : — la séquence du bruit de quantification nQ [n] est une suite d’échantillons d’un processus aléatoire stationnaire, — la densité de probabilité de l’erreur de quantification est uniforme sur chaque pas de quantification, ce qui veut dire que la variance et la moyenne par exemple ne varient pas au cours du temps, — l’erreur de chaque échantillon n’est pas corrélée aux échantillons précédents, ou plus précisément le bruit de quantification est un bruit blanc. Ces conditions sont souvent réunies pour des signaux issu de capteurs physiques , dans le cas de la parole par exemple, la musique. Dans le cas de signaux périodiques ces hypothèses ne sont pas garanties. On peut donc écrire pour la tension efficace du bruit σnQ v v u q u q u Z2 u Z2 u u q 2 2 1 u = t nQ p(nQ )dnQ = u t nQ q dnQ = √ 12 q q −2 2.7 −2 Avec le pas de quantification q, pour une fonction de conversion bipolaire d’un convertisseur A/N de N bits dont la tension de référence vaut Vref . A noter que la dynamique d’entrée du convertisseur va de −Vref à +Vref − q. q= Vref 2N −1 2.8 La tension efficace du bruit de quantification devient σnQ = Vref 1 √ 2N −1 12 2.9 Toute la puissance du bruit est distribuée uniformément entre -1/2 FS et 1/2 FS . Pn Q = σn2 Q Z∞ = 2 NQ (f )df= −∞ FZ S /2 2 2 kQ df= kQ FS = −FS /2 q2 12 2.10 La densité spectrale de puissance en vaut donc 2 S(f ) = kQ = q2 12FS [V 2 /Hz] 2.11 Toute la puissance du bruit est distribuée uniformément entre -1/2 FS et 1/2 FS . Figure 2-7 : Densité spectrale de puissance du bruit Page 12 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 2.2.4 Rapport signal sur bruit de quantification SNQR Le rapport signal sur bruit (SNQR : Signal to Noise Quantification Ratio), pour un signal d’entrée de tension efficace σ x prend la forme générale suivante : SNQR = 10log σx2 2 σQ ! = 10log σx2 2 Vref + 10log(3) + 20log(2) N | {z } | {z } 4.77 2.12 6.02 On voit que pour chaque bit de conversion supplémentaire, le rapport signal sur bruit de quantification SNQR augmente de 6dB. Le signal sur bruit de quantification dépend de la valeur efficace de la tension d’entrée du convertisseur A/N. La forme du signal et son amplitude sont donc importante. Dans la littérature technique, le rapport signal sur bruit est souvent donné pour un signal√sinusoïdal dont l’amplitude couvre toute la plage de conversion. Dans ce cas la valeur efficace vaut Vref / 2. Et par conséquent, le rapport signal sur bruit de quantification devient : SN QRsin 3 + 20log(2)N = 1.76 + 6.02N = 10log 2 2.13 Attention : c’est une situation très favorable car la dynamique d’entrée est exploitée de manière optimale et ceci concerne que le signal sinusoïdal. 2.2.5 Exemple 1 : signal triangulaire Dans ce premier exemple le signal à convertir est un signal triangulaire de 2Vp-p (valeur moyenne nulle) et dont la fréquence est de 250Hz. Ce signal est échantillonné à une fréquence de 4096Hz puis converti en une valeur numérique de 8 bits. La Figure 2-8 donne le spectre d’amplitude du signal après échantillonnage et quantification. Les raies à 250Hz (fondamental), 750Hz (harmonique de rang 3), 1250Hz (harmonique de rang 5), . . . se distinguent du bruit de quantification. Le calcul du rapport signal sur bruit de quantification donne SNRQ=48.10dB Figure 2-8 : Spectre d’amplitude d’un signal triangulaire HEIG-VD / iAi / Maurizio TOGNOLINI Page 13 sur 178 Cours SEL2 - r1.5 - 15.09.2014 2.2.6 Exemple 2 : signal sinusoïdal Le signal triangulaire précédent est remplacé par un signal sinusoïdal de même amplitude et de même fréquence. On voit à la Figure 2-8 que seul le fondamental est présent. Le calcul du rapport signal sur bruit de quantification donne SNRQ=49.16dB Figure 2-9 : Spectre d’amplitude d’un signal sinusoidal Page 14 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 2.3 2.3.1 Suréchantillonnage et décimation Recherche de résolution élevée Pour des raisons technologiques, le nombre de bits des convertisseurs A/N est limité. Pour des résolutions supérieures à 16 bits et des temps de conversion relativement courts (exemple en audio : 24 bits @FS =96kHz) des astuces doivent être mise en place, comme par exemple le suréchantillonnage suivi d’un filtrage numérique et d’une décimation. 2.3.2 Effet sur le bruit de quantification dans la bande utile Il est possible d’améliorer la résolution globale d’un convertisseur A/N en suréchantillonnant (OSR : Over Sampling Ratio) le signal analogique d’entrée x(t). Chaque échantillon est quantifié par un convertisseur A/N de N bits. Le bruit de quantification, uniformément réparti (bruit blanc) dans le domaine fréquentiel, et donc sa valeur efficace, donnée par la relation 2.9 ne change pas. Par contre la distribution du bruit de quantification est différente puisqu’elle s’étale non plus de –FS /2 à +FS /2 mais de –NOSR FS /2 à +NOSR FS /2. Figure 2-10 : Modèle du convertisseur A/N La puissance du bruit de quantification est indépendante de la fréquence d’échantillonnage. Les deux surfaces (puissance du bruit de quantification) représentée à la Figure 2-9 sont identiques. En suréchantillonnant le signal analogique d’entrée on voit donc que la puissance du bruit de quantification compris dans la bande utile est inférieure au cas sans suréchantillonnage. Sachant que la bande utile du signal est limitée à la plage –FS /2 . . . FS /2. Il est possible d’ajouter un filtre numérique dont la fonction de transfert idéale H(f) correspond à un filtre passe-bas rectangulaire. La puissance du bruit vaut : NOSR Z FS /2 PnQOSR = FZ S /2 2 NQ (f )|H(f )|df= −NOSR FS /2 2 2 kQ df= kQ FS = −FS /2 q2 1 12 NOSR 2.14 La densité spectrale de puissance devient : 2 kQ = 2.3.3 q2 12NOSR FS 2.15 Effet sur le rapport signal sur bruit La réduction de bruit, calculée au paragraphe précédent, permet d’augmenter le rapport signal sur bruit de quantification SNQR. HEIG-VD / iAi / Maurizio TOGNOLINI Page 15 sur 178 Cours SEL2 - r1.5 - 15.09.2014 SNQROSR = 10log σx2 ! σn2 Q (NOSR FS ) 2.16 = 10log σx2 2 Vref + 10log(NOSR ) + 10log(3) + 20log(2) N | {z } | {z } 4.77 6.02 L’augmentation du rapport signal sur bruit de quantification vaut donc : ∆SNQR = SNQROSR − SNQR = 10log(NOSR ) [dB] 2.17 Par exemple un suréchantillonnage par un facteur 128 se traduit par une augmentation du rapport signal sur bruit dans la bande utile de 21dB. 2.3.4 Effet sur le filtre antirepliement Le suréchantillonnage permet également de simplifier le filtre analogique anti-repliement. En effet la bande de transition entre la partie passante et la partie bloquée est plus grande, ce qui permet de réduire l’ordre du filtre et par conséquent le nombre de composants qui le constitue. Conversion A/N classique Conversion A/N avec suréchantillonnage Figure 2-11 : Effet de la décimation sur les éxigences du filtre anti-repliement 2.3.5 Effet du sur-échantillonnage sur le nombre effectif de bit de résolution Les avantages du sur-échantillonnage ne sont pas simplement liés au filtre anti-repliement. Le processus de décimation, c’est-à-dire de réduction de la fréquence d’échantillonnage utile pour le traitement numérique du signal peut être utilisée pour accroitre la résolution de la conversion analogique – numérique. La Figure 2-12 montre un exemple mettant en évidence cette possibilité. Page 16 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 2-12 : Accroissement de la résolution par décimation On admet un convertisseur A/N de 2 bit dont la fréquence d’échantillonnage est de NOSR FS , où FS représente la fréquence d’échantillonnage du processus de traitement du signal et NOSR =2n . En effectuant la moyenne des NOSR échantillons, il semble possible d’augmenter la résolution d’un facteur n. Cette assertion, qui ne tient pas compte du bruit de quantification est fausse, on peut facilement le comprendre en utilisant la relation 2.17. En effet dans le présent exemple N OSR = 8 et le gain sur le rapport signal sur bruit ∆SN QR = 10log(8) = 9.03 [dB] ce qui corréspond à une augmentation du nombre de bit de résolution équivalents de ∆n = 9.03/6 = 1.5 alors que on pourrait croire que ∆n = log2 (8) = 3 2.3.6 Effet sur le flux de données Suréchantillonner le signal multiplie le nombre d’échantillons par seconde par un facteur NOSR , mais ne diminue pas la taille en bits des échantillons proportionnellement. Par exemple un suréchantillonnage par 64 permet de gagner 18dB en rapport signal sur bruit que l’on peut perdre en codant chaque échantillon sur 13 bits au lieu de 16 (on perd environ 6 dB par bit). Au total, le débit est de 13 · 64 · FS au lieu de 16 · FS à l’origine. HEIG-VD / iAi / Maurizio TOGNOLINI Page 17 sur 178 Cours SEL2 - r1.5 - 15.09.2014 2.4 2.4.1 Restitution analogique d’un signal numérique Description En théorie, la méthode la plus simple pour réaliser une conversion N/A est de convertir une succession de grandeurs numériques en un train d’impulsions. La Figure 2-12 (a) illustre ce procédé, (b) étant sa densité spectrale d’amplitude. Le signal original peut donc être parfaitement reconstitué en passant le train d’impulsions au travers d’un filtre passe-bas ayant une fréquence de coupure égale à la moitié de la fréquence d’échantillonnage. En d’autres mots, le signal analogique original et le train d’impulsion ont une densité spectrale d’amplitude identique pour des fréquences inférieures à la fréquence de Nyquist (moitié de la fréquence d’échantillonnage).En pratique les choses sont un peu plus compliquées. La sortie d’un convertisseur N/A maintien la dernière grandeur convertie. Un tel comportement peut être décrit à l’aide d’une fonction de maintien d’ordre zéro (interpolation). 2.4.2 L’élément de maintien Dans le domaine temporel, l’élément de maintien d’ordre zéro s’exprime par la relation m(t) = rect t− TS 2 2.18 TS La sortie du convertisseur N/A peut donc être décrite par le produit de convolution du signal échantillonné xk (t) par m(t) xm (t) = xk (t) ∗ rect t− TS 2 2.19 TS Par conséquent dans le domaine fréquentiel, la transformée de Fourier du signal échantillonné avec élément de maintien devient un produit Xm (f ) = Xk (f )M (f ) 2.20 La transformée de Fourier de l’élément de maintien vaut F {m(t)} = M (f ) = TRS 0 e−j2 πft dt = 1 · ej πfTS −e−j πfTS ·e−j πfTS 2j πf 2.21 sin(πfTS ) −j πfTS = ·e = TS ·sinc(fTS ) · e−j πfTS πf Page 18 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Domaine temporel Domaine fréquentiel (a) Signal échantillonné original (b) Spectre d’amplitude du signal échantillonné (c) Signal échantillonné avec ZOH (d) Spectre d’amplitude avec ZOH (e) Filtre idéal de reconstitution (f ) Signal reconstitué (g) Spectre d’amplitude du signal reconstitué Figure 2-13 : Reconstitution d’un signal analogique La Figure 2-13 montre, à partir d’un signal échantillonné ((a) et (b)) l’effet de l’introduction d’un élément de maintien ((c) et (d)). On voit que l’élément de maintien modifie la densité spectrale du signal échantillonné et par conséquent, si l’on désire une reconstitution parfaite, il faut réaliser un filtre passe-bas (e) dont la caractéristique prend en compte l’effet de l’élément de maintien. La reconstitution du signal devient donc possible ((f) et (g)). En pratique, dans la majorité des cas, on se contente d’un filtre passe-bas sans cette correction. HEIG-VD / iAi / Maurizio TOGNOLINI Page 19 sur 178 Cours SEL2 - r1.5 - 15.09.2014 2.5 2.5.1 performances des convertisseurs A/N et N/A Résolution ou pas de quantification La résolution est la plus petite variation de la grandeur d’entrée que le convertisseur peut convertir. Elle correspond donc à 1 LSB et est fixée par le nombre de bits du convertisseur. Pour N bits, l’échelle des grandeurs analogiques est divisée en 2N niveaux ou 2N -1 parties égale. La dynamique d’entrée pour un convertisseur bipolaire va alors de sa valeur minimum de −Uref [V] à un maximum de +Uref − q [V], ces deux niveaux sont convertis avec une erreur de quantification nulle. Vref 2N −1 q= 2.5.2 2.22 Polarités et codage Le codage, défini la relation entre la tension de sortie, exprimée en fonction de la tension pleine échelle (FSR : full scale range). Cette tension pleine étant en principe la tension de référence Vref appliquée au convertisseur. 2.5.2.1 Convertisseur unipolaire Unipolar Binary # "N −1 X dn U0 = Uref · 2N −n n=0 avec dn = U0[max] 0 ou 1 et d0 : LSB, dN −1 : MSB 1 = Uref · 1 − N 2 2.23 2.24 Exemple pour un convertisseur 12 bits avec Uref =10V, q = 2.44 [mV]. 2.5.2.2 U 0[MAX] = 111 111 111 111 → +9,9976V U 0[MIN] = 000 000 000 000 → 0.0000V Convertisseur bipolaire Offset Binary "N −1 X U0 = Uref · ( n=0 dn 2(N −1)−n # )−1 avec dn = U0[max] (positif) = Uref · 1 − 1 0 ou 1 et d0 : LSB, dN −1 : MSB 2(N −1) , U0[min] (négatif) = −Uref 2.25 2.26 Exemple pour un convertisseur 12 bits avec Uref =10V, q = 4.88 [mV]. Page 20 sur 178 U 0[MAX] = 111 111 111 111 → +9,9951V U 0[MILIEU] = 100 000 000 000 → 0.0000V U 0[MIN] = 000 000 000 000 → -10.0000V HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 One’s Complement U0 = Uref "N −1 X n=0 dn 2(N −1)−n # 2(N −1) − 1 − dN −1 avec dn ∈ [0, 1] 2(N −1) 2.27 avec d0 : LSB et dN −1 : MSB. U0[max] (positif) = Uref · 1 − 1 U0[min] (négatif) = −Uref · 1 − , 2(N −1) 1 2.28 2(N −1) Exemple pour un convertisseur 12 bits avec Uref =10V U 0[MAX] = 011 111 111 111 → +9,9951V U 0[MILIEU] = 000 000 000 000 → 0.0000V → -9,9951V 111 111 111 111 U 0[MIN] = 100 000 000 000 Two’s Complement U0 = Uref "N −2 X n=0 # dn 2(N −1)−n − dN −1 avec dn ∈ [0, 1] 2.29 U0[min] (négatif) = −Uref 2.30 avec d0 : LSB et dN −1 : MSB. U0[max] (positif) = Uref · 1 − 1 2(N −1) , Exemple pour un convertisseur 12 bits avec Uref =10V U 0[MAX] = 011 111 111 111 → +9,9951V U 0[MILIEU] = 000 000 000 000 → 0.0000V U 0[MIN] = 100 000 000 000 → -10.0000V 2.5.3 Erreurs et imperfections de conversion Dans la pratique, la caractéristique statique de transfert d’un convertisseur A/N ou N/A est entachée d’erreurs. Les imperfections liées aux éléments constituant le circuit (erreurs d’appariement, non-linéarités, imprécisions, comportement thermique, injection de charges, offset, éléments parasites, etc. . .) ou parfois au principe même de conversion utilisée, engendrent des erreurs que l’on classifie en fonction du type de "déformation" qu’elles provoquent sur la caractéristique de transfert. Globalement, l’erreur associée à la caractéristique d’un convertisseur résulte d’une superposition de ces différents types d’erreurs. En pratique, on exprime ces erreurs en fraction de la pleine échelle (full scale range) [%FSR] ou en fraction du pas de quantification q, qui par abus de langage, devient une fraction de [LSB] HEIG-VD / iAi / Maurizio TOGNOLINI Page 21 sur 178 Cours SEL2 - r1.5 - 15.09.2014 2.5.3.1 Caractéristique de conversion idéale Un convertisseur N/A représente un nombre limité de grandeurs numériques codées par un nombre fini de valeurs analogiques. Un convertisseur A/N représente une grandeur analogique (continue) dans un domaine borné par un nombre fini de valeurs numériques selon un code de conversion à définir. Convertisseur N/A Convertisseur A/N Figure 2-14 : Fonction de conversion idéale Il existe plusieurs erreurs statiques qui affectent la précision de la conversion. Ces erreurs statiques peuvent être complètement décrites par quatre termes. Il s’agit de l’erreur d’Offset de l’erreur de Gain, de la Non Linéarité Intégrale INL et de la Non Linéarité Différentielle DNL Erreur de décalage ou d’offset Pour un convertisseur N/A, l’erreur d’offset se traduit par un décalage vertical de la fonction de conversion (droite de régression linéaire) par rapport au cas idéal. Pour un convertisseur A/N, l’erreur d’offset se traduit par un décalage horizontal de la fonction de conversion par rapport au cas idéal. L’erreur de décalage ou d’offset s’exprime en [%FSR] (fraction de la pleine échelle (Full Scale Range)) ou en [LSB] (fraction du pas de quantification). Cette erreur peut être corrigée par un ajustement au niveau hardware. Page 22 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 2-15 : Erreur de décalage ou d’offset 2.5.3.2 Erreur de gain (Gain Error) L’erreur de gain est définie comme la différence entre le gain nominal et le gain réelle une fois que l’offset à été corrigé. Elle correspond à une erreur systématique du pas de quantification q. Elle s’exprime en [%]. La première transition (de 000...00 à 000...01) doit se faire pour une tension d’entrée de 1/2 pas de quantification Q au-dessus de la saturation négative d’entrée (−2.0479688 V pour une dynamique d’entrée de ±2.048 V avec 16 bit et V ref = 2.048V ). La dernière transition (de 111...10 à 111...11) doit se faire pour une tension d’entrée de 1/2 pas de quantification Q au-dessous de la saturation positive d’entrée (+2.0479531 V pour une dynamique d’entrée de ±2.048 V ). L’erreur de gain est la déviation de la différence entre la valeur effective de tension d’entrée pour la dernière transition et la valeur effective de tension pour la première transition et les mêmes valeur théoriques. Cette erreur peut être corrigée par un ajustement au niveau hardware. Figure 2-16 : Erreur de gain 2.5.3.3 Non-linéarité intégrale (INL :Integral Nonlinearity Error) Explication intuitive Dans le processus de quantification réel, comme celui d’un convertisseur analogique numérique, l’intervalle de la tension analogique pour chaque niveau de quantification est de longueur différente. Ceci provoque un escalier déformé qui peut s’éloigner de plus en plus de l’escalier idéal. L’éloignement de la dernière transition (en tension d’entrée) est la somme (ou l’intégrale) de l’excès ou défaut de longueur de chaque intervalle par rapport au pas de quantification. Définition Cette erreur correspond à la déviation en [LSB] ou en [%FSR] entre la fonction de conversion réelle et une droite à définir. L’erreur de non linéarité intégrale dépend donc directement du choix de la droite. Il existe principalement deux définitions de la droite de référence. — Droite de régression linéaire : Cette droite donne des informations concernant l’offset, le gain et la position de la fonction de conversion une fois celle rapportée à la droite de régression linéaire. — Droite définie par les extrémités de la fonction de conversion : Cette droite passe par les points d’extrémités de la fonction de conversion, c’est-à-dire les points correspondant {0 ;US [000. . .0]} et {111. . ..1 ;US [111. . .1]}. HEIG-VD / iAi / Maurizio TOGNOLINI Page 23 sur 178 Cours SEL2 - r1.5 - 15.09.2014 1 1 Pour un convertisseur A/N, cette droite passe par LSB avant la première transition et LSB 2 2 après la dernière transition. Figure 2-17 : Non linéarité intégrale (INL) La droite de régression linéaire est généralement utilisée car elle produit un meilleur résultat. L’erreur ε[INL] est calculée à l’aide des relations suivantes : Pour les convertisseurs N/A : [IN L] = U[relle] − Gain[dr_reg] · D] + Of f set[dr_reg] [LSB] Uref 2N [IN L] = 100 2.31 U[relle] − Gain[dr_reg] · D] + Of f set[dr_reg] Uref [%F SR] avec U[réelle] : tension effective de sortie du convertisseur N/A pour une valeur numérique d’entrée D# . Gain[dr_reg] : Pente de la droite de régression en [V/LSB]. Offset[dr_reg] : Ordonnée à l’origine de la droite de régression en [V]. D# : Valeur numérique (nombre entier) d’entrée du convertisseur N/A. Uref : Tension de référence appliquée au convertisseur N/A en [V]. N : Résolution en bits du convertisseur. Pour les convertisseurs A/N : [IN L] = ] ] ] ] sign D[dr_reg] − D[relle] 2D[dr_reg] − (D[dr_reg] + D[relle] ) [IN L] = 100 Page 24 sur 178 2 1 2N [LSB] 2.32 ] ] ] ] sign D[dr_reg] −D[relle] 2D[dr_reg] −(D[dr_reg] +D[relle] ) 2 [%F SR] HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 avec D# [réelle] : D[dr_reg] D # : [dr_reg] N Valeur numérique (nombre entier en [LSB]) de sortie du convertisseur N/A pour une tension d’entrée U[réelle] et une référence Uref données. Valeur numérique d’entrée (nombre réel en [LSB]) définie à l’aide de la droite de régression. : Valeur numérique (nombre entier en [LSB]) calculée à partir de la droite de régression D[dr_reg] =f(U[réelle] ) par une fonction "arrondi". : Résolution en bits du convertisseur. Figure 2-18 : Définition 2.5.3.4 Non-linéarité différentielle (DNL : Differential Nonlinearity Error) Cette erreur est la différence entre l’incrément réelle de la grandeur analogique et l’incrément de la droite de régression correspondant à 1LSB de la grandeur numérique entière D# (si la hauteur ou la largeur entre deux pas consécutifs est exactement de 1LSB, l’erreur de Non linéarité différentielle est nulle). Pour un convertisseur ADC idéal, les transition du code de sortie se font par pas de quantification de la tension d’entrée. La non linéarité différentielle c’est la déviation maximale du pas de quantification réel par rapport à la valeur idéale par rapport au pas de quantification. Si l’erreur DNL excède 1LSB il est possible de la fonction de conversion devienne non monotone, réduisant du même coup la résolution du convertisseur (code manquant). Cette erreur s’exprime en [%FS] ou en [LSB]. HEIG-VD / iAi / Maurizio TOGNOLINI Page 25 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Convertisseur N/A Convertisseur A/N Figure 2-19 : Non linéarité différentielle (DNL) L’erreur ε[DNL] est calculée à l’aide des relations suivantes : Pour les convertisseurs N/A ε[DNL] = U [D + 1] − U [D] −1 Gain[drreg ] [LSB] 2.33 ε[DNL] = 100 · 1 2N U [D + 1] − U [D] −1 Gain[drreg ] [%FSR] avec U[D+n] : tension effective de sortie du convertisseur N/A pour une valeur numérique d’entrée D+n Uref : Tension de référence appliquée au convertisseur N/A en [V] Gain[dr_reg] : Pente de la droite de régression en [V/LSB]. N : Résolution en bits du convertisseur Pour les convertisseurs A/N ε[DNL] = Umin [D + 1] − Umin [D] −1 Gain[dreg ] [LSB] 2.34 ε[DNL] = 100 · 1 2N Umin [D + 1] − Umin [D] −1 Gain[dreg ] [%FSR] Umin [D+n] : tension minimum de sortie du convertisseur N/A pour une valeur numérique de sortie D+n Uref : Tension de référence appliquée au convertisseur N/A en [V] Gain[dr_reg] : Pente de la droite de régression en [V/LSB]. N : Résolution en bits du convertisseur Page 26 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 2.6 Interpretation de la feuille technique d’un convertisseur A/D Il est montré en exemple ici à la suite une feuille technique d’un convertisseur A/D industriel, relativement récent et performant. Il s’agit d’un convertisseur de Analog Devices Inc. et exactement le AD7621 , permettant une fréquence d’échantillonnage maximale de 3 [MHz] et d’une résolution de 16 bit. Figure 2-20 : Schéma bloc du AD 7621 Dans les tableaux suivants sont reportés les caractéristiques électriques du convertisseur A/D : ANALOG INPUT Dans la première table de paramètres on retrouve une section concernant l’entrée analogique , et notamment la plage dynamique (Voltage Range) qui est bien entre −VREF et +VREF . Comme il s’agit d’une entrée différentielle les deux bornes VIN + et VIN − peuvent avoir une tension allant de -0.1 [V] à AVDD. La réjection de la perturbation en mode commun CMRR c’est le rapport en dB entre une perturbation commune sur les deux bornes d’entrée et la perturbation différentielle qui en résulte. THROUGHPUT SPEED Cette section du tableau donne des informations concernant la vitesse de conversion. On remarque ici que il existe 3 modes de fonctionnement permettant des vitesses de conversion différentes. A plus une fréquence de 3 méga-échantillons à la seconde est possible (mais uniquement dans le mode Warp). A noter que il y a une fréquence minimum de conversion en mode warp qui est de 1 kSample/s. Cette section doit être complété par les informations de timing contenues dans la feuille technique et de la logique de commande à fin de connaître exactement la fréquence maximale de conversion. DC ACCURACY Cette section traite des caractéristiques statiques di convertisseur A/D, notamment lorsque on applique à son entrée une tension continue et on fait une conversion. On y retrouve la INL qui va ici entre -2 et +2 LSB, le fabricant assure que aucun code est manquant. On retrouve la DNL qui est spécifié entre -1 et +2 LSB. Ensuite des informations concernant l’offset d’entré (Zero Error) ainsi que sa variation en fonction de la température (Zero Error Température Drift). L’erreur de gain Gain Error est donnée ici par rapport à la valeur pleine échelle de la dynamique d’entré (% of FSR, full scale range). Cette erreur est aussi dépendante de la température. Pour finire la variation de la valeur convertie à la suite de la variation de la tension d’alimentation AVDD de 5 %. HEIG-VD / iAi / Maurizio TOGNOLINI Page 27 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Erreur INL Erreur DNL Figure 2-21 : Non linéarité intégrale et différentielle du AD7621 AC ACCURACY Dans cette section du tableau on traite la précision du point de vue dynamique où pour signal d’entrée un sinus est utilisé à la fréquence fIN ayant une amplitude de 0.5 dB inférieure à la plage totale d’entrée. Dynamic Range le rapport entre la plus grande et la plus petite amplitude d’entrée en dB. Ici on a une valeur de 90.5 dB typiques alors que du point de vue statique le rapport entre la plus grande valeur et la plus petite valeur convertie est de 6 * 16 = 96 dB. Le paramètre Signal-to-Noise (SNR) donne le rapport signal sur bruit entre la valeur RMS du signal et la valeur RMS de toutes les autres composantes spéctrales jusque FS /2 hors mis les harmoniques de fIN et la valeur DC, donc c’est ce que l’on a appelé auparavant SNRQ. Total Harmonic Distortion (THD) indique le rapport de la somme des valeurs RMS des premières 5 harmoniques et la valeur RMS de la composants fondamentale avec une amplitude à pleine échelle. Signal-to-(Noise + Distortion) Ratio (SINAD) indique comme Signal-to-Noise le rapport entre la valeur RMS du signal d’entrée et le bruit de quantification avec les harmoniques mais sans la valeur DC. Spurious-Free Dynamic Range (SFDR) indique la différence en dB, entre la valeur RMS de l’amplitude du signal d’entrée et la valeur RMS de la perturbation la plus forte en sortie. -3 dB input Bandwidth indique la bande passante le l’étage d’entré analogique. Effective Number of Bits (ENOB) : C’est la mesure de la résolution dynamique ou nombre de bit effectifs du convertisseur A/D. Il est lié à la valeur de SINAD par la rélation : EN OB = [(SIN ADdB − 1.76)/6.02] 2.35 Anoter que c’et une valeur qui est pessimiste car elle tient compte du bruit de quantifications ainsi que des non linéaritées. Dans notre cas si on regarde le graphique de ENOB ci dessous on voit que pour ce convertisseur à 16 bit on obtient pour fIN = 100kHz, 14.6 bit ! Spectre d’amplitude du signal numérisé Allure du SNR, SINAD et ENOB en fonction de la fréquence fIN Figure 2-22 : Paramètre dynamiques en fonction de la fréquence du signal d’entrée. Page 28 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 SAMPLING DYNAMICS Aperture Delay est la mesure de la performance d’acquisition mesuré entre le flanc de descente du signal CONVST qui démarre la mémorisation du signal analogique (sample) et le blocage de la valeur prête à être convertie (hold) ( Voir chapitre sur Sample & Hold dans ce cours). Ici 1 ns est nécessaire entre le moment où on démarre l’acquisition et le début du cycle de conversion numérique proprement dit. Aperture Jitter, c’est la gigue introduite par l’échantillonneur lui même, c’es l’écart type statistique de la gigue en pico secondes (10−12 s). Transient Response indique le temps de réponse entre un échelon d’amplitude pleine échelle et la valeur finale convertie. INTERNAL REFERENCE Cette section concerne la référence de tension interne au convertisseur A/D, qui doit être très précise et surtout très stable pour garantir une répétabilité et une précision élevée du convertisseur. TRANSFER FUNCTIONS Ce convertisseur permet deux codages de sortie possibles sélectionnables avec l’entrée digitale OB/2C : OB permet de sélectionner le mode Unipolar Binary et le mode 2C la sortie en complément à 2 comme indiqué dans la figure suivante. La valeur du LSB avec V REF = 2.048 V est 2 ∗V REF/65536, ce qui vaut 62.5 µ V. Figure 2-23 : Caractéristique statique de transfert du AD 7621 HEIG-VD / iAi / Maurizio TOGNOLINI Page 29 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 2-24 : Caractéristiques électriques du AD 7621. Page 30 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 2-25 : Caractéristiques électriques du AD 7621. HEIG-VD / iAi / Maurizio TOGNOLINI Page 31 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Page 32 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 3 Aspects technologiques des chaines de conditionnement du signal 3.1 3.1.1 Description générale d’une chaine d’acquisition Inventaire des topologies possibles Il existe un grand nombre de topologies possibles pour une chaine d’acquisition du signal. La Figure 3-1 donne un aperçu d’une chane d’acquisition avec les contraintes principales. Figure 3-1 : Topologie générale d’une chaine d’acquisition Alimentation L’alimentation des composants électroniques peut être bipolaire (dual supply), en général symétrique ou uni-polaire (single supply). Le type d’alimentation a une incidence directe sur la technologie et par conséquent sur le choix des composants. Pour des systèmes embarqués, la source d’alimentation est une batterie. Bien qu’il soit possible de construire deux tensions d’alimentations symétriques en utilisant des convertisseurs DC/DC découpage, il est en général préférable de travailler avec une seule tension. En effet les convertisseurs DC/DC découpage sont des sources de bruit et par conséquent ils limitent la résolution de la mesure. La plage de tension tant, dans ce cas, limite, il est indispensable de permettre aux signaux d’entrée et de sortie des amplificateurs opérationnels d’atteindre des niveaux de tension le plus proche possible de la tension d’alimentation. Cette exigence ne peut être satisfaite qu’en utilisant des amplificateurs portant la mention Single supply et Rail to Rail . entrée de la chaine d’acquisition L’entrée d’une chaine d’acquisition peut être en mode commun ou en mode différentiel. Le signal peut être uni-polaire ou bipolaire. Les entrées doivent être protégés contre les surtensions. Un point important est la plage de variation du signal d’entrée. Filtre anti-repliement Comme le veut la théorie, il est indispensable de s’assurer que le signal d’entrée, conjugué avec la fréquence d’échantillonnage d’acquisition du signal, ne provoque pas du repliement spectral. En pratique ce point peut être réglé par un filtre dont la fréquence de coupure doit être telle que le repliement HEIG-VD / SEL2/ M.Tognolini Page 33 sur 178 Cours SEL2 - r1.5 - 15.09.2014 spectral soit inférieur à la résolution de la mesure. Le filtre utilisé doit être analogique. Dans la majorité des applications la forme du signal est importante et doit être conservée. Dans ce cas l’utilisation d’un filtre de Bessel s’avère indispensable. Décalage de la plage de tension de mesure La plage de mesure n’est pas forcement compatible avec la plage de conversion du convertisseur A/N. Il faut donc adapter le signal de manière à ce qu’il soit toujours compris dans la plage de conversion. De plus l’amplificateur doit être adapté aux variations brusques de charges capacitives, variations dues à l’élément de maintien et l’éventuel multiplexeur permettant de convertir plusieurs canaux analogiques avec un seul convertisseur. 3.1.1.1 Relation entre la plage de mesure et la plage de conversion. La relation liant la tension d’entrée (simple ou différentielle) à la tension à l’entrée du convertisseur A/N correspond une droite affine. Les signaux subissent donc une amplification et un décalage. Figure 3-2 : Plage de tension de la chane d’acquisition 3.1.2 Contraintes sur les amplificateurs opérationnels. Alimentation de la chaine de conditionnement La plage de tension admissible pour l’entrée de la chaine de conditionnement du signal va conditionner les tensions d’alimentation des composants électroniques. En principe les tensions d’alimentation sont bipolaires (VDD , VEE ) et symétriques (VDD = – VEE ). Pour des systèmes embarqués de faible consommation, seule la tension de batterie est disponible. Dans ce cas, pour éviter d’ajouter le bruit de commutation des convertisseurs DC/DC, l’électronique est alimentée avec une seule tension (single supply). En général cette tension est assez faible (inférieure 5V) et par conséquent, pour avoir une plage de travail maximum, les signaux doivent pouvoir s’approcher le plus possible des valeurs extrêmes de la tension d’alimentation ]0V . . . VDD [. Il faut donc utiliser des composants offrant une plage de travail aussi proche que possible de leur tension d’alimentation (rail to rail). Contraintes technologiques sur les amplificateurs opérationnels Les amplificateurs opérationnels classiques présentent des limitations sur le mode commun des entrées (+) et (-) ainsi que sur la tension de sortie (swing voltage). Lorsque la ou les tensions d’alimentation sont faibles, il n’est plus possible de travailler avec ce type d’amplificateur. Il a donc fallu modifier la technologie, c'est-à-dire l’étage différentiel d’entrée et l’étage de sortie. Plage des tensions d’entrée jusqu’à la tension VEE Pour un étage différentiel d’entrée de type PMOS, PNP ou J_FET canal N, il est possible de travailler avec un mode commun sur les entrées qui atteint la tension d’alimentation inférieure. Par contre, pour des valeurs supérieures du mode commun, l’excursion de tension est limite par la tension VGS , VBE respectivement la tension de pincement VP des Page 34 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 semi-conducteurs. A cette limitation, il faut ajouter la tension minimum de fonctionnement des sources de courant et pour le J_FET canal N la chute de tension dans les résistances de sortie de l’étage différentiel. La Figure 3-3 illustre ce comportement pour des étages différentiels réalisés avec des transistors PMOS et des transistors bipolaires Figure 3-3 : Mode commun compris entre VEE et VEE +VCM La Figure 3-4 montre le cas d’un étage différentiel réalisé avec des transistors JFET canal N. Figure 3-4 : Mode commun compris entre VEE et VEE +VCM Plage des tensions d’entrée jusqu’ la tension VDD L’utilisation des transistors NMOS, NPN ou JFET canal P permet de s’approcher de la tension d’alimentation supérieure avec la tension de mode commun des entrées (+) et (-) de l’amplificateur. Par contre le problème cette fois se situe pour la tension d’alimentation inférieure. Figure 3-5 : Mode commun compris entre VEE et VEE +VCM La Figure 3-6 montre le cas d’un étage différentiel ralis avec des transistors JFET canal N. HEIG-VD / iAi / Maurizio TOGNOLINI Page 35 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-6 : Mode commun compris entre VEE et VEE +VCM Plage des tensions d’entrée de VDD et VEE En groupant (mise en parallèle) les étages différentiels précédents, il est possible d’obtenir une plage de mode commun équivalente la plage de tension d’alimentation. La Figure 3-7 illustre le cas d’un étage différentiel réalisé avec des transistors MOS. Figure 3-7 : Mode commun compris entre VEE et VDD Transconductance de l’étage différentiel l’étage différentiel d’un amplificateur. Page 36 sur 178 La Figure 3-8 montre l’allure de la transconductance de HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 3-8 : Transconductance gm de l’étage différentiel Pour une entrée dont la plage s’étend sur l’ensemble des alimentations, la transconductance varie pour les deux extrémités. Cette variation s’accompagne donc d’une distorsion du signal. Par design, il est possible de fixer la partie mode commun de manière avoir une transconductance la plus constante possible dans toute la plage de fonctionnement. De plus la contre réaction réalisée sur les amplificateurs opérationnels apportent une linéarisation de la caractéristique d’amplification. 3.1.2.1 Caractéristiques de l’étage de sortie des amplificateurs L’étage de sortie d’un amplificateur opérationnel classique est réalisé selon la topologie illustrée à la Figure 3-9 HEIG-VD / iAi / Maurizio TOGNOLINI Page 37 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-9 : Etage de sortie d’un amplificateur opérationnel classique On voit que la tension de sortie V0 ne peut pas atteindre les tensions d’alimentation. En effet dans le cas de transistor NMOS, la tension VGS limite la tension de sortie et pour des transistors bipolaires c’est la tension VBE . Par contre en utilisant des transistors complémentaires (PMOS, NMOS ou PNP, NPN), la tension minimale aux bornes des transistors est de quelques dizaines de millivolt pour les transistors MOS quelques centaines de millivolt pour des transistors bipolaires. Figure 3-10 : Etage de sortie d’un amplificateur opérationnel rail to rail La Figure 3-11 donne le schéma simplifié d’un amplificateur rail to rail d’Analog Devices (AD8517) Un extrait des caractéristiques donne les valeurs minimums admissibles pour la tension sur les entrées (+) et (-). La tension de sortie est également donnée, ceci en fonction du courant de charge et de la température. Page 38 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 3-11 : Schma simplifi d’un amplificateur opérationnel rail to rail Sur le schéma de principe de la Figure 3-11 on voit que les entrées du circuit sont protégées contre les décharges électrostatiques par quatre diodes (D1, D2, D3, D4). En sortie ce sont les diodes D6 et D9 qui jouent le rôle de protection. HEIG-VD / iAi / Maurizio TOGNOLINI Page 39 sur 178 Cours SEL2 - r1.5 - 15.09.2014 3.2 3.2.1 Montages classiques amplificateurs opérationnels Caractéristiques des amplificateurs opérationnels Ce paragraphe est une description des caractéristiques principales des amplificateurs pour une utilisation dans le domaine des chaînes de conditionnement des signaux. Plage des tensions sur les entrées La plage des tensions sur les entrées d’entrée est un paramètre important. Deux configurations de base peuvent être utilises, soit les configurations inverseur et noninverseur. Dans la configuration inverseur, les entrées (+) et (-) de l’amplificateur opérationnel sont constantes. L’entrée (+) est un potentiel constant (par exemple la masse : GND) et l’entrée(-) se trouve, en première approximation, au même potentiel (masse virtuelle). Une variation de la tension d’entrée Vin n’a pratiquement aucun effet sur les potentiel des entrées (+) et (-). Le mode commun est donc considèré comme constant. Pour des alimentations symétriques (VDD = -VEE ), le mode commun se trouve donc 0V. Pour une configuration non-inverseur, en gardant l’hypothèse que les tensions sur les entrées(+) et (-) sont gales, la tension de mode commun va dépendre de la tension et des impédances Z1 et Z2 . En effet, on peut écrire : VCM = V (+) = V (−) = Vin 3.1 La plage maximale de tension de mode commun (VCM swing) pour une utilisation normale de l’amplificateur oprationnel dpend directement de la tension de saturation de l’amplificateur. ∆V CM = Z1 Z1 V0MAX − V0 Z1 + Z2 Z1 + Z2 MIN 3.2 Pour une configuration suiveur (Z1 =∞ et Z2 =0) la tension de mode commun variera entre la tension de sortie maximum V0MAX et la tension de sortie minimum V0MIN . Pour un montage inverseur, la tension de mode commun est constante et dépend uniquement du potentiel de la borne (+) de l’amplificateur. inverseur non inverseur Figure 3-12 : Montage de base des amplificateurs oprationnels 3.2.2 Amplification et décalage de tension Lors de l’utilisation d’une seule tension d’alimentation (single supply), une composante continue doit être ajoute au signal. La valeur de cette composante continue dépend de la plage de variation du signal utile. La référence de tension ne sera plus la masse analogique mais la valeur de la composante continue ajoute. La Figure 3-13 illustre diverses topologies prenant en compte un décalage du signal par une tension de référence. Page 40 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 V0 = 1+ V0 = − V0 = − V0 = − R2 R1 Vin − R2 VREF R1 R2 R2 Vin − VREF R1 R3 R2 R1 + R2 R4 Vin + VREF R1 R1 R3 + R4 R4 R1 + R2 R3 R1 + R2 Vin + VREF R1 R3 + R4 R1 R3 + R4 Figure 3-13 : décalage de tension 3.2.3 Amplificateur d’instrumentation Les amplificateurs d’instrumentation présentent une entrée différentielle de forte impédance. Ils sont formés de trois amplificateurs. La plage de tension de mode commun sur les entrées doit être inférieure aux tensions d’alimentation [VEE . . . VDD ]. Il est possible de travailler avec une seule tension d’alimentation HEIG-VD / iAi / Maurizio TOGNOLINI Page 41 sur 178 Cours SEL2 - r1.5 - 15.09.2014 pour autant que le mode commun d’entrée soit dans la plage admissible. La fonction de transfert idéale de ce montage est la suivante : V0 = 2R 1+ RG 3.3 (Vin (+) − Vin (−)) + VREF On voit qu’il est possible de décaler la sortie de VREF , ce qui peut être intéressant pour s’aligner sur la plage de conversion d’un convertisseur A/N. Ces amplificateurs présentent une grande précision, un faible offset, une faible drive de l’offset en fonction de la température ainsi qu’une grande réjection du mode commun. Ces caractéristiques sont principalement dues l’ajustement des résistances au laser lors de la fabrication du composant. Figure 3-14 : Amplificateur d’instrumentation 3.3 Amplificateur différentiel en entrée et balancé en sortie 3.3.1 Généralités Pour des applications très exigeantes, c'est–dire pour des chaines de conversion analogique – numérique de 16 bits et plus (application audio par exemple), il est avantageux de travailler en mode différentielle depuis l’entrée de la chaine de conditionnement jusqu’à l’entrée du convertisseur A/N, qui, lui-même doit posséder une entrée différentielle. Des amplificateurs sont prévus pour ce type d’application. Ils présentent un faible bruit et un faible taux de distorsion harmonique. Figure 3-15 : Amplificateur différentiel balancé en entré et en sortie, montage ampli diff.(Analog Devices) Une entrée supplémentaire permet de fixer (contrôler) le mode commun de la sortie afin de rendre les tensions de chaque sortie VOP (+) et VON (-) compatibles avec la plage de conversion du convertisseur A/N. Page 42 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 3.3.2 Schéma fonctionnel interne En observant la Figure 3.3.2, on peut écrire pour la somme des courants au nœud (-) de l’amplificateur opérationnel de droite : V0 (+) − V0CM V0 (−) − V0CM + =0 R R 3.4 par consquent V0CM = V0 (+) + V0 (−) 2 3.5 V0CM représente donc bien la valeur du mode commun de la sortie balance. Figure 3-16 : Amplificateur à entrée différentielle et sortie balance 3.3.3 Analyse Ce paragraphe est dédié à l’analyse des topologies les plus courantes des amplificateurs différentiels à sortie balancée. Figure 3-17 : Etage de sortie Le potentiel de l’entrée (-) de l’amplificateur est donné par la relation suivante v(−) = R2 R1 Vin (−) + V0 (+) R1 + R2 R1 + R2 HEIG-VD / iAi / Maurizio TOGNOLINI 3.6 Page 43 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Par un calcul similaire on obtient le potentiel de la borne (+) v(+) = R4 R3 Vin (+) + V0 (−) R3 + R4 R3 + R4 3.7 Dans le cas d’un amplificateur idéal, la condition suivante est valable v(+) = v(−) 3.8 Pour simplifier l’analyse, il est judicieux de remplacer certains termes par une variable unique. β1 = β2 = R3 R3 +R4 R1 R1 +R2 3.9 La relation 3.6 devient v(−) = (1 − β2 ) Vin (−) + β2 V0 (+) 3.10 idem pour la relation 3.7 v(+) = (1 − β1 ) Vin (+) + β1 V0 (−) 3.11 A partir des relations précédentes, il est possible de représenter cet amplificateur sous la forme illustre la Figure 3-17. Figure 3-18 : Etage de sortie Sachant que l’amplificateur est idéal, les relations 3.8, 3.10 et 3.11 permettent d’écrire : β2 V0 (+) − β1 V0 (−) = (1 − β1 ) Vin (+) − (1 − β2 ) Vin (−) 3.12 Puis l’aide de la relation 3.5 V0 (+) = Page 44 sur 178 1 β1 ((1 − β1 ) Vin (+) − (1 − β2 ) Vin (−)) + 2 V0CM β1 + β2 β1 + β2 3.13 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 et V0 (−) = −1 β2 ((1 − β1 ) Vin (+) − (1 − β2 ) Vin (−)) + 2 V0CM β1 + β2 β1 + β2 3.14 La tension balance de sortie vaut donc V0 (+) − V0 (−) = 2 β1 − β2 ((1 − β1 ) Vin (+) − (1 − β2 ) Vin (−)) + 2 V0CM β1 + β2 β1 + β2 3.15 En posant R1 =R3 et R2 =R4 , on a β 1 = β 2 = β V0 (+) − V0 (−) = 3.3.4 1−β (Vin (+) − Vin (−)) β 3.16 Montages avec entré en mode commun. En entrée mode commun, une des entrées est mise la masse. Les exemples qui suivent montrent le cas ou vin (-)=0. Figure 3-19 : entrée mode commun (Vin (-)=0) Dans le cas du circuit de la Figure 3-18. Les tensions de sortie valent V0 (+) = V0 (−) = 1−β1 β1 β1 +β2 Vin (+) + 2 β1 +β2 V0CM 1 2 − β1−β Vin (+) + 2 β1β+β V0CM 1 +β2 2 3.17 et par consquent : V0 (+) − V0 (−) = 2 1 − β1 β1 − β2 Vin (+) + 2 V0CM β1 + β2 β1 + β2 3.18 En annulant la résistance R3 et en supprimant la résistance R4 , on obtient le montage de la Figure 3-19 HEIG-VD / iAi / Maurizio TOGNOLINI Page 45 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-20 : entrée mode commun (Vin (-)=0) avec β 1 =0 Dans ce cas β 1 =0. Les tensions de sortie valent 1 β2 Vin (+) − β12 Vin (+) + V0 (+) = V0 (−) = 3.19 2V0CM et par consquent : V0 (+) − V0 (−) = 2 β2 Vin (+) 3.20 − 2V0CM En annulant la R1 et en supprimant la rsistance R2 , on obtient le montage de la Figure 3-20 Figure 3-21 : entrée mode commun (Vin (-)=0) avec β 2 =0 Dans ce cas β 2 =0. Les tensions de sortie valent V0 (+) = V0 (−) 1−β1 β1 Vin (+) + 2V0CM 1 = − 1−β β1 Vin (+) 3.21 et par consquent : V0 (+) − V0 (−) = 2 1 − β1 Vin (+) + 2V0CM β1 3.22 En supprimant la résistance R1 et en annulant la résistance R2 , on obtient le montage de la Figure 3-21 Figure 3-22 : entrée mode commun (Vin (-)=0) avec β 2 =1 Page 46 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Dans le cas du circuit de la Figure 3-21, les tensions de sortie valent V0 (+) = V0 (−) = 1−β1 β1 1+β1 Vin (+) + 2 1+β1 V0CM 1 1 − 1−β 1+β1 Vin (+) + 2 1+β1 V0CM 3.23 par conséquent : V0 (+) − V0 (−) = 2 1 − β1 1 − β1 Vin (+) − 2 V0CM 1 + β1 1 + β1 3.24 En supprimant les résistances R1 , R4 et en annulant les résistances R2 et R3 , on obtient le montage de la Figure 3-18 Figure 3-23 : entrée mode commun (Vin (-)=0) avec β 1 =0 et β 2 =1 Dans ce cas β 1 =0 et β 2 =1. Les tensions de sortie valent V0 (+) = Vin (+) V0 (−) = −Vin (+) + 2V0CM 3.25 et par conséquent : V0 (+) − V0 (−) = 2Vin (+) − 2V0CM 3.3.5 3.26 Application et dimensionnement pratique (tiré de AN-1026 de Analog Devices Inc.) Ce type d’amplificateur est souvent utilisé pour piloter l’entré de convertisseurs AD à haute vitesse pour les quels l’impédance d’entrée est faible. De plus si entre la source du signal et l’entrée du convertisseur AD la distance dépasse quelques fractions de longueur d’onde électrique (λ = v/f où v est la vitesse de propagation des signaux sur le circuit) des réflections sont possibles, ce qui détériore l’intégrité du signal. Une bonne performance est généralement atteinte si l’impédance de terminaison des lignes est égale à l’impédance caractéristique de la ligne. L’amplificateur de pilotage (driver) est généralement placé près du convertisseur AD, ainsi l’impédance entre le driver et le conv. AD n’a pas besoin d’être contrôlée. Par contre la liaison avant le driver est souvent longue et une ligne de transmission est utilisée pour transmettre les signaux analogiques, celle ci est terminé avec l’impédance entre les deux entrées du driver. Celle ci RIN,dm est égale à 2RG car les entrées + et − du driver sont au même potentiel. HEIG-VD / iAi / Maurizio TOGNOLINI Page 47 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-24 : Impédance d’entrée du montage différentiel.(Analog Devices) Pour des raison de dimensionnement cette impédance ne correspond pas à l’impédance caractéristique de la ligne , pour adapter on ajoute alors une résistance en parallèle aux entrées du driver. L’impédance du driver doit donc être plus élevée que celle de terminaison pour que l’adaptation par une résistance parallèle soit possible. Dans la figure suivante il est facile de voir que l’impédance différentielle RIN,dm = 400Ω et si l’impédance caractéristique de la ligne est de ZC = 100Ω on doit avoir une résistance de terminaison RT égale à : RT = 1 1 = = 133Ω 1 1 1 1 − − Zc RIN,dm 100 400 3.27 Figure 3-25 : Adaptation d’impédance pour une ligne avec ZC = 100Ω (Analog Devices) 3.3.5.1 Terminaison d’une entrée référencée à GND (Single ended) avec source idéale Dans la figure suivante on peut voir le cas d’utilisation d’un driver à sortie balancée et qui a comme entrée une ligne de transmission référencée à GND comme un câble coaxial par exemple. Figure 3-26 : Adaptation d’impédance avec entrée Single-ended (Analog Devices) Dés lors la tension d’entrée différentielle VIN,dm = VIN . Par le fait que les résistances RF et RG sont équivalentes, le gain est unitaire, et la sortie différentielle VOU T,dm = VOP − VON est égale à la tension d’entrée différentielle qui vaut dans notre cas VIN,dm = VIN = 4Vpp .. Page 48 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 La tension de mode commun de sortie VOU T,cm = VOCM = 2.5V . Sur l’entrée − de l’AO on aura par diviseur résistif on aura V− = VOP /2, sur l’entrée + on aura la même tension, comme montré sur le schéma précédent. Il est facile de voir que VON et VOP varient de ±1V autour de la tension d’offset de 2.5V. De même l’entrée V+ varie de ±0.5V autour de VOCM /2. Si on veut déterminer l’impédance vue par la source VIN celle ci est donnée par : ZIN,se = ∆VIN 2 ∆VIN = = = 666.6Ω ∆V − ∆V 2V − 0.5V ∆iIN IN + RG 500 3.28 La formule générale pour trouver l’impédance d’entrée de cet étage est la suivante ZIN,se = RG RF 1− 2(RG + RF ) 3.29 Il est clair que maintenant pour adapter l’impédence d’entré à la valeur voulue il suffit d’ajouter une résistance entre l’entrée VIN et GND de sorte à faire baisser ZIN,se . Ceci est sans compter sur le fait que la source se trouvant à distance n’a souvent pas une impédence de source ZS = 0 comme on l’a supposé jusque maintenant. Dans le cas réel il faut en tenir compte et cela complique passablement e dimensionnement. 3.3.5.2 Terminaison d’une entrée référencée à GND (Single ended) avec source réelle Pour illustrer la méthode on va prendre un autre exemple d’application : On aimerait dimensionner un amplificateur différentiel ayant un gain de 1 et avec une impédance d’entrée de 50 Ω pour une entrée coaxiale (single ended). Pour des raison de bruit thérmique on prends des valeurs de RG = RF = 200Ω. Le schéma suivant présente une impédance d’entrée ZIN,se = 267Ω selon la relation précédente. Figure 3-27 : Amplificateur différentiel avec G = 1 (Analog Devices) Donc pour obtenir une impédance d’entré de 50Ω il suffit de relier une résistance RT = 61.5Ω entre l’entrée et GND. La source ayant une impédence de sortie de 50 Ω comme l’impédence d’entrée du circuit la tension à l’entré de l’amplificateur vaudra donc 1Vpp et donc la sortie aussi. Tout semble correct ! Figure 3-28 : Amplificateur différentiel avec adaptation de l’impédance d’entrée (Analog Devices) Contrairement à l’apparence ce circuit présente un problème d’équilibre des gains : en effet le résistance RG sur l’entrée + en est par conséquent modifié par la résistance RT et la résistance interne de la source. Ceci modifie sa valeur de 200Ω initiale et donc le gain de la branche positive par rapport à celle négative. Ceci à pour conséquence d’ajouter un offset sur la sortie et de diminuer drastiquement le CMRR du montage. HEIG-VD / iAi / Maurizio TOGNOLINI Page 49 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Pour remédier à ce problème il suffit de rajouter une résistance de compensation sur la RG connecté à l’entrée − de l’AO. Sa valeur doit être le même que la résistance équivalente de de Thevenin de la source comme montré dans la figure ci dessous. RT S = RT H = 50//61.5 = 27.6Ω . Figure 3-29 : Amplificateur différentiel avec compensation de gain et adaptation d’impédance (Analog Devices) Dans ce ca par contre le gain n’est plus exactement de 1, comme on peut le remarquer dans les schéma ci dessus la tension de la source VT H est de 1.1V > 1V et la résistance RG équivalente a été augmenté ce qui a pour effet de diminuer le gain. La tension de sortie différentielle est donc : VOU T,dm = 1.1Vpp 200Ω = 0.97Vpp 227.6Ω 3.30 Pour obtenir un gain de 1 exact il faut modifier la valeur des deux résistances de contéactionRF . RF = (RG + RT S ) DesiredVOU T,dm 1.0Vpp = 227.6 = 206.9Ω VT H 1.1Vpp 3.31 Dans la figure suivante le circuit complet réalisé avec des résistances de 1% de précision. Figure 3-30 : Amplificateur complet avec résistance à 1% de précision (Analog Devices) Avec ces nouvelles valeurs de RF = 205Ω et RG = 228Ω on peut recalculer ZIN,se et on constate que on obtient pas exactement la valeur prévue de 666.6Ω mais légèrement supérieure , en effet ZIN,se = 271Ω dans ce cas. Ce qui as pour conséquence de désadapter très légèrement l’impédance d’entrée. Ce procédé de calcul est itératif et pour des cas avec des gains proches de 1 ou 2 comme celui ci une itération suffit pour assurer une bonne adaptation. Pour des gais plus élevés plusieurs étapes itératives sont nécessaires car la valeur de RT S sera proche de RG . Des calculateurs existent pour ce type de calcul comme ADIsimDiffAmpT M et ADI Diff Amp CalculatorT M chez www.analog.com. Page 50 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 4 Etage d’entrée 4.1 Introduction Dans une chaine de conditionnement du signal, l’étage d’entrée une importance particulière. En effet les signaux externes auxquels l’étage d’entrée est soumis peuvent être en dehors de la plage d’alimentation des composants électroniques actifs et plus particulièrement les amplificateurs opérationnels. Des protections doivent donc être ajoutes de manière à éviter une destruction partielle ou complète de l’électronique lors de surtension sur les entrées. Les éléments de protections ne doivent pas affect les caractéristiques électriques du signal d’entrée, excepté lors de l’apparition d’une surtension. Dans ce cas, on peut admettre que le comportement de la chaîne d’acquisition soit momentanément dégradée mais ce comportement doit être réversible. 4.2 4.2.1 Protection contre les surtensions Introduction Les interfaces électroniques, qu’ils soient logiques ou analogiques demandent des protections contre les surtensions. L’apparition de surtensions peut être due des décharges électrostatiques lors de manipulations ou lors de défauts électriques des éléments d’interfaces, voir des perturbations lies un environnement sévère. Il est important que le designer connaisse et comprenne les mécanismes d’erreurs internes aux composants. Il doit s’assurer des performances des protections internes aux circuits et, si elles sont insuffisantes, les compléter avec des semi-conducteurs externes sans altérer les comportements statique (offset) et dynamique (bande passante) du circuit. 4.2.2 Mode commun des entrées hors des limitations Le mode commun sur les entrées d’un amplificateur opérationnel ne doit en aucun cas sortir de la plage d’alimentation du composant au risque de provoquer un dommage irréversible. En général la plage maximum admissible est comprise entrée VEE -03V et VDD +0.3V ou VEE représente la tension d’alimentation négative et VDD la tension d’alimentation positive. Il peut également exister une zone intermédiaire dans laquelle le composant ne sera pas détruit mais son comportement fortement altéré. En cas de dépassement des tensions d’alimentation sur les entrées, il est impératif de limiter le courant dans ces derniers 5mA environ. Cette valeur n’est qu’une indication, la valeur peut changer d’un type d’amplificateur opérationnel l’autre. La Figure 4-1 illustre la manière la plus générale de protéger un amplificateur opérationnel contre les surtensions sur ses entrées. La base de cette protection consiste l’utilisation de deux diodes Schottky D1 et D2 et une résistance RLIM de limitation de courant. Une sélection approprie de ces composants permet de résoudre de manière satisfaisante les besoin de la plupart des applications. Il faut noter que les amplificateurs opérationnels ont leur propre protection interne sous la forme de diodes dont la tension de conduction VF (forward voltage), pour des courants de 5mA, est de l’ordre de 0.6V. Le mode commun de chaque entrée doit donc être limité de manière ne jamais dépasser ce courant quelque soit le niveau de la tension d’entrée. La limitation de courant, et par conséquent la valeur de la résistance RLIM est directement dépendante de la tension de mode commun maximum admissible sur chacune des entrées. Plus RLIM est lev, plus le bruit qu’elle génère est important. Ce point doit donc être rigoureusement étudié. Le courant inverse des diodes Schottky externe de protection est également un paramètre dont il faut tenir compte. En effet ces HEIG-VD / SEL2/ M.Tognolini Page 51 sur 178 Cours SEL2 - r1.5 - 15.09.2014 courants inverses doivent être de un deux ordres de grandeur plus faibles que les courant de polarisation des entrées de l’amplificateur opérationnel de manière minimiser la tension d’offset apparaissant aux bornes de la résistance RLIM . Pour des entrés bipolaires, les courants de polarisation sont relativement élevés. En ajoutant une résistance RFB dans la contre réaction unitaire, il est possible limiter, voire d’annuler la tension d’offset apparaissant aux bornes de RLIM . La valeur de cette résistance RFB dépend de RLIM et de la valeur des courants de polarisation sur chaque entrée. A courants de polarisation égaux, les résistances RLIM et RFB sont gales. Un condensateur CF en parallèle avec RFB permet de limiter le bruit généré par la résistance RFB . Figure 4-1 : Protection des entrées d’un amplificateur opérationnel contre les surtensions Pour des courants de polarisation inférieurs 10nA (entrée FET), la résistance RFB n’est plus une nécessite absolue. 4.2.3 Courant inverse dans les diodes de protection Comme il a été mentionné au paragraphe précédent, le courant inverse des diodes utilises couramment pour la protection des entrées des amplificateurs opérationnels est un paramètre important de design. La Figure 4-2 la dépendance du courant inverse de quelques diodes en fonction de la tension inverse, ceci pour une température de 25C Figure 4-2 : IR =F(VR ) pour des diodes utilises comme protection Page 52 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 La Figure 4-2 montre que la diode Schottky 1N5711 présente un courant inverse de plusieurs dizaines de nA pour une tension inverse de 10V. Ce type de diode ne pourra donc être utilisé que pour des amplificateurs opérationnels ayant des courants de polarisation de quelques µA sur les entrées. Pour des amplificateurs opérationnels avec entrée FET, il faut impérativement choisir un autre type de diode. La Figure 4-2 montre également qu’il est préférable de travailler avec des tensions inverses aussi faibles que possible. Par exemple pour des diodes ordinaires telles que 1N914 ou encore 1N4148, le courant inverse est de d’environ 200pA pour une tension inverse de 10V alors qu’il est inférieur 1pA pour une tension inverse de 1mV. Il faut toutefois prendre certaines précautions lorsque l’on utilise des diodes 1N914 ou 1N4148 dans ces circuits présentant de hautes impédances. En effet les boîtiers en verre doivent être blindés afin d’éviter les courants photoniques parasites qui s’apparentent des courants inverses dont le niveau peut être important. 4.2.4 Limiteur CMOS de la tension de mode commun 4.2.4.1 Description générale Une alternative beaucoup plus simple pour la protection des entrées d’un amplificateur opérationnel contre les surtensions consiste utiliser un limiteur CMOS de tension. Ce type de composant consiste varier la résistance de passage du canal VD – VS de transistors MOS canal N et canal P. En condition normale, la résistance de passage est de quelques dizaines d’ohms. Lorsque la tension d’entrée VD atteint des valeurs de tension proches des tensions d’alimentation, la résistance du canal augmente drastiquement. Ce type de protection fonctionne parfaitement lorsque les tensions d’alimentation VDD et VEE ne sont pas présentes. Cette caractéristique est intéressante lorsque la séquence d’apparition des tensions d’alimentation n’est pas maitrisée. Les tensions d’entrées extrêmes sont limites par la tension Grille – Source maximum sur les transistors NMOS et PMOS au risque de percer l’oxyde de grille. Cette tension maximum est fixe par design La Figure 4-3 montre le schéma simplifié d’un limiteur de tension. Ce circuit est constitue de 4 transistors MOS, deux NMOS et deux PMOS. Le PMOS supérieur n’est pas directement li au passage du signal (canal), il est utilisé pour connecter la source du PMOS inférieur au substrat. Ceci a pour effet d'abaisser la tension de seuil du PMOS et d'augmenter la plage d’utilisation normale du limiteur. Les sources et les substrats des NMOS sont connectés pour les mêmes raisons. En utilisation normale, la résistance de passage est de l’ordre de 20Ω 80Ω. La consommation du limiteur est très basse, de l’ordre de quelques dizaines de nA, ceci même en cas de limitation. Chaque transistor est isol de son voisin afin d’éviter les phénomènes de latch-up. Figure 4-3 : Structure d’un limiteur de tension Protection contre les surtensions Lorsqu’une surtension apparaît sur l’entrée du limiteur, la tension Gate-Source de l’un ou de plusieurs transistors est inférieur la tension de seuil (VTH : threshold voltage). Le seuil de la limitation est li la tension sur les Gates de chaque transistor. Pour une surtension positive, la limitation de tension est donne par VDD -VTH(N) o VTH(N) est la tension de seuil des transistors NMOS (environ 1.5V). Dans le cas d’une surtension négative la limitation de tension est donne par VEE -VTH(P) o VTH(P) est la tension de seuil des transistors PMOS. Pour ces derniers, la valeur absolue de la tension de seuil est un peu supérieure celle des transistors NMOS (environ -2V). Si la tension d’entrée du limiteur excède les limites de tension alors que la sortie n’est pas charge, la sortie est limite la tension de limitation (VDD -VTH(N) ou VEE -VTH(P) ). Par contre si une charge est connecte sur la sortie, la tension est directement dépendante de la tension d’entrée, de la charge et de la température. Par exemple pour des tensions VDD =15V, VEE =-15V, une résistance de charge de RL =1kΩ sur la sortie, la tension de sortie sera de V0 =12.9V. En effet il faut tenir compte de la chute de tension résistive aux bornes du limiteur. La Figure 4-4 illustre le cas d’un limiteur soumis une surtension positive sur l’entrée et aucune charge sur la sortie. HEIG-VD / iAi / Maurizio TOGNOLINI Page 53 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 4-4 : Limitation pour une tension d’entrée positive Le premier transistor NMOS se trouve en saturation (source de courant), sa tension VGS est égale ou largement supérieure à la tension de seuil VTH(N) en fonction du courant circulant dans le canal. La tension VDS est positive. Les autres transistors sont tous en mode non saturé (zone résistive). Figure 4-5 : Détail sur le premier NMOS lors d’une limitation positive Lors de l’apparition d’une surtension négative d’entrée, le transistor NMOS d’entrée se trouve en mode non saturé (zone résistive). Le transistor PMOS inférieur entrée en saturation (source de courant) car la tension de Drain excède VEE -VTH(P) . Le transistor NMOS de sortie est également en mode non saturé Figure 4-6 : Limitation pour une tension d’entrée négative Le limiteur de tension fonctionne également lorsque les tensions d’alimentation ne sont pas actives (VDD =VDD =0V). Tous les transistors sont ouverts et le courant dans le canal est limité quelques µA. Sur ce point ce type de protection est nettement plus avantageux que les protections l’aide de diodes Schottky. Page 54 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 4-7 : Limitation lorsque les alimentations ne sont pas actives 4.3 4.3.1 Applications des protections en surtension Les suiveurs de tension Moyen classique La Figure 4-8 illustre un moyen simple et souvent utilisé consistant placer des diodes Schottky entre la ligne analogique et les tensions d’alimentation. La résistance R permet de limiter le courant lorsque la tension d’entrée est hors de la plage d’alimentation. Les transitoires de tensions dépendent essentiellement de la puissance admissible que peut dissiper les composants de protection. En continu il faut aussi s’assurer que la consommation sur les lignes d’alimentations soit supérieure au courant provenant de l’entrée. Au vu de ce qui a été mentionné dans les paragraphes précédents, il faut prendre des précautions concernant les courants de fuites de diodes. De plus les diodes on des capacités parasites qui peuvent réduire la bande passante du suiveur pour des applications large bande. Figure 4-8 : Protection classique pour un suiveur de tension Minimisation des courants de fuite Le montage de la Figure 4-9 offre une alternative la protection classique vue au dessus dans le cas ou l’amplificateur opérationnel des entrées très faibles courants de polarisation ainsi qu’un offset très bas. Le montage est un suiveur dans le cas d’une utilisation normale. Les tensions aux bornes des diodes D1A et D1B de protection contre les décharges électrostatiques sont quasi nulles et par conséquent les courants inverses n’affectent pas le signal d’entrée. En cas de surtension impulsionnelle, le courant résultant transite, selon la polarité de la tension, soit par D1A et D2B ou D1B et D2A dans les alimentations VDD , respectivement VEE . Le condensateur C1 permet de limiter les gradients de tension. Ce condensateur sert également compenser les capacités parasites des diodes D1A et D1B . La résistance R1 permet d’éviter une charge capacitive directement sur la sortie de l’amplificateur opérationnel et du même coup supprime les risques d’oscillation. Lors d’une surtension, la tension d’entrée est limite deux tensions de conduction de diode. Les résistances R permettent de limiter les courants dans les entrées des valeurs compatibles avec les exigences du fabricant (en principe inférieur 5mA). Dans le but de limiter les courants de fuites sur l’entrée, il peut être judicieux d’ajouter un anneau de garde dont le potentiel est le plus proche de celui des entrées. HEIG-VD / iAi / Maurizio TOGNOLINI Page 55 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 4-9 : Suiveur de tension avec protection Protection pour des montages transimpédance Le circuit de la Figure 4-10 est un convertisseur courant – tension (I/V). L’amplificateur opérationnel utilise des entrées FET. Les courants de polarisation sont de quelques pA. La source de courant IS est alimente par une tension VS de 100V. On voit immédiatement qu’il y a un risque potentiel d’avoir une surtension sur l’entrée (-) de l’amplificateur opérationnel. Dans un tel cas, le courant de polarisation de l’entrée (-) dépassera sans aucun doute la valeur maximum admissible. Pour éviter ce problème, une résistance de limitation RLIM a t ajoute. De plus deux diodes D1 et D2 antiparallèle permettent de limiter la tension sur l’entrée (-) de l’amplificateur opérationnel. En mode normal (par exemple pour un courant IS =10µA), l’entrée inverseur de l’amplificateur opérationnel se trouve un potentiel très proche de l’entrée non-inverseur. Les diodes D1 et D2 doivent avoir des courants inverses très faibles (du même ordre de grandeur que le courant de polarisation de l’entrée (-)). La chute de tension aux bornes de la résistance RLIM est par conséquent très fiable. La valeur de RLIM est fixe de manière ce que le courant ne dépasse pas 1mA lorsque la tension VS est applique l’entrée du montage (pire condition de faute). Il faut encore noter qu’en principe seule la diode D1 est vraiment nécessaire pour une protection contre les surtensions positives. Le condensateur CF permet de limiter les dépassements de tension sur la sortie lors des phases transitoires (variation brusque de tension sur l’entrée). Ce condensateur doit également avoir un courant de fuite aussi petit que possible. Figure 4-10 : Protection pour un convertisseur I/V Utilisation de limiteur de tension Le montage de la Figure 4-11 montre le cas d’un suiveur de tension avec limitation du courant de sortie. Page 56 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 4-11 : Suiveur avec limitation de la tension d’entrée 4.3.2 Les amplificateurs opérationnels Les amplificateurs d’instrumentation doivent également être protégés sur leur entrée. Les limiteurs de tension sont gaiement un moyen efficace d’effectuer une protection. Figure 4-12 : Amplificateur d’instrumentation avec limiteur de tension Le gain différentiel de ce montage est donné par la relation suivante : G=1+2 R RG 4.1 Par consquent, la relation liant la sortie de l’amplificateur d’instrumentation son entrée différentielle et sa tension de décalage VREF prend la forme suivante HEIG-VD / iAi / Maurizio TOGNOLINI Page 57 sur 178 Cours SEL2 - r1.5 - 15.09.2014 V0 = G (Vin (+) − Vin (−)) + VREF 4.2 En général les amplificateurs d’instrumentation présentent une grande réjection du mode commun (CMRR : commun mode réjection ratio) et un faible bruit. L’utilisation de diodes Schottky et de résistances de limitation va passablement dégrader les performances. L’utilisation de limiteur de tension peut s’avrer un bon choix. Dans la pratique certains de ces amplificateurs d’instrumentation ont une limitation de tension intégrée. 4.3.3 Montage différentiel une seule tension d’alimentation Beaucoup d’tages d’entrées une seule tension d’alimentation ont une topologie similaire celle prsente la Figure 4-13. Les tensions de mode commun Vin (+) et Vin (-) ont des plages de tension allant de 0V VDD . Figure 4-13 : Protection d’une entrée différentielle par diodes Schottky Le gain de ce montage est donné par la relation suivante : G=1+ R2 R2 +2 R1 RG 4.3 Par consquent, la relation liant la sortie de l’amplificateur d’instrumentation son entrée différentielle et sa tension de décalage VREF prend la même forme que celle de l’amplificateur d’instrumentation V0 = G (Vin (+) − Vin (−)) + VREF 4.4 4.4.1 4.4 Protection contre les inversions de phase Introduction Certains groupes d’amplificateurs opérationnels présentent des zones anormales de tension de mode commun dans la plage des tensions d’alimentation. En tant que telles, les protections pour ces dispositifs ne peut pas être garantie en s'assurant simplement que les entrées restent l’intrieur de la plage d’alimentation [VEE . . . VDD ]. Le phénomène le plus souvent rencontré est une inversion de la tension lorsque la saturation Page 58 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 est atteinte. On parle alors d’inversion de phase. Cette inversion de phase peut avoir lieu alors que les entrées sont encore l’intérieur de la plage [VEE . . . VDD ]. Ce défaut arrive plus souvent avec les tensions négatives lorsque qu’une tension de mode commun déterminer a t atteinte. Ce sont surtout les amplificateurs JFET et BiFET qui présentent ce comportement. La Figure 4-14 illustre le cas d’une inversion de phase pour des tensions purgatives sur l’entrée (+) d’un montage suiveur. On peut observer que pour les tensions positives, seule une saturation de la sortie apparaît. On constate aussi que ce phénomène est réversible. Le risque d’une inversion de phase n’a pas lieu lorsque le composant est utilisé l’intérieur d’une chaîne de conditionnement pour autant que tous les composants soient aliments avec les mêmes tensions. C’est donc principalement lorsque ces amplificateurs opérationnels sont utilisés dans l’étage d’entrée qu’il faut prendre des précautions. L’apparition d’une inversion de phase peut avoir des conséquences catastrophiques dans des boucles d’asservissement. 4.4.2 Choix des composants de protection L’inversion de phase n’tant pas toujours décrite dans les spécifications (data sheet), il est d’usage de vérifier ce point par un test spécifique. En effet il suffit de réaliser un montage en suiveur avec une résistance de limitation RLIM comprise dans la plage de 1kΩ 100kΩ. En partant de la valeur la plus faible de RLIM , il suffit d’observer la sortie. En cas d’inversion de phase, le phénomène apparaît pour des tensions d’entrée dont le niveau augmente avec l’accroissement de la résistance de limitation RLIM . Lorsqu’il n’y a plus d’inversion de phase, la tension de sortie est simplement limitée (saturation) une valeur dépendant de la tension de saturation de l’amplificateur lorsque l’entrée sort de la plage de fonctionnement. Figure 4-14 : Inversion de phase lors d’une tension de mode commun trop leve 4.5 4.5.1 entrée mode commun Introduction Dans cette section, l’étage d’entrée est décrit sous la forme d’une structure de base. Bien entendu d’autres montages sont possibles. La protection contre les surtensions sur l’entrée mode commun n’a volontairement pas t représente. Une résistance d’entrée Rin permet de faire une adaptation d’impédance en fonction de la source du signal et de l’impédance caractéristique du câble. Le ou les niveaux des tensions d’alimentation doivent être fixés de manière à ce que, pour une plage normale de la tension d’entrée, la ou les sorties de l’amplificateur opérationnel n’atteignent pas la saturation. 4.5.2 Alimentation bipolaire symétrique (dual supply) Dans le cas d’une alimentation symétrique, la structure de l’étage d’entrée est très simple à réaliser. Le gain est défini par les résistances de contre réaction R1 et R2 . HEIG-VD / iAi / Maurizio TOGNOLINI Page 59 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 4-15 : entrée mode commun, sortie mode en commun Il est également possible de réaliser un montage ou l’entrée est en mode commun et la sortie en différentielle. Figure 4-16 : entrée mode commun, sortie balance 4.5.3 Alimentation uni-polaire (single supply) Lorsque l’étage d’entrée est aliment par une seule source de tension, la plage de la tension d’entrée lie au gain du montage et la tension de décalage (tension de référence) devient un élément primordial. Les valeurs de R1 , R2 et VREF , doivent être fixes de manière ce que la sortie de l’amplificateur opérationnel ne sature pas sur la plage de variation de la tension d’entrée Page 60 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 4-17 : entrée mode commun, sortie mode commun décalé La Figure 4-18 illustre le cas d’un montage avec entrée mode commun et sortie différentielle. Figure 4-18 : entrée mode commun, sortie balance décalée 4.6 4.6.1 Entrée différentielle Alimentation bipolaire symétrique (dual supply) Dans cette section, l’étage d’entrée est décrit sous la forme d’une structure de base. Bien entendu d’autres montages sont possibles. La protection contre les surtensions sur l’entrée mode commun n’a volontairement pas t représente. Une résistance d’entrée Rin permet de faire une adaptation d’impédance en fonction de la source du signal et de l’impédance caractéristique du câble. Le ou les niveaux des tensions d’alimentation doivent être fixés de manière ce que, pour une plage normale de les tensions d’entrée (différentielle et mode commun), la ou les sorties de l’amplificateur opérationnel n’atteignent pas la saturation. HEIG-VD / iAi / Maurizio TOGNOLINI Page 61 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 4-19 : Entrée différentielle, sortie mode commun Le montage de la Figure 4-20 est un exemple de montage dit fully differential . Figure 4-20 : entrée différentielle, sortie en balance 4.6.2 Alimentation uni-polaire (single supply) Lorsque l’étage d’entre est aliment par une seule source de tension, la plage de la tension différentielle et le mode commun de chaque entrée doivent rester la les plages normales d’utilisation. Le grain du montage et la tension de décalage (tension de référence) deviennent des éléments primordiaux. Les valeurs de R1 , R2 et VREF , doivent être fixes de manière ce que la ou les sorties de l’amplificateur opérationnel ne saturent pas sur la plage de variation des tensions d’entrée. Figure 4-21 : entrée différentielle, sortie mode commun décalé Ce dernier montage, fully differential , single supply est sans doute le plus contraignant. Page 62 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 4-22 : entrée différentielle, sortie balance dcale HEIG-VD / iAi / Maurizio TOGNOLINI Page 63 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Page 64 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 5 Les filtres antirepliement 5.1 Introduction Les filtres décrits dans ce chapitre sont utilisés comme filtres antirepliement dans les chaînes de conditionnement du signal. Seuls les filtres passe-bas et passe-bande présentent un intérêt. Les filtres passe-bande à large bande sont réalisés en cascadant un filtre passe-haut avec un filtre passe-bas. Fort de cet état de fait, les filtres passe-haut présentent donc aussi un intérêt et seront abordés. En pratique il est courant de se référer aux filtres de Butterworth et de Bessel car les fonctions de transferts ont les mêmes coefficients que les polynômes du même nom. Parmi les multiples circuits possibles, les topologies Sallen & Key et Multiple FeedBack (MFB) sont les plus répandues. Ces topologies sont constituées de cellules du 2ème ordre. Le choix de la topologie dépend des performances demandées. Les cellules MFB sont généralement préférées car elles ont une sensibilité plus faible aux variations des paramètres des composants et un meilleur comportement pour les fréquences élevées. Par contre les cellules de Sallen & Key utilisées avec un gain unité dans la bande passante ont une meilleure précision car le gain est indépendant de la valeur des composants. Un filtre idéal est un filtre qui ne laisse passer que les composantes de fréquence du signal comprises dans la bande passante. Dans la réalité, il est nécessaire d’optimiser les performances du filtre en fonction des exigences de l’application. Les trois paragraphes suivants donnent une brève description des trois types de filtres qu’il est possible de réaliser avec des cellules Sallen & Key, MFB, Akerberg Mossberg et BiQuad 5.1.0.1 Butterworth Les filtres de Butterworth présentent un gain uniforme (constant) dans la bande passante. A la fréquence de coupure, l’atténuation est de 3dB. Au-delà de la fréquence de coupure l’atténuation est de 20 dB/décade/ordre. La réponse à un saut unité présente un dépassement et une oscillation modérés. 5.1.0.2 Bessel Les filtres de Bessel présentent un déphasage linéaire avec la fréquence ce qui se traduit par un retard constant (constant group delay). La réponse indicielle est excellente. Par contre le gain décroit en fonction de la fréquence dans la bande passante et la transition (rolloff rate) entre la bande passante et la bande bloquée est relativement faible. A la fréquence de coupure, l’atténuation est de 3dB. 5.1.0.3 Chebyshev Les filtres de Chebyshev présentent une ondulation du gain dans la bande passante et une bande de transition entre la bande passante et la bande bloquée plus élevée que pour les filtres de Butterworth et de Bessel. La fréquence de coupure est définie comme la fréquence à laquelle le gain de la réponse tombe en dessous de l’ondulation dans la bande passante. Pour un ordre de filtre donné, plus l’ondulation du gain dans la bande passante est élevée, plus la bande de transition est étroite. La réponse indicielle des filtres de Chebyshev présente un dépassement et des oscillations importantes. HEIG-VD / SEL2/ M.Tognolini Page 65 sur 178 Cours SEL2 - r1.5 - 15.09.2014 5.1.0.4 Aspects théoriques Les filtres étudiés dans ce chapitre sont basés sur des cellules du 2ème ordre passe-bas et passe-haut. Le point commun de leur fonction de transfert est le polynôme du 2ème ordre du dénominateur. P (s) = s2 + a1 s + a0 5.1 Il existe également une seconde forme présentant aussi un intérêt certain P (s) = (s − p1 ) (s − p2 ) 5.2 où p1 et p2 représente les zéros du polynôme P(s) ou les pôles de la fonction de transfert du filtre. Tous les polynômes de Butterworth, Bessel et Chebyshev contiennent des zéros complexes conjugués, ce qui signifie que p1 = <(p) + j=m(p) p2 = <(p) − j=m(p) 5.3 avec <(p) : partie réelle et =m(p) partie imaginaire de p. Certains auteurs donnent des tables contenant les pôles caractéristiques des filtres selon leur nature et d’autres donnent des tables de coefficients. Ces deux façons de décrire un polynôme sont parfaitement identiques. En observant la forme canonique, on peut voir que pour s<<a0 , le polynôme est dominé par a0 , alors que lorsque s>>0, le polynôme est dominé par la variable indépendante s. Afin de mettre en évidence l’effet de chaque terme, le polynôme peut être modifié en divisant chaque terme par a0 et en normalisant la variable indépendante par rapport à la pulsation propre ω C . P (s) = s √ a0 ωC 2 + a1 s +1 a0 ωC 5.4 Cette mise à l’échelle et normalisation du polynôme montre que l’intersection entre les asymptotes se situe à s= √ a0 ωC 5.5 √ √ En régime harmonique, on a s=j2πf. En remplaçant a0 par kFS , a1 / a0 par 1/Q et ω C par 2πfC le polynôme caractéristique du dénominateur de la fonction de transfert des filtres du 2ème ordre devient : P (s) = − f kFS fC 2 + 1 jf +1 Qn kFS fC 5.6 C’est sous cette forme que les fonctions de transfert seront exprimées tout au long de ce chapitre. Page 66 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 5.1.1 Caractéristiques des filtres passe-bas du 2ème ordre 5.1.1.1 Caractéristiques des filtres passe-bas du 2ème ordre Les filtres passe-bas du 2ème ordre sont définis par la fonction de transfert ci-dessous. HPB (s) = K 1 1 =K 1 1 2 2ξ 1 1+ s+ 2s 1+ s + 2 s2 ωn Qn ωn ωn ωn 5.7 En régime harmonique (s=jω), la pulsation de coupure ω C , généralement donnée à -3dB correspond à √ |HPB (ωC )| = 1/ 2, soit v u s 2 u1 1 1 1 t ωC = 2− 2 + 1+ 2 − 2 ωn 2 Qn 4 Qn 5.8 En écrivant kFS = ωn 1 =v s u ωC 2 u1 1 1 1 t 2− 2 + 1+ 2− 2 2 Qn 4 Qn 5.9 la relation 488H5.7 peut être mise sous une forme standard. Pour des raisons pratiques, la pulsation ω est remplacée par la fréquence f. HPB (f ) = K f 1 − 1+j Qn kFS fC f kFS fC 2 5.10 Il existe un lien entre les pôles de la fonction de transfert HPB (f) et les termes kFS et Qn . En effet on peut écrire 2 kFS K HPB (f ) = 2 +j kFS kFS f − Qn fC 2 kFS K 2 = f f f j − p1 j − p2 fC fC fC 5.11 Les pôles p1 et p2 sont complexes conjugués p1 = <e (p) + j=m (p)?} p2 = <e (p) − j=m (p)? rbra 5.12 Par conséquent, les liens entre les pôles, le facteur d’échelle de fréquence kFS et le facteur de qualité Qn prend la forme suivante : kFS = Qn p <2e (p) + =2m (p) p <2e (p) + =2m (p) = −2<e (p) 5.13 Un filtre passe-bas du 2ème ordre possède trois régions distinctes. A partir de la relation 489H5.10, on peut mettre en évidence ces trois régions. HEIG-VD / iAi / Maurizio TOGNOLINI Page 67 sur 178 Cours SEL2 - r1.5 - 15.09.2014 — La bande passante f<<fC HPB (f <<fC ) = K 5.14 — La bande de transition f=fC HPB (f ' fC ) = jKQn 5.15 — La bande bloquée f>>fC HPB (f >>fC ) = −K kFS fC f 2 5.16 En base fréquence, la fonction de transfert correspond à un gain constant. A fréquence élevée le gain est inversement proportionnel au carré de la fréquence. Le facteur d’échelle de fréquence kFS permet de définir la pente de la transition entre bande passante et bande bloquée. Dans la littérature, la forme standard des filtres du 2ème ordre est donnée soit par leurs pôles complexes conjugués p1 et p2 , soit par le facteur d’échelle de fréquence kFS et le facteur de qualité Qn . 5.1.2 Filtre Butterworth du 2ème ordre Ce filtre est caractérisé par les paramètres suivants. kFS = 1 1 Qn = √ 2 5.17 √ √ p1 = −1/ 2 + j1/ 2 √ √ p2 = −1/ 2 − j1/ 2 5.18 Les pôles valent respectivement 5.1.2.1 Filtre de Bessel 2ème ordre Ce filtre est caractérisé par les paramètres suivants. kF S = 1.2736 Qn = 0.5773 5.19 Les pôles valent respectivement p1 = −1.103 + j0 .6368 p2 = −1.103 + j0 .6368 Page 68 sur 178 5.20 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 5.1.3 Filtre Chebyshev 2ème ordre avec une ondulation de 1dB Ce filtre est caractérisé par les paramètres suivants. kFS = 1.0500 Qn = 0.9565 5.21 Les pôles valent respectivement p1 = −0.3224 + j0 .7772 p2 = −0.3224 − j0 .7772 5.1.3.1 5.22 Comparaison entre les différents types de filtres passe-bas du 2ème ordre Les deux figures suivantes montrent les différentes réponses (amplitude et phase) des trois types de filtres passe-bas définis dans cette section. Figure 5-1 : Cellules passe-bas du 2ème ordre : amplitude HEIG-VD / iAi / Maurizio TOGNOLINI Page 69 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 5-2 : Cellules passe-bas du 2ème ordre : phase 5.2 5.2.0.2 Cellules du 2ème ordre passe bas Généralités Cette section donne diverses topologies de filtres analogiques passe-bas. On se limite ici aux cellules Sallen & Key, MFB, Akerberg Mossberg et Biquad 5.2.0.3 Cellule passe-bas de Sallen & Key La Figure 5-3 illustre la topologie d’une cellule Sallen & Key de type passe-bas. Figure 5-3 : Cellule de Sallen & Key (passe-bas) La fonction de transfert de ce filtre est donnée ci-dessous R3 +R4 R3 HPB[S&K] (s) = R4 1 + R1 C1 +R2 C1 −R1 C2 s + (R1 R2 C1 C2 )s2 R3 Page 70 sur 178 5.23 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.23. K= R3 + R4 R3 kFS fC = 1 √ 2π R1 R2 C1 C2 5.24 √ Qn = R1 R2 C1 C2 R2 C2 + R2 C1 + R1 C2 (1 − K) Les relations ci-dessus montrent qu’une variation du gain provoque une variation du facteur de qualité Qn . De plus il y a un lien important entre le facteur de qualité Qn et la fréquence propre kFS fC . Cette topologie de filtre est donc assez difficile à régler. 5.2.0.4 Cellule Multiple feedback La Figure 5-4 illustre la topologie d’une cellule MFB de type passe-bas. Figure 5-4 : Cellule MFB (passe-bas) La fonction de transfert de ce filtre est donnée ci-dessous R2 R1 HPH[MFB] (s) = R2 R3 C1 s + (R2 R3 C1 C2 )s2 1 + R3 C1 +R2 C1 + R1 − 5.25 Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.25. K=− kFS fC = R2 R1 1 2π R2 R3 C1 C2 √ 5.26 √ Qn = R2 R3 C1 C2 R3 C1 + R2 C1 + R3 C2 (1 − K) HEIG-VD / iAi / Maurizio TOGNOLINI Page 71 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Plus encore que pour la cellule de Sallen & Key, la cellule MBF présente une forte dépendance entre le gain K, le facteur de qualité Qn et la fréquence propre KFS fC . Par exemple la variation de la résistance R1 provoque une modification de ces trois termes. Il est donc difficile de dimensionner ce filtre selon des caractéristiques précises. 5.2.1 Cellule de Akerberg Mossberg Cette cellule permet de choisir de manière simple le type de filtre (passe-bas ou passe-haut) ainsi que les grandeurs caractéristiques que sont le gain K, la pulsation propre ω n , le facteur de qualité Qn . Figure 5-5 : Cellule de Akerberg Mossberg (passe-bas) La fonction de transfert de ce filtre est donnée ci-dessous R5 R1 HPB[AM] (s) = R2 R4 R5 C1 R2 R4 R5 1+ s+ C1 C2 s2 R3 R6 R3 − 5.27 Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.27. K=− kFS fC = 1 2π R5 R1 r r Qn = R6 R3 1 R2 R4 R5 C 1 C 2 5.28 R3 C2 R2 R4 R5 C1 En posant R2 =R3 =R4 =R5 =R et C1 =C2 =C, on obtient des relations intéressantes Page 72 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 K=− R R1 kFS fC = Qn = 1 1 2π RC 5.29 R6 R Une fois la pulsation propre ω n définie, c'est-à-dire R et C choisis, le gain K et le facteur de qualité Qn peuvent être déterminés de manière indépendante. Le coût de ce découplage des grandeurs caractéristiques est le nombre d’amplificateurs opérationnels. 5.2.2 Cellule BiQuad La cellule BiQuad présente une topologie bien connue. Ce filtre se décline en passe-bas et passe-bande. Il est en générale utilisé comme filtre passe-bas s’il est nécessaire de disposer de sorties inversée et non inversée. Figure 5-6 : Cellule BiQuad Les fonctions de transfert de ce filtre pour la sortie V0(+) respectivement V0(-) sont donnée ci-dessous R1 R5 R3 R6 HP B+[BQ] (s) = R1 R2 R5 C2 R1 R2 R5 1+ s+ C1 C2 s2 R4 R6 R6 5.30 R1 − R3 HP B−[BQ] (s) = R1 R2 R5 C2 R1 R2 R5 1+ s+ C1 C2 s2 R4 R6 R6 Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.30. On admet toutefois que le dernier étage est un simple inverseur et que par conséquent R5 =R6 . HEIG-VD / iAi / Maurizio TOGNOLINI Page 73 sur 178 Cours SEL2 - r1.5 - 15.09.2014 K=± kFS fC = R1 R3 1 2π r r Qn = R4 1 R1 R2 C1 C2 5.31 1 C1 R1 R2 C2 En posant R2 =R3 =R, R5 =R6 et C1 =C2 =C, on obtient des relations intéressantes K=± kFS fC = Qn = R R3 1 1 2π RC 5.32 R4 R Les remarques sont identiques à celles de la cellule Akerberg Mossberg. 5.3 5.3.0.1 Dimensionnement pratique d’un filtre passe-bas du 2ème ordre Exemple pratique de dimensionnement d’un filtre passe-bas du 2ème ordre Pour simplifier les calculs, on admet que les gains des filtres valent l’unité. On a donc K=1 pour la cellule Sallen & Key et -1 pour la cellule MFB. Une méthode consiste à définir un rapport entre les résistances et les condensateurs. 5.3.1 Cellule de Sallen & Key : R1 = mR R2 = R 5.33 C1 = C C2 = nC A partir de ces relations, on peut déterminer les paramètres des filtres 1 √ 2πRC nm √ nm Qn = m+1 kFS fC = 5.34 Un calcul itératif permet de déterminer R et C de manière à ce que n et m donne des valeurs de composants compris dans les séries E12, E24 ou E96. Pour une fréquence de coupure de 1kHz, les valeurs calculées sont résumées dans le Tableau 5-1. Page 74 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Type de filtre n m R1 R2 C1 C2 Butterworth 3.3 0.229 4.22kΩ 18.2kΩ 10nF 33nF Bessel 1.5 0.42 7.15kΩ 14.3kΩ 10nF 15nF Chebyshev 6.8 1.0 7.32kΩ 7.32kΩ 10nF 68nF Tableau 5-1 : Valeurs des composants pour une cellule de Sallen & Key 5.3.1.1 Cellule MFB : R1 = R2 = R R3 = mR 5.35 C1 = C C2 = nC Le calcul est conduit de manière identique au cas de la cellule Sallen & Key vu précédemment. Les valeurs calculées sont résumées dans le Tableau 5-2, n m R1, R2 R3 C1 C2 Butterworth 4.7 0.222 15.4kΩ 3.48kΩ 10nF 47nF Bessel 3.3 0.195 15.4kΩ 3.01kΩ 10nF 33nF Chebyshev 15 10.268 9.53kΩ 2.55kΩ 10nF 15nF Type de filtre Tableau 5-2 : Valeurs des composants pour une cellule de MFB 5.3.2 Comportement théorique et comportement réel Dans ce paragraphe, le comportement des filtres passe-bas dimensionnés au paragraphe précédent est étudié afin de s’assurer que la caractéristique non-idéale des amplificateurs opérationnels ne modifie pas de manière significative la réponse harmonique du filtre. 5.3.2.1 Cellule de Sallen & Key La cellule élémentaire du 2ème ordre, dont les éléments ont été calculés au paragraphe précédent a été simulée à l’aide de PSpice. L’amplificateur opérationnel choisi est un OP200 d’Analog Devices. Le schéma de simulation est le suivant. Figure 5-7 : Schéma de simulation PSpice HEIG-VD / iAi / Maurizio TOGNOLINI Page 75 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Dans le but de vérifier la concordance entre la caractéristique théorique de la réponse harmonique de la cellule et celle donnée par une simulation prenant en compte le comportement fréquentiel du l’amplificateur opérationnel (les composants passifs étant considérés comme parfaits). Figure 5-8 : Réponse harmonique réelle de la cellule de Sallen & Key Le résultat obtenu est surprenant. La Figure 5-8 montre les réponses théoriques (amplificateur opérationnel idéal) et réel. On peut raisonnablement dire que le résultat est insuffisant. A ce stade il est important de comprendre l’origine de cette modification de la réponse indicielle. L’amplificateur opérationnel est, du point de vue fréquentielle, une source de tension commandée en tension dont le gain correspond à passe-bas du 2ème ordre et dont l’impédance de sortie peut être considérée comme purement résistive en première approximation. L’amplificateur opérationnel peut donc être décrit selon la Figure 5-9. Figure 5-9 : Caractéristiques de l’amplificateur opérationnel Avec les valeurs suivantes pour un OP200 : — — — — amplification DC : A0 = 135dB 1ère fréquence de coupure : FC1 = 100mHz 2ème fréquence de transition : FC2 = 1MHz Impédance de sortie en boucle ouverte : Z0 = 120Ω Un amplificateur opérationnelle peut être représentée par un passe-bas du 2ème ordre avec deux pôles réels. Page 76 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 A(f ) = 1+ j ffC1 A0 1 + j ffC2 5.36 Pour des fréquences élevées (supérieures à 100kHz dans le cas de l’exemple choisi), les condensateurs C1 et C2 peuvent être considérés comme des courts-circuits). Dans ce cas, il est possible, en tenant compte de la caractéristique réelle de l’amplificateur, de modifier le schéma électrique du filtre selon la Figure 5-10 Figure 5-10 : Cellule de Sallen & Key pour des fréquences élevées Une modification du schéma de la Figure 5-10, permet de se rapporter à un montage inverseur (configuration parallèle – série). Figure 5-11 : Caractéristiques de l’amplificateur opérationnel Finalement, la fonction de transfert du filtre H’(f) pour les fréquences élevées prend la forme décrite par la relation 5.37 H 0 (f ) = V0 (f ) = Vin (f ) 1+ R1 R2 1 + R1 Z0F (f ) 5.37 avec Z0 (f), impédance de sortie en boucle fermée, soit pour une topologie série – parallèle (amplificateur de tension en tension) Z0F (f ) = Z0 Z0 = 1 + β(f )A(f ) 1 + A(f ) 5.38 La fonction de transfert β(f) représente la contre réaction de tension en tension, qui dans le cas présent vaut 1. Le schéma équivalent du filtre est celui d’un diviseur d’impédance HEIG-VD / iAi / Maurizio TOGNOLINI Page 77 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 5-12 : Caractéristiques de l’amplificateur opérationnel La Figure 5-13 montre la pertinence de l’analyse faite ci-dessus. En effet on voit que la fonction de transfert réelle Hr (f) se rapproche de la fonction de transfert pour les fréquences élevées H’(f) pour des fréquences supérieures à 100kHz. Cet exemple montre qu’il est des situations où l’analyse d’un circuit, en faisant l’hypothèse que l’amplificateur opérationnel est parfait, ne donne pas des résultats satisfaisants. Dans le cas présent, on peut dire que non seulement le choix de l’amplificateur opérationnel est crucial mais qu’il est nécessaire de rajouter un filtre passe-bas du 1er ordre à la sortie d’une cellule de Sallen & Key pour garantir une atténuation suffisante du signal d’entrée pour des fréquences élevées. Figure 5-13 : Réponse harmonique réelle de la cellule de Sallen & Key 5.3.2.2 Cellule MBF Une analyse similaire peut être réalisée pour une cellule MFB. Toutefois, sans le démontrer, on peut affirmer que ce type de cellule est nettement plus favorable aux fréquences élevées. 5.4 5.4.1 Cellules du 2ème ordre passe-bas différentielle Cellule Multiple feedback différentielle La Figure 5-14 illustre le cas d’un filtre réalisé à partir d’amplificateur différentielle Les composants sont fixés par groupe. On voit que la topologie est identique à la cellule MFB. La fonction de transfert liant la sortie différentielle à l’entrée différentielle est, par conséquent, identique à celle de la cellule MFB du paragraphe 5.2.0.4. Page 78 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 5-14 : Cellule MFB différentielle (passe-bas) 5.4.1.1 Cellule Akerberg Mossberg différentielle La cellule de Akerberg Mossberg est une cellule du 2ème ordre illustrée à la Figure 5-15. Figure 5-15 : Cellule Akerberg Mossberg différentielle (passe-bas) Comme pour le cas de la cellule MFB différentielle, la cellule Akerberg Mossberg différentielle se déduit de la cellule Akerberg Mossberg du paragraphe 5.2.1 5.4.2 Cellule BiQuad La cellule BiQuad peut également être déclinée en montage différentielle. HEIG-VD / iAi / Maurizio TOGNOLINI Page 79 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 5-16 : Cellule BiQuad différentielle (passe-bas) Comme pour les cellules MBF et de Akerberg Mossberg, la fonction de transfert de la cellule BiQuad différentielle est identique à celle définie au paragraphe 5.2.2 5.5 Caractéristiques des filtres passe-haut du 2ème ordre 5.5.1 Caractéristiques des filtres passe-haut du 2ème ordre Les filtres passe-haut du 2ème ordre sont définis à partir des filtres passe-bas (voir équation 513H5.7) en remplaçant s2 /ω n par ω n /s2 . 1 2 1 2 s s ωn2 ωn2 HPH (s) = K =K 1 1 2ξ 1 1+ s + 2 s2 1+ s + 2 s2 ωn Qn ωn ωn ωn 5.39 En régime harmonique (s=jω), la pulsation de coupure ω C , généralement donnée à -3dB correspond à √ |HPH (ωC )| = 1/ 2, soit v u s 2 u1 1 1 1 1 t ωn = −2 + 1+ − 2 ωC = ωC 2 2 2 Qn 4 Qn kFS 5.40 La définition de kFS est choisie de manière identique à celle des filtres passe-bas du 2ème ordre. Dans ce cas la forme standard devient : HPH (f ) = K 1+j f fC /kFS 1 f − Qn fC /kFS 2 f fC /kFS 2 5.41 Il existe un lien entre les pôles de la fonction de transfert HPH (f) et le les termes kFS et Qn . En effet on peut écrire Page 80 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 2 f f C HPH (f ) = K 2 = K f f 1 1 f f j − p j − p 1 2 − 2 +jQ k fC fC kFS fC n FS fC f fC 2 5.42 Les pôles p1 et p2 sont complexes conjugués p1 = <e (p) + j=m (p)} p1 + p2 = 2<e (p) p2 = <e (p) − j=m (p)} p1 p2 = <2e (p) + =2m (p) 5.43 Par conséquent, les liens entre les pôles et le facteur d’échelle de fréquence kFS et le facteur de qualité Qn prend la forme suivante : 1 kFS = p 2 <e (p) + =2m (p) 5.44 p <2e (p) + =2m (p) = −2<e (p) Qn Un filtre passe-haut du 2ème ordre possède trois régions distinctes. A partir de la relation 514H5.42, on peut mettre en évidence ces trois régions. La bande bloquée f<<fC HPH (f <<fC ) = −K kFS f fC 2 5.45 La bande de transition f=fC HPH (f ' fC ) = jKQn 5.46 HPH (f >>fC ) = −K 5.47 La bande passante f>>fC 5.5.1.1 Filtre Butterworth du 2ème ordre Ce filtre est caractérisé par les paramètres suivants. kFS = 1 Qn = √1 2 5.48 Les pôles valent respectivement √ √ p1 = −1/ 2 + j1/ 2 √ √ p2 = −1/ 2 − j1/ 2 HEIG-VD / iAi / Maurizio TOGNOLINI 5.49 Page 81 sur 178 Cours SEL2 - r1.5 - 15.09.2014 5.5.1.2 Filtre de Bessel 2ème ordre Ce filtre est caractérisé par les paramètres suivants. kFS = 1.2736 5.50 Qn = 0.5773 Les pôles valent respectivement p1 = −0.6800 + j0 .3926 5.51 p2 = −0.6800 − j0 .3926 5.5.1.3 Filtre Chebyshev 2ème ordre avec une ondulation de 1dB Ce filtre est caractérisé par les paramètres suivants. kFS = 1.0500 5.52 Qn = 0.9565 Les pôles valent respectivement p1 = −0.4978 + j0 .8119 5.53 p2 = −0.4978 − j0 .8119 5.5.1.4 Comparaison entre type de filtre passe-haut du 2ème ordre Les deux figures suivantes montrent les différentes réponses (amplitude et phase) des trois types de filtres passe-haut définis dans cette section. Figure 5-17 : Cellules passe-haut du 2ème ordre : amplitude Page 82 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 5-18 : Cellules passe-haut du 2ème ordre : phase 5.6 5.6.0.5 Cellule du 2ème ordre passe haut Généralités Dans cette section, les filtres analogiques passe-haut sont traités. Comme pour les filtres passe-bas, on se limite aux cellules Sallen & Key, MFB, Akerberg Mossberg et Biquad 5.6.0.6 Cellule passe-haut de Sallen & Key La Figure 5-3 illustre la topologie d’une cellule Sallen & Key de type passe-haut. Figure 5-19 : Cellule de Sallen & Key (passe-haut) La fonction de transfert de ce filtre est donnée ci-dessous R3 +R4 (R1 R2 C1 C2 ) s2 R 3 HPH[S∧K] (s) = R4 1 + R2 C2 +R2 C1 −R1 C2 s + (R1 R2 C1 C2 )s2 R3 HEIG-VD / iAi / Maurizio TOGNOLINI 5.54 Page 83 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.23. R3 + R4 R3 1 √ kFS fC = 2π √R1 R2 C1 C2 R1 R2 C1 C2 Qn = R1 C1 + R2 C1 + R1 C2 (1 − K) K= 5.6.0.7 5.55 Cellule Multiple feedback La Figure 5-4 illustre la topologie d’une cellule Sallen & Key de type passe-bas. Figure 5-20 : Cellule MFB (passe-haut) La fonction de transfert de ce filtre est donnée ci-dessous C1 R1 R2 C2 C3 s2 C2 HPH[MFB] (s) = 1 + (C1 +C2 +C3 ) R2 s + R1 R2 C2 C3 s2 − 5.56 Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.25. K=− kFS fC = C1 C2 1 √ 2π R1 R2 C2 C3 5.57 √ Qn = 5.6.1 R1 R2 C2 C3 (C2 (1 − K) + C3 ) R1 Cellule de Akerberg Mossberg Cette cellule permet de choisir de manière simple le type de filtre (passe-bas ou passe-haut) ainsi que les grandeurs caractéristiques que sont le gain K, la pulsation propre ω n , le facteur de qualité Qn . La fonction de transfert de ce filtre est donnée ci-dessous Page 84 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 HPB[AM] (s) = − R2 2 s C1 C2 R4 R5 R C3 3 R R 4 5 2 2 C2 1 + C1 R2 R R s + C1 C2 R4 R5 R R s 3 6 5.58 3 Figure 5-21 : Cellule de Akerberg Mossberg (passe-haut) Le lien entre les composants constituant cette cellule et les paramètres du filtre résulte d’une identification des relations 5.10 et 5.27. 3 K = −C C2 kFS fC = 1 2π Qn = R6 q q R3 1 R2 R4 R5 C1 C2 5.59 R3 C2 R2 R4 R5 C1 En posant R2 =R3 =R4 =R5 =R et C1 =C2 =C, on obtient des relations intéressantes K = − CC3 kFS fC = Qn = 1 1 2π RC 5.60 R6 R Une fois la pulsation propre ω n définie, c'est-à-dire R et C choisis, le gain K et le facteur de qualité Qn peuvent être déterminés de manière indépendante. Le coût de ce découplage des grandeurs caractéristiques est le nombre d’amplificateurs opérationnels. 5.6.2 Cellule Multiple feedback différentielle La Figure 5-14 illustre le cas d’un filtre réalisé à partir d’amplificateur différentielle Les composants sont fixés par groupe. On voit que la topologie est identique à la cellule MFB. La fonction de transfert liant la sortie différentielle à l’entrée différentielle est, par conséquent, identique à celle de la cellule MFB. HEIG-VD / iAi / Maurizio TOGNOLINI Page 85 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 5-22 : Cellule MFB différentielle (passe-haut) 5.6.3 Cellule Akerberg Mossberg La Cellule de Akerberg Mossberg est une cellule du 2ème ordre illustrée à la Figure 5-23. Figure 5-23 : Cellule Akerberg Mossberg (passe-haut) Page 86 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 5.7 Filtres en cascade 5.7.1 Introduction La réalisation de filtres anti repliement (passe-bas) d’ordre supérieur à deux ou de filtres passe-bande ayant une grande largeur de bande sont réalisés par la mise en série (cascade) de cellule du 2ème ordre de type passe.bas et passe-haut. Figure 5-24 : Cascade de filtre Pour un filtre du nème ordre où n est paire, le nombre de cellule est de n/2. Pour un ordre impair, un filtre du premier ordre (pôle réel) est placé en entrée. Afin d’éviter la saturation sur les amplificateurs opérationnels, il est judicieux de placer les cellules par ordre croissant des facteurs de qualité (le facteur de qualité le plus faible proche de l’entrée et le facteur de qualité le plus grand proche de la sortie). 5.7.2 Type de filtre et définition des caractéristiques de chaque étage 5.7.2.1 Description Pour caractériser un filtre d’ordre quelconque, il suffit de donner les fréquences de coupure fC et le facteur de qualité Qn de chaque cellule. Le polynôme du dénominateur est ensuite identifié avec les polynômes de Butterworth, de Bessel ou de Chebyshev au moyen de tables contenant soit leurs zéros, soit leurs coefficients. Il ne reste ensuite plus qu’à effectuer un calcul itératif pour déterminer les valeurs des composants constituant chaque cellule. En principe le type de filtre est choisi en fonction des besoins de l’application. Pour les filtres de Butterworth et de Bessel, la fréquence de coupure du filtre, quelque soit sont ordres est définie pour une atténuation du signal de 3dB par rapport à la bande passante. Pour les filtres de Chebyshev, c’est l’ondulation du gain dans la bande passante qui est utilisé. Les tableaux ci-dessous donnent les valeurs du polynôme caractéristique sous une forme permettant de déterminer facilement soit les pôles soit les coefficients. HEIG-VD / iAi / Maurizio TOGNOLINI Page 87 sur 178 Cours SEL2 - r1.5 - 15.09.2014 5.7.2.2 Filtre de Butterworth Ordre 1ère étage 2ème étage kFS Qn 3ème étage kFS Qn 4ème étage kFS Qn 5ème étage kFS Qn kFS 2 1.000 0.7071 3 1.000 1.0000 1.000 4 1.000 0.5412 1.000 1.3065 5 1.000 0.6180 1.000 1.6181 1.000 6 1.000 0.5177 1.000 0.7071 1.000 1.9320 7 1.000 0.5549 1.000 0.8019 1.000 2.2472 1.000 8 1.000 0.5098 1.000 0.6013 1.000 0.8999 1.000 2.5628 9 1.000 0.5321 1.000 0.6527 1.000 1.0000 1.000 2.8802 1.000 10 1.000 0.5062 1.000 0.5612 1.000 0.7071 1.000 1.1013 1.000 Qn 3.1969 Tableau 5-3 : Butterworth Filtre de Bessel 1ère étage Ordre 2ème étage kFS Qn 3ème étage kFS Qn 4ème étage kFS Qn 5ème étage kFS Qn kFS 2 1.2736 05773 3 1.4524 0.6910 1.3270 4 1.4192 0.5219 1.5912 0.8055 5 1.5611 0.5635 1.7607 0.9165 1.5069 6 1.6060 0.5103 1.6913 0.6112 1.9071 1.0234 7 1.7174 0.5324 1.8235 0.6608 2.0507 1.1262 1.6853 8 1.7837 0.5060 2.1953 1.2258 1.9591 0.7109 1.8376 0.5596 9 1.8794 0.5197 1.9488 0.5894 2.0815 1.7606 2.3235 1.3220 1.8575 10 1.9490 0.5040 1.9870 0.5380 2.0680 0.6200 2.2110 0.8100 2.4850 Qn 1.4150 Tableau 5-4 : Bessel Filtre de Chebyshev (1dB) 2 1.0500 0.9565 3 0.9971 2.0176 0.4942 4 0.5286 0.7845 0.9932 3.5600 5 0.6552 1.3988 0.9941 5.5538 0.2895 6 0.3532 0.7608 0.7468 2.1977 0.9953 8.0012 7 0.4800 1.2967 0.8084 3.1554 0.9963 10.901 0.2054 8 0.2651 0.7530 0.5838 1.9564 0.5538 2.7776 0.9971 14.2445 9 0.3812 1.1964 0.6623 2.7119 0.8805 5.5239 0.9976 18.0069 0.1593 10 0.2121 0.7495 0.4760 1.8639 0.7214 3.5609 0.9024 6.9419 0.9981 22.2779 Tableau 5-5 : Chebyshev 1dB Page 88 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 5.7.3 Sensibilité des paramètres caractéristiques du filtre aux valeurs des composants passifs Un point important lors du dimensionnement d’un filtre est sa sensibilité aux valeurs des composants (R et C). On peut, par exemple, déterminer pour chaque étage l’erreur relative sur la fréquence de coupure provoquée par la variation de chaque composant. Le choix de la technologie des composants passifs a une influence non négligeable sur la précision de la fréquence de coupure du filtre. sfC = n ∂f m ∂f P ∆f C 1 P C C = ∆R n + ∆C m fC fC k=1 ∂Rn ∂C m k=1 5.61 sQn n ∂Q m ∂Q P ∆Q n 1 P n n = = ∆R n + ∆C m Qn fC k=1 ∂Rn ∂C m k=1 Le calcul de la sensibilité n’est pas aisé à réaliser. Un moyen est de passer par une simulation (SPICE) et une analyse de Monte Carlo. Exemple 1 : filtres passe-bas du 6ème ordre 5.7.4 La fréquence de coupure du filtre passe-bas du 6ème ordre choisi est de fC =1kHz Type kFS1 Qn1 kFS2 Qn2 kFS3 Qn3 Butterworth 1.000 0.5177 1.000 0.7071 1.000 1.9320 Bessel : 1.6060 0.5103 1.6913 0.6112 1.9071 1.0234 Chebyshev (1dB) 0.3532 0.7608 0.7468 2.1977 0.9953 8.0012 Tableau 5-6 : valeurs caractéristiques pour un filtre passe-bas du 6 ème ordre La fonction de transfert de ces filtres prend la forme ci-dessous 3 Y HPB (f ) = k=1 1 1+j 1 f − Qnk kFSk fC f 2 5.62 kFSk fC Il faut 3 cellules de Sallen & Key ou MFB pour réaliser ce filtre. Le nombre de composants n’est donc pas négligeable. La Figure 5-25 permet de comparer les réponses harmonique et indicielle de ces trois filtres HEIG-VD / iAi / Maurizio TOGNOLINI Page 89 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 5-25 : Comparaison entre 3 filtres passe-bas du 6ème ordre En pratique, le calcul de ces filtres est assez fastidieux. Texas Instruments met un freeware à disposition pour le dimensionnement de filtres à partir de cellules de Sallen & Key, MFB et MFB différentielle. La Figure 5-26 illustre le cas du filtre traité dans cet exemple. Le tableau en bas à droite de la figure, donne la fréquence propre fn et le facteur de qualité Qn de chaque cellule. A parti des fréquence propre et de la fréquence de coupure fC , il est possible de retrouver le facteur d’échelle en fréquence kFS . Les valeurs de Qn et de kFS sont identiques à celle donnée dans le Tableau 5-6 de la page précédente. Page 90 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 5-26 : Filtre de Bessel passe-bas du 6ème ordre (Texas Instruments : FilterPro http://www.ti.com/tool/filterpro) Sur le schéma, en bas à gauche, il est possible soit d’avoir les valeurs des composants passifs ou la sensibilité du filtre sfc à la variation de la valeur de chaque composant (1%), ceci cellule par cellule. 5.7.4.1 Exemple 2 : filtre passe-haut du 6ème ordre La fréquence de coupure du filtre passe-bas du 6ème ordre choisis est de fC =1kHz Type kFS1 Qn1 kFS2 Qn2 kFS3 Qn3 Butterworth 1.000 0.5177 1.000 0.7071 1.000 1.9320 Bessel : 1.6060 0.5103 1.6913 0.6112 1.9071 1.0234 Chebyshev (1dB) 0.3532 0.7608 0.7468 2.1977 0.9953 8.0012 Tableau 5-7 : valeurs caractéristiques pour un filtre passe-haut du 6ème ordre La fonction de transfert de ces filtres prend la forme ci-dessous HPB (f ) = 3 Y k=1 1+j f fC /kFSk 1 f − Qnk fC /kFSk 2 f fC /kFSk 2 5.63 Il faut 3 cellules de Sallen & Key ou MFB pour réaliser ce filtre. Le nombre de composants n’est donc pas négligeable. La Figure 5-27 permet de comparer les réponses harmonique et indicielle de ces trois filtres HEIG-VD / iAi / Maurizio TOGNOLINI Page 91 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 5-27 : Comparaison entre 3 filtres passe-haut du 6ème ordre Comme pour le filtre passe-bas, il est possible de déterminer les composants (R et C) du filtre à l’aide du freeware FilterPro. Le tableau à droite en bas de la figure donne également les indications permettant de faire le lien avec le Tableau 5-7 de la page précédente. Figure 5-28 : Filtre de Bessel passe-haut du 6ème ordre (Texas Instruments : FilterPro) Page 92 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 5.8 Recommandation concernant le choix des composants Théoriquement, toutes les valeurs des résistances et des condensateurs qui satisfont aux fonctions de transferts développées dans ce chapitre conviennent. Pratiquement il est cependant de première importance de suivre un certain nombre de précautions. Pour une fréquence de coupure spécifique, les valeurs de résistance et des condensateurs sont inversement proportionnels les uns aux autres. En choisissant des condensateurs trop grands, les résistances risquent de devenir trop petites. Dans ce cas les impédances de sortie des amplificateurs opérationnelle ou les résistances séries équivalentes des condensateurs (ESR) peuvent avoir un effet indésirable. De même le choix de valeur de résistances trop grande entraîne l’utilisation de condensateurs très petits et par conséquent les caractéristiques réelles du filtre seront fortement influencées par les condensateurs parasites. Il n’existe pas de recommandation universelle, chaque cas doit être soigneusement étudié. En respectant les recommandations générales suivantes, il est possible de réduire au maximum les déviations entre caractéristiques désirées et caractéristiques réelles. 5.8.0.2 Condensateurs Les points suivants, s’ils sont respectés, permettent de limiter les problèmes potentiels. — — — — Éviter les condensateurs inférieurs à 100pF. Utiliser des diélectriques NPO ou COG. Utiliser des composants dont les tolérances sont inférieures ou égales à 1%. Les composants montés en surface sont à préférer aux composants traversant. 5.8.0.3 Résistances Les résistances doivent être choisies selon les critères suivants. — — — — La plage de valeur doit être comprise entre une centaine d’ohms et quelques dizaines de kΩ. Utiliser des résistances film métallique avec un faible coefficient en température. Utiliser des composants dont les tolérances sont inférieures ou égales à 1%. Les composants montés en surface sont à préférer aux composants traversant. HEIG-VD / iAi / Maurizio TOGNOLINI Page 93 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Page 94 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 6 Etage d’adaptation 6.1 6.1.1 Introduction Généralités Avant de considérer dans le détail les problèmes liés aux comportements des entrées analogiques des convertisseurs A/N, il est important de faire un bref résumé des solutions existantes à l’heure actuelle pour la conversion A/N d’un signal analogique. Pour des applications basses fréquences, quelques dizaines de hertz, des convertisseurs avec des résolutions de 24 bits sont relativement communs. Ces convertisseurs ont généralement des dispositifs de calibration automatique afin de maintenir une grande précision sur le gain et l’offset. Pour des signaux de fréquences élevées, les convertisseurs A/N doivent avoir un excellent comportement dynamique (faible taux de distorsion et faible bruit), des fréquences d’acquisition élevées, et un excellent comportement AC. En plus de la qualité des caractéristiques de conversion, d’autres caractéristiques ont toutes leurs importances, comme la puissance consommée, le type d’alimentation, le coût du composant, la taille du boitier. Ces exigences ont une conséquence sur la précision et la quantification de la conversion en raison de la plage toujours plus faible de l’amplitude du signal à convertir et par conséquent la sensibilité au bruit qui en résulte. Par exemple pour un convertisseur A/N en technologie CMOS, l’entrée analogique est reliée à un échantillonneur - bloqueur (SHA), ce qui produit des transitoires de courant par forcement compatibles avec l’amplificateur opérationnel relié à l’entrée en question. Le choix de l’amplificateur adapté à ces exigences peut être un véritable challenge. Pour les convertisseurs hautes performances fabriqués en technologie BiCMOS ou bipolaire un buffer interne permet d’éviter ces transitoires de courant mais ces convertisseurs ont généralement une consommation beaucoup plus élevée que leur pendant en CMOS. On peut donc affirmer qu’il n’existe pas à ce jour des règles établies et strictes dans le choix du convertisseur et des amplificateurs opérationnels placés sur les entrées analogiques. Les généralisations sont difficiles mais il est toutefois possible de définir quelques directives dont la pertinence peut être significative. 6.1.1.1 Exigences sur l’amplificateur opérationnel d’entrée du convertisseur A/N Certains convertisseurs sont conçus pour être directement connectés à la source du signal. Pour des applications AC (sans composante continue), il est possible de se contenter d’un transformateur. Comme il n’y a pratiquement aucun standard sur la structure interne de l’étage d’entrée, chaque cas doit être soigneusement étudié. Si un amplificateur d’entrée est exigé, une condition fondamentale à respecter est de ne pas dégrader les performances DC et AC du convertisseur A/N. On peut imaginer que la lecture scrupuleuse des data sheets des amplificateurs opérationnels et du convertisseur A/N permet de sélectionner l’amplificateur opérationnel le mieux adapté aux exigences de l’application. La pratique montre qu’il faudrait connaître les performances de l’amplificateur opérationnel dans les conditions précises d’utilisation (résistance de contre réaction, capacité de charge sur la sortie, mode commun et mode différentiel, plage d’utilisation . . .). Or il est fortement improbable que le fabricant du composant donne soit un degré de détail suffisant soit le comportement du composant pour une utilisation correspondant exactement à l’application visée. Un des points en général non couvert par les data sheets concerne les transitoires de courant sur la sortie lorsque la charge est constituée de capacités commutées. Toutefois certains fabricants recommandent, pour un convertisseur donné, un ou plusieurs amplificateurs opérationnels répondant aux exigences souhaitées. HEIG-VD / SEL2/ M.Tognolini Page 95 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Le processus de sélection d’un amplificateur opérationnel adapté aux exigences du convertisseur A/N sont résumées ci-dessous. Les spécifications AC sont en général les plus difficiles à obtenir. — Spécifications DC — Tensions d’alimentation. — Plage des tensions d’entrée et de sortie (mode commun et mode différentiel). — Charge statique. — Spécifications AC — Bruit. — Largeur de bande. — Distorsion. — Temps de recouvrement lors d’un transitoire de courant sur la sortie (Settling time from transient currents). En principe les data sheets un tant soit peu sérieux donnent aux moins les renseignements ci-dessous. — Spécifications DC — Plage de variation du signal en entrée et en sortie en fonction des tensions d’alimentations. — Courants de polarisation sur les entrées. — L’offset et sa variation avec la température (offset drift). — Gain en boucle ouverte. — Produit gain bande passante. — Bruit en courant et en tension en 1/f. — Spécifications AC — Bruit blanc en courant et en tension. — Largeur de bande pour les petits et grands signaux. — Distorsion harmonique (THD : Total Harmonic Distorsion). — SFDR(1) (Spurious Free Dynamic Range). — Temps de recouvrement lors d’un transitoire de courant sur la sortie (Settling time from transient currents). Note 1 : Le SFDR se définit comme étant la différence, en dB, entre l’amplitude de la fondamentale du signal et l’amplitude de la raie spectrale la plus élevée du signal parasite, en relation harmonique ou non. Le SFDR est normalement indiqué dans la bande de Nyquist (c’est-à-dire jusqu’à la demi-fréquence d’horloge), mais il peut aussi l’être dans une fenêtre fréquentielle plus étroite. Indépendamment de l'importance des caractéristiques AC, les caractéristiques fondamentales DC ne doivent toutefois pas être négligées. L’utilisation d’une seule tension d’alimentation impose une plage précise d’utilisation de l’amplificateur opérationnel. De plus les convertisseurs A/N sont généralement adaptés à ce type d’exigence. La Figure 6-1 illustre les points importants à traiter pour la partie DC des spécifications. Figure 6-1 : Exigences DC pour une application donnée Page 96 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 L’amplificateur opérationnel est alimenté par une seul tension, l’entrée (+) représente le mode commun sur les entrées. En effet en fonctionnement normal, les deux entrées seront au potentiel VCM . Le signal bipolaire (AC) d’entrée est amplifié selon la relation G=− R2 R1 6.1 La tension de mode commun à l’entrée du convertisseur A/N est également fixée par la valeur des résistances R1 et R2 . VCM(CAN) = 1+ R2 R1 VCM(A) 6.2 La plage de conversion du convertisseur A/N est donc complètement définie. Pratiquement, connaissant la plage de variation du signal d’entrée (amplitude AC), il est possible de déterminer les résistances R1 et R2 , puis de fixer la tension de mode commun à l’entrée du convertisseur A/N en fixant la valeur de VCM(A) . On voit assez vite que si la plage de conversion du convertisseur A/N vaut [0V . . . VCC [, l’amplificateur opérationnel devra être de type « rail to rail ». Même dans ce cas, il ne sera pas possible d’atteindre les deux extrémités de la plage de conversion puisque en pratique la tension de sortie des amplificateurs « rail to rail » est ne peut atteindre les tensions d’alimentation. Il reste toujours 30mV à 100mV. Il existe des convertisseurs en technologie BiCMOS et bipolaire dont la plage de conversion est fixée entre quelques centaines de millivolt de la tension d’alimentation par exemple [500mV . . . VCC -500mV] avec le milieu de la plage centrée sur le milieu de la tension d’alimentation (VCC /2). HEIG-VD / iAi / Maurizio TOGNOLINI Page 97 sur 178 Cours SEL2 - r1.5 - 15.09.2014 6.1.2 Etage d’adaptation 6.1.2.1 Entrée mode commun Ce paragraphe donne un inventaire non exhaustif des étages d’adaptation permettant de passer d’un signal bipolaire (on plus simplement d’un signal unipolaire) compris dans une plage donnée à un signal compatible avec les entrées analogiques d’un convertisseur A/N. Il faut distinguer deux cas de fonctionnement — Le signal se trouve dans la plage de conversion. — Le signal se trouve dans les limites admissibles pour les entrées du convertisseur A/N. En général ces limites sont directement données par la ou les tensions d’alimentation du convertisseur. Sortie mode commun La sortie de l’amplificateur de l’étage d’adaptation est unipolaire. La plage maximale de variation du signal de sortie est bornée par les tensions d’alimentation [0V . . . VDD ]. Si le convertisseur est alimenté par la même source de tension, toute protection supplémentaire est superflue. La Figure 6-2 montre un cas particulier ou la tension d’entrée est bipolaire symétrique [-1V . . . +1V] et la sortie est décalée pour être comprise dans la plage de conversion du convertisseur [1.5V . . . +3.5V]. Figure 6-2 : Etage d’adaptation pour convertisseur A/N avec entrée mode commun (I) Tout dépassement de la plage de tension sur l’entrée provoque un dépassement de la plage de conversion du convertisseur A/N. L’amplificateur opérationnel doit donc être de type « single supply » et « rail to rail » sur la sortie puisque cette dernière peut descendre à 0.5V de la tension inférieure d’alimentation (0V). Le mode commun sur l’entrée est de 1.25V. Cette valeur, constante, est peu contraignante, en principe il n’est pas nécessaire d’avoir des entrées « rail to-rail ». Bien que les entrées analogiques différentielles des convertisseurs A/N soient préférées aux entrées mode commun, les étages d’adaptation sont souvent utilisés pour des applications de moyennes exigences ceci en grande partie pour des raisons de coûts La Figure 6-3 montre le cas d’un étage d’adaptation mode commun pour un convertisseur CMOS. La résistance RS joue un double rôle. Premièrement elle limite le courant transitoire de sortie de l’amplificateur suite à des variations de l’impédance d’entrée du convertisseur A/N provoquées par le changement de mode (phase de maintien ↔ phase d’acquisition) l’échantillonneur – bloqueur. Deuxièmement elle permet un découplage entre la sortie de l’amplificateur opérationnel et la charge capacitive afin de garder une marge de phase suffisante (stabilité). Les deux couples RS , CF permettent de symétriser les transitoires de courant. Le condensateur CF est utilisé comme réservoir de charges. De plus ils forment des filtres passe-bas limitant le bruit généré par l’amplificateur opérationnel de l’étage d’adaptation. Les valeurs de ces composants sont optimisées par mesure lors de la validation du circuit. Le data sheet du convertisseur A/N donne souvent des valeurs nominales pour RS et CF . Il existe donc beaucoup de paramètres à choisir pour réaliser un étage d’adaptation comme par exemple la ou les tensions d’alimentation, la plage du mode commun sur l’entrée, la plage de tension sur la sortie, le temps de stabilisation de la tension lors d’un transitoire de courant sur la sortie (settling time). Ce dernier paramètre dépend du temps d’acquisition de l’échantillonneur – bloqueur. La Figure 6-3 donne, au moyen d’un exemple, un certain nombre d’indications intéressantes. — La tension de mode commun sur les entrées de l’amplificateur opérationnel vaut 1V et est constante. — La tension de sortie de l’amplificateur opérationnel se situe dans la plage [0V . . . +4V]. Page 98 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 — l’amplificateur opérationnel doit être alimenté en « dual supply » pour permettre à la sortie d’atteindre 0V. — La plage de tension sur l’entrée analogique VINA est comprise entre 0V et 4V. — Le convertisseur A/N est alimenté en unipolaire « single supply ». La tension minimum d’entrée est donc égale à la tension d’alimentation inférieure (0V). Figure 6-3 : Etage d’adaptation pour convertisseur A/N avec entrées mode commun (II) Certains convertisseurs A/N peuvent être configurés de manière à offrir une plage de conversion centrée par rapport aux tensions d’alimentation. La Figure 6-4 illustre un tel convertisseur. Dans ce cas l’amplificateur opérationnel peut être alimenté en « single supply » et toute la plage de conversion du convertisseur A/N est exploitée. Il faut néanmoins faire attention, si la tension VDD est supérieure à la tension VCC , l’entrée analogique du convertisseur A/N doit être protégée (par une diode Schottky par exemple). Figure 6-4 : Etage d’adaptation pour convertisseur A/N avec entrées mode commun (III) Sorties balancées Lors de l’utilisation de convertisseur A/N a entrées analogiques différentielles, les sorties de l’étage d’adaptation doivent être balancées. La Figure 6-5 illustre le cas d’un étage d’adaptation HEIG-VD / iAi / Maurizio TOGNOLINI Page 99 sur 178 Cours SEL2 - r1.5 - 15.09.2014 constitué de deux amplificateurs opérationnels. Le premier en montage à gain positif avec décalage de la tension de sortie de VREF , le second en montage inverseur avec le même décalage de tension. Figure 6-5 : Etage d’adaptation pour convertisseur A/N avec entrées différentielles (I) Les amplificateurs opérationnels sont alimentés en « dual supply » toutefois il serait possible de se contenter d’une seule alimentation. Si les tensions d’alimentation VDD et VCC sont égales, non seulement la plage de conversion du convertisseur A/N est couverte mais les entrées analogiques ne devront pas être protégées. 6.1.2.2 Entrées différentielles Sortie mode commun La Figure 6-6 montre le cas d’un étage d’adaptation avec entrées différentielles et sortie mode commun. La tension d’alimentation supérieure de l’amplificateur opérationnel est identique à celle du convertisseur A/N. Aucune protection n’est donc nécessaire sur l’entrée analogique. Figure 6-6 : Etage d’adaptation pour convertisseur A/N avec entrées mode commun (II) Sorties balancées L’utilisation d’un étage d’adaptation avec entrées différentielles et sorties balancées couplées à un convertisseur A/N avec entrées analogiques différentielles permet une excellente réjection du mode commun. Page 100 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 6-7 : Etage d’adaptation pour convertisseur A/N avec entrées différentielles (II) La Figure 6-8 illustre le cas d’un étage d’adaptation réalisé à l’aide d’un amplificateur différentiel avec sorties balancées. Les tensions d’entrées sont unipolaires, la plage du convertisseur A/N est également unipolaire. Une seule alimentation est par conséquent suffisante. Figure 6-8 : Etage d’adaptation pour convertisseur A/N avec entrées différentielles (III) HEIG-VD / iAi / Maurizio TOGNOLINI Page 101 sur 178 Cours SEL2 - r1.5 - 15.09.2014 6.1.3 Effet des capacités commutées 6.1.3.1 Cas des multiplexeurs analogiques Lorsqu’un convertisseur A/N possède plusieurs entrées analogiques, ces dernières passent par un multiplexeur avant d’être couplées à un échantillonneur – bloqueur. Les entrées analogiques sont donc converties séquentiellement. Lorsqu’une entrée est sélectionnée, la sortie de l’amplificateur de l’étage d’adaptation est connectée à un condensateur de quelques picofarads, la tension aux bornes du condensateur étant initialement fixée par le canal précédent. Ce brusque changement de charge, ajouté au fait que les amplificateurs opérationnels sont sensibles du point de vue de leur stabilité aux charges capacitives (réduction de la marge de phase), provoque un phénomène transitoire sur la tension de sortie qui peut conduire à une erreur de conversion. Cette erreur est directement dépendante de la tension du canal précédent. Il y a donc un couplage entre canaux. La Figure 6-9 illustre ce couplage. En effet lorsque de la conversion du premier canal, S1 est fermé (phase d’acquisition) puis ouvert (phase de maintien). Les condensateurs CS1 et CS2 ont tous deux une tension V1 à leurs bornes. Lors de la fermeture de S2 , les tensions aux bornes des condensateurs CS1 et CS2 doivent brusquement passer de V1 à V2 . L’amplificateur opérationnel doit fournir ou absorber un courant impulsionnel d’autant plus important que le temps de charge est court. Pour pouvoir assurer une conversion correcte, il faut donc que le temps de fermeture de S2 soit suffisamment long. Figure 6-9 : Couplage entre canaux de mesure La Figure 6-10 montre la tension à la sortie de l’amplificateur opérationnel (oscilloscope). On voit que le phénomène transitoire est une oscillation amortie. L’écart initial de tension est de l’ordre de 250mV. Pour une conversion A/N de 12 bits et une tension de référence de 4V, la quantification de la tension d’entrée est de l’ordre du millivolt. Il faudra donc attendre plus de 50 ns pour éviter le couplage entre les deux canaux Page 102 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 6-10 : Transitoire de tension sur l’entrée du multiplexeur En ajoutant un réseau RS , CF , sous la forme d’un filtre passe-bas, il est possible d’une part de profiter d’un transfert de charges entre le condensateur CF et les condensateurs CS et d’autre part de découpler la charge capacitive vue par la sortie des amplificateurs opérationnels. Figure 6-11 : Limitation du couplage entre canaux de mesure Le Figure 6-12 montre qu’il n’y a plus d’oscillations. L’excursion de tension initiale est de l’ordre de 30mV, soit presque 10 fois inférieurs à une connexion directe des sorties des amplificateurs opérationnels aux entrées du multiplexeur HEIG-VD / iAi / Maurizio TOGNOLINI Page 103 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 6-12 : Transitoire de tension sur l’entrée du multiplexeur 6.1.3.2 Cas des échantillonneurs – bloqueurs Convertisseur à redistribution de charges La Figure 6-13 illustre le cas de l’entrée d’un convertisseur à redistribution de charges. L’entrée est constituée d’une charge constante de 4pF en parallèle avec une charge soit infinie (phase de maintien) soit composée d’une résistance en série avec un condensateur (phase d’acquisition). La charge du condensateur CM est nulle lors de la transition phase de maintien → phase d’acquisition. L’amplificateur de l’étage d’adaptation doit donc être capable de fournir un courant important sur sa sortie pour pouvoir charge le condensateur CM pendant la phase d’acquisition. Figure 6-13 : Convertisseur A/N CMOS à redistribution de charges Page 104 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Echantillonneur – bloqueur pour convertisseur A/N CMOS La Figure 6-14 montre le cas d’un échantillonneur – bloqueur CMOS. Dans ce cas l’l’amplificateur opérationnel de l’étage d’adaptation doit être en mesure de charger dans un temps très court les condensateurs CS . Ce type d’échantillonneur fait l’objet d’une description détaillée dans le chapitre 7 – Echantillonneurs – bloqueurs. Figure 6-14 : Echantillonneur – bloqueur CMOS pour entrées différentielles HEIG-VD / iAi / Maurizio TOGNOLINI Page 105 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Page 106 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 7 Les échantillonneurs - bloqueurs 7.1 7.1.1 Introduction Généralité L’échantillonneur – bloqueur (SHA : Sample and Hold Amplifier) est un élément critique de la chaîne de conversion analogique – numérique. Il permet de mémoriser l’amplitude d’un signal analogique pendant la durée nécessaire à la réalisation de diverses opérations au niveau du convertisseur A/N. Une dégradation d’un composant constituant l’échantillonneur – bloqueur peut affecter de manière inacceptable les performances de ce dernier. Lorsqu’un SHA est utilisé dans une chaîne de conversion A/N, les performances du SHA sont critiques sur l’ensemble des performances dynamiques. En principe, le SHA fait partie intégrante du convertisseur A/N. Comprendre sa structure et son comportement est essentiel pour comprendre les performances dynamiques des convertisseurs A/N. 7.1.2 Fenêtre d’échantillonnage Le temps de conversion d’un convertisseur A/N dépend notamment du procédé de conversion utilisé, de la résolution et de la consommation de puissance tolérée. Durant le cycle de conversion, la plupart des convertisseurs A/N font plusieurs fois appel à la grandeur d’entrée uin à convertir. Si cette valeur n’a pas été mémorisée et figée à l’entrée du convertisseur durant tout le cycle de conversion, elle peut varier de façon significative et affecter gravement la qualité du résultat. L’erreur associée s’appelle « l’erreur d’ouverture ». Pour un signal sinusoïdal, l’erreur maximale d’ouverture se situe autour du passage par zéro et vaut : ∆u = Ûin · ω · ∆T 7.1 Cette erreur doit rester inférieure à 1LSB, c’est-à-dire à [2Ûin /2n ]. Le temps d’ouverture maximum doit donc être inférieur à ∆T max < 1 2n · π · f 7.2 Par exemple pour un signal sinusoïdal de fréquence f=10kHz et une précision de 10 bits, on obtient ∆T<32ns. Cette performance dépasse les possibilités de la majorité des convertisseurs actuels. HEIG-VD / SEL2/ M.Tognolini Page 107 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 7-1 : Conversion A/N d’un signal sinusoïdal Pour résoudre ce problème de performance, la solution est d’utiliser un échantillonneur – bloqueur (Sample&Hold) en amont du convertisseur. Dès lors, la seule exigence à respecter est celle du théorème d’échantillonnage, c’est-à-dire que la fréquence d’échantillonnage doit être égale au moins à deux fois la fréquence maximale du signal à échantillonner. Pour l’exemple ci-dessus, le temps de conversion maximum devient dans ce cas 50µs (1/2f), ce qui est facilement réalisable 7.1.3 Opération de base de l’échantillonneur – bloqueur 7.1.3.1 Topologie de l’échantillonneur – bloqueur Les échantillonneurs – bloqueurs ont en commun quatre composants majeurs. — — — — L’amplificateur (buffer) d’entrée. L’élément (condensateur) de stockage d’énergie. Le commutateur (switch) analogique. L’amplificateur (buffer) de sortie. Figure 7-2 : Schéma de base d’un SHA Page 108 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Le cœur du SHA est le condensateur de stockage. Le buffer d’entrée est un amplificateur à transconductance présentant une grande impédance d’entrée et une sortie en courant pour la charge du condensateur. Figure 7-3 : Sources d’erreurs des SHA En mode acquisition (track mode), la tension aux bornes du condensateur CM suit la tension d’entrée avec un petit retard et une bande passante limitée. Dans le mode maintien, le commutateur analogique est ouvert et la tension aux bornes du condensateur reste constante et égale à la tension d’entrée juste avant l’ouverture du commutateur. Le buffer de sortie présente une impédance d’entrée très élevée de manière à ne pas décharger le condensateur. En fonctionnement, la commande d’échantillonnage passe alternativement du mode acquisition au mode maintien. Quatre groupes de spécifications décrivent les opérations de bases des SHA. Il s’agit du mode d’acquisition, de la transition entre les modes d’acquisition et de maintien, du mode de maintien et de la transition entre les modes de maintien et le mode d’acquisition. Les paragraphes suivants décrivent de manière succincte les 4 modes du SHA. 7.1.3.2 SHA en mode d’acquisition (track mode) En mode d’acquisition le SHA n’est rien d’autre qu’un amplificateur opérationnel. Les spécifications statiques et dynamiques sont donc similaires à celles d’un amplificateur. Les plus importantes sont l’offest (offset), le gain (gain), les non linéarités (nonlinearity), la largeur de bande (bandwidth), la vitesse de variation de la tension de sortie (slew rate), le temps pour atteindre la bonne valeur de sortie (settling time) les distorsions (distorsion) et le bruit (noise). Toutefois la distorsion et le bruit sont plus importants dans le mode de maintien. 7.1.3.3 Transition entre mode d’acquisition et mode de maintien (track to hold mode) Lorsque le SHA passe du mode d’acquisition au mode de maintien, il y a une injection de charge en provenance des commutateurs (analogue switches) dans le condensateur de maintien, modifiant la tension à ces bornes. Il y a donc apparition d’un décalage (pedestal error) sur la sortie du SHA. Ce décalage, s’il est contant, peut être corrigé par calibration. Si le décalage varie selon une fonction non linéaire on l’attribuera à une distorsion dans le mode de maintien. Le décalage peut être réduit en augmentant la valeur du condensateur de maintien. Cette augmentation provoquera une augmentation du temps d’acquisition, une diminution de la bande passante et une diminution du « slew rate ». HEIG-VD / iAi / Maurizio TOGNOLINI Page 109 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 7-4 : Sources d’erreurs lors de la transition entre le mode d’acquisition et le mode de maintien Le temps du transitoire de tension provoqué par la transition entre les modes d’acquisition et de maintien (hold mode settling time) dépend de la marge d’erreur admise sur la valeur finale. La propriété dynamique essentielle d’un SHA est sa capacité à isoler le condensateur de maintien de l’entrée. L’intervalle de temps permettant de réaliser cette fonction est appelée temps d’ouverture (aperture time) La valeur réelle de la tension aux bornes du condensateur de maintien est fonction du comportement dynamique du signal d’entrée et du temps d’ouverture du commutateur. Figure 7-5 : Définition des paramètres temporels La valeur réelle de la tension qui est maintenue à la fin de la transition entre le mode d’acquisition et le mode de maintien est fonction du niveau du signal d’entrée et de l’erreur introduite par l’opération de commutation elle-même. La Figure 7-6 montre ce qui se passe lorsque le signal de commande du commutateur passe d’état d’acquisition à l’état de maintien pour un signal d’entrée variant selon une rampe. Pour des raisons de clarté, l’erreur de décalage et le transitoire d’ouverture du commutateur ne sont pas pris en compte. Page 110 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 7-6 : Détails sur la transition entre mode d’acquisition et mode de maintien En première approximation, on suppose que la valeur finale de la tension aux bornes du condensateur de maintien CM est égale à la valeur moyenne du signal applique à l’entrée du commutateur sur l’intervalle de temps (ta ) d’ouverture du commutateur analogique. On peut assimiler le temps de retard d’ouverture du commutateur (tdd ), le temps nécessaire à l’ouverture (ta ) et le temps de propagation du signal analogique dans le commutateur (tda ) à un temps de retard équivalent (te ) (effective aperture delay time) selon la relation : 1 te = tdd − tda + ta 2 7.1.3.4 7.3 SHA en mode de maintien (hold mode) Durant le mode de maintien, les imperfections du condensateur de maintien, du commutateur analogique et du buffer de sortie provoquent des erreurs. Si un courant de fuite circule dans le condensateur, ce dernier voit sa charge varier et par conséquent la tension à ses bornes ne restera pas constante. Cet effet connu sous le nom de « droop » est exprimé en V/µs. Figure 7-7 : Mode de maintien La variation acceptable de la tension aux bornes du condensateur de maintien ne doit pas excéder ½ LSB durant la conversion A/N. Les courants de fuites dans les jonctions polarisées en inverse (commutateur analogique CMOS, ou grille des amplificateurs à entrée FET) double tout les 10°C. L’effet des courants de fuite peut être diminué en augmentant la valeur du condensateur de maintien. Dans ce cas, le temps d’acquisition est aussi augmenté et par conséquent la bande passante est diminuée. Les courants de fuite dans les PCB peuvent être fortement diminués en plaçant un anneau de garde autour des conducteurs sensibles. Cet anneau de garde doit avoir le même potentiel que le conducteur dont on veut limiter les courants de fuite. HEIG-VD / iAi / Maurizio TOGNOLINI Page 111 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 7-8 : Garde pour dimuntion du courant de fuite Dans les applications faisant intervenir un amplificateur en montage non-inverseur, l’anneau de garde est connecté à l’entrée (-) de l’amplificateur sachant que les deux entrées de l’amplificateur on le même potentiel en fonctionnement normal. L’anneau de garde doit se trouver sur plusieurs couches du PCB si c’est nécessaire. Il peut également avoir la forme d’un plan sur les couches adjacentes. Une autre caractéristique du condensateur de maintien peut avoir un effet important. Cet effet est connu sous le nom d’absorption de charge par le diélectrique (dielectric absorption or soakage or dielectric hysteresis). En effet la pratique montre que si un condensateur est chargé puis déchargé, le diélectrique restitue une certaine quantité de charges. Ce phénomène peut sérieusement dégrader les performances du SHA en introduisant une erreur sous la forme d’un décalage de tension de plusieurs dizaines de millivolt. La Figure 7-9 montre un modèle technologique simplifié du condensateur prenant en compte les phénomènes d’absorption du diélectrique. La résistance Risol en parallèle avec le condensateur C représente la résistance d’isolation (insulation resistance) ou le courant de fuite (leakage). La résistance RESR (equivalent series resistance) représente la résistance des connexions et des feuilles conductrices du condensateur. L’inductance LESL (equivalent series inductance) modélise les inductances des pattes du condensateur ainsi que celle des feuilles conductrices. Finalement la résistance RDA et le condensateur en série CDA permettent de modéliser les phénomènes d’absorption du diélectrique. Pour une modélisation plus complexe, il peut être judicieux de déterminer plusieurs couple {RDA , CDA } en parallèle avec pour chaque couple une constante de temps différente. Figure 7-9 : Modèle technologique simplifié du condensateur Le phénomène d’absorption du diélectrique peut être mis en évidence à l’aide du montage présenté à la Figure 7-10. Page 112 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 7-10 : Mise en évidence du phénomène d’absorption La Figure 7-11 montre le résultat de cette mesure. Le délai de fermeture des commutations analogiques est de l’ordre de 300ns. Lorsque S1 est fermé (ON), la tension de sortie de l’amplificateur opérationnel prend la valeur de la tension de l’entrée V1 . Lors de la commande simultanée d’ouverture de S1 (OFF) avec la fermeture de S2 (ON), il y a un phénomène transitoire (1) car les commutateurs se trouvent pendant un court instant les deux ouverts. On voit donc une augmentation de tension due à la restitution des charges absorbée par le diélectrique. Lors de l’ouverture de S2 (OFF), on voit après une phase transitoire (2) un décalage de la tension aux bornes du condensateur. Figure 7-11 : Mise en évidence du phénomène d’absorption Les condensateurs électrolytiques ou certains types de condensateurs céramiques ont non seulement des courants de fuite élevés mais également une forte absorption de charge par le diélectrique. Par contre les condensateurs avec des diélectriques en feuilles de mica, polystyrène et polypropylène ont des caractéristiques compatibles avec les exigences des échantillonneurs – bloqueurs. HEIG-VD / iAi / Maurizio TOGNOLINI Page 113 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Polystyrène Polypropylène Téflon Polycarbonate Polyester 0.001% à 0.02% Bon marché Décalage faible Stabilité en température Température max 85°C Grande taille Grand ESL 0.001% à 0.02% Bon marché Décalage faible Stabilité en température Large plage de valeurs Température max 105°C Grande taille Grand ESL 0.003% à 0.02% Décalage faible Stabilité en température Température max 125°C Large plage de valeurs Cher Grande taille Grand ESL 0.1% 0.3% à 0.5% Bon marché Stabilité en température Grande taille Limité à CA/N 8 bits Température d’utilisation Grand ESL Large plage de valeurs Grande taille Température d’utilisation Limité à CA/N 8 bits Faible ESL (empilage) Grand ESL (conventionnel) NPO céramique < 0.1% Bon marché Petite taille Stabilité en température Précision Faible ESL Monolithique céramique >0.2% Bon marché Petite taille Faible ESL Peu stable Grand décalage Peu de perte en HF Faible ESL Stabilité en température Précision Cher Assez grande taille Faibles valeurs (≤10nF) Mica >0.003% Electrolytique aluminium Electrolytique tantale Très grand Très grand Grande valeur Courant élevé Tension élevé Grande valeur Courant élevé Tension élevé Faibles valeurs (≤10nF) Courant de fuite Polarisé Peu stable, peu précis Grand ESL Cher Courant de fuite Polarisé Peu stable, peu précis Grand ESL Tableau 7-8 : Comparaison entre diverses technologies de condensateurs Un autre phénomène peut avoir une influence sur le comportement des SHA, il s’agit du couplage capacitif (feedthrough) entre l’entrée et la sortie du SHA. Les grandeurs d’influence sont l’amplitude et la fréquence de la partie AC du signal. Si l’amplitude résultante de sortie est supérieure à ½ LSB, la conversion A/N sera entachée d’une erreur. 7.1.3.5 Transition entre mode de maintien et mode d’acquisition Lors d’une transition du mode de maintien au mode d’acquisition, la tension aux bornes du condensateur de maintien doit passer de la valeur d’acquisition précédente à la valeur actuelle de la tension d’entrée. L’écart de tension peut dans le cas extrême peut être égale à la plage de conversion. Le temps d’acquisition du signal est défini comme le temps compris entre le 50% de l’amplitude du signal de commande du commutateur analogique et le point à la tension de sortie est inférieure à une plage d’erreur autour de la Page 114 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 valeur finale. Cette plage est en générale fixée entre 0.1% et 0.01% de l’amplitude finale du signal de sortie. En pratique le temps d’acquisition dépend principalement du temps de charge du condensateur. On admet que le temps d’établissement (settling time) du buffer de sortie est négligeable. 7.1.4 Architectures des SHA 7.1.4.1 Généralités Comme pour les amplificateurs opérationnels, il existe une multitude d’architectures pour les SHA. Ce paragraphe donne une description sommaire des plus populaires. L’architecture la plus simple est illustrée à la Figure 7-2. Le signal d’entrée est appliqué au commutateur analogique par l’intermédiaire d’un buffer. Le commutateur analogique peut être en technologie CMOS, FET ou bipolaire, il est contrôlé par un circuit nommé driver. La tension aux bornes du condensateur de maintien est accessible à la sortie du SHA après passage au travers d’un buffer. Il s’agit d’un SHA en boucle ouverte car le commutateur analogique n’est pas à l’intérieur d’une boucle de contre-réaction. La Figure 7-12 montre une architecture ou le commutateur est constitué d’un pont de diodes. Dans le mode d’acquisition, le courant I circule au travers du pont de diodes D1 , D2 , D3 et D4 . Pour des variations rapides de la tension d’entrée, le condensateur de maintien est chargé ou déchargé avec un courant constant I. Par conséquent, la variation maximum de la tension aux bornes du condensateur de maintien est égale à I/CM . En inversant le courant I aux extrémités du pont de diodes, le circuit se trouve dans le mode de maintien. En polarisant le point milieu du pont de diode à la valeur de la tension de sortie (tension aux bornes du condensateur de maintien), le mode commun et la distorsion du signal d’entrée est minimisée. Figure 7-12 : SHA à pont de diodes La tension inverse aux bornes du pont de diodes est égale à la tension directe des diodes D5 et D6 ajoutée à la tension aux bornes des résistances R5 et R6 dans lesquelles circule le courant I. Ce circuit est extrêmement rapide, d’autant plus si les buffers d’entrée et de sortie sont des suiveurs en boucle ouverte et les diodes des diodes Schottky. La Figure 7-13 montre dans le détail un SHA à pont de diodes. HEIG-VD / iAi / Maurizio TOGNOLINI Page 115 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 7-13 : SHA à pont de diodes (détail) Le circuit illustré à la Figure 7-14 représente un design classique d’un SHA en boucle fermée utilisé dans un grand nombre de convertisseur A/N en technologie CMOS. Comme les commutateurs travaillent toujours avec un point à la masse (réelle ou virtuelle), aucun mode commun ne les traverse. Le commutateur S2 est utilisé pour maintenir une impédance d’entrée constante et empêche un couplage entre le signal d’entrée et le signal de sortie en mode de maintien. En mode d’acquisition la fonction de transfert du SHA est déterminée par l’amplificateur, le commutateur n’introduit pas d’erreur DC car il est à l’intérieur d’une boucle de contre réaction. Figure 7-14 : Détails sur la transition entre mode d’acquisition et mode de maintien 7.1.4.2 SHA interne à un convertisseur A/N Certains convertisseurs A/N CMOS ont un échantillonneur – bloqueur tel qu’illustré à la Figure 7-15. L’état des commutateurs analogiques correspond au mode d’acquisition. La fréquence d’ouverture et de fermeture de commutateur est égale à la fréquence d’échantillonnage du signal. Les condensateurs Cp de 16pF représentent les condensateurs parasites équivalents des commutateurs analogiques. Les condensateurs CS de 4pF sont les condensateurs d’acquisition et les condensateurs CM de 4pF également sont les condensateurs utilisés pour la mémorisation analogique de la tension d’entrée en mode maintien. Cet échantillonneur – bloqueur, bien que complètement différentiel, peut être utilisé en mode commun. Néanmoins les performances maximales sont obtenues en utilisant le mode différentiel à l’entrée et le mode balancé en sortie. Page 116 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 7-15 : Détails sur la transition entre mode d’acquisition et mode de maintien En mode acquisition (S1 , S2 , S4 , S6 fermés et S3 , S5 , S7 ouverts) la tension différentielle d’entrée est appliquée aux bornes des condensateurs Cs . QCS1 = CS (Vin (+) − V0 (+)) = CS (Vin (+) − V0CM ) QCS2 = CS (Vin (−) − V0 (−)) = CS (Vin (−) − V0CM ) 7.4 Lorsque le SHA entre en mode de maintien (S1 , S2 , S4 , S6 ouverts et S3 , S5 , S7 ouverts), la charge contenue dans les condensateurs CS est transférée dans les condensateurs CM . QCM1 = CM V0 (+) = CS (Vin (+) − V0CM )?} QCM2 = CM V0 (−) = CS (Vin (−) − V0CM )?7.5 rbra et par conséquent ⇒ V0 (+) − V0 (−) = CS (Vin (+) − Vin (−)) CM 7.6 En valeur moyenne, l’impédance d’entrée est une résistance de quelques kΩ pour une fréquence d’échantillonnage de 10Ms/s. Par contre les charges ou décharges quasi-instantanées des condenseurs d’entrée CS demandent un certain nombre de précaution sur le circuit placé à l’entrée du SHA. 7.1.4.3 Fonctionnement avec recouvrement Lorsque le signal à mesurer présente des transitions rapides, telles qu'on les trouvent dans un système à multiplexeur où les mesures successives sont prises sur des canaux différents, il faut tenir compte des temps d'établissement des amplificateurs et des filtres placés entre le multiplexeur et l'échantillonneur. La durée minimale de la phase d'acquisition s'en trouve augmentée. HEIG-VD / iAi / Maurizio TOGNOLINI Page 117 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 7-16 : Entrées analogiques multiplexées On peut alors profiter de l'isolation entre l'entrée et la sortie de l'échantillonneur pendant la période de mémorisation. Page 118 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 7-17 : Multiplexage des signaux analogiques d'entrées Si on synchronise les transitions du signal à mesurer avec le début de cette période, l'établissement des éléments de la chaîne de mesure peut se faire en même temps que la conversion de l'échantillon précédent. La durée de conversion est généralement suffisamment longue pour que le signal à l'entrée de l'échantillonneur soit correctement établi. Une augmentation de la durée d'acquisition n'est plus nécessaire dans ce cas. On appelle fonctionnement avec recouvrement (overlapping mode) ce mode d'utilisation. HEIG-VD / iAi / Maurizio TOGNOLINI Page 119 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Page 120 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 8 Convertisseurs Numérique – Analogique 8.1 8.1.1 Convertisseur potentiométrique Fonctionnement 2 résistances d’égales valeurs sont connectées en série entre la tension de référence Uref et la terre. Elles permettent de générer 2n -1 niveaux intermédiaires répartis à intervalles réguliers entre Uref et le zéro de référence de l’électronique. Le réseau de commutateurs commandés par les n bits du mot binaire d’entrée permet d’appliquer le niveau de tension adéquat à l’entrée d’un suiveur qui délivre le signal analogique de sortie. L’équation de la caractéristique de transfert est n uout = 1 · Uref dn−1 · 2n−1 + dn−2 · 2n−2 + ... + d1 · 21 + d0 · 20 2n 8.1 Figure 8-1 : Schéma de principe du convertisseur potentiométrique (3 bits, LSB : d0 ) HEIG-VD / SEL2/ M.Tognolini Page 121 sur 178 Cours SEL2 - r1.5 - 15.09.2014 8.1.2 Avantage Les transistors MOS sont bien adaptés à la réalisation de commutateurs, la résistance RON n’influence pas la précision car l’impédance d’entrée de l’amplificateur monté en suiveur est très grande (>1010 Ω). 8.1.3 Inconvénient Le nombre prohibitif de composants. En effet pour un convertisseur N/A de 8 bits, il faut 256 résistances (nombres de niveaux) et 255 commutateurs (nombre d'intervalles). 8.2 8.2.1 Convertisseur à résistances pondérées Fonctionnement Le convertisseur à résistances pondérées fonctionne comme un additionneur analogique à n entrées avec des résistances de valeurs pondérées suivant les puissances successives de 2. 8.2.2 Système à commutation de tensions L’extrémité supérieure de chaque résistance est connectée soit à Uref , soit à la masse (0V de l'électronique). Une résistance n’est donc parcourue par un courant que si le commutateur commandé par le bit correspondant est en position Uref (bit à 1). La somme des courants est transformée en tension par la résistance de contre-réaction R0 . Figure 8-2 : Schéma de principe du convertisseur à résistances pondérées (Système à commutation de tensions) 8.2.3 Système à commutation de courants L’extrémité inférieure de chaque résistance est connectée soit à la masse réelle soit à la masse virtuelle. Chaque résistance est donc parcourue en permanence par un courant constant que le commutateur commandé par le bit correspondant dirige soit vers la masse réelle (bit à 0), soit vers la masse virtuelle (bit à 1). La somme des courants dirigés vers la masse virtuelle est transformée en tension par la résistance R0 Dans les deux cas l’équation caractéristique de transfert est u0 = −Uref · R0 · d0 · 20 + d1 · 21 + d2 · 22 + ... + dn−1 · 2n−1 R 8.2 La plage de sortie vaut 0 ≤ |u0 | ≤ Uref · Page 122 sur 178 R0 R · (2n − 1) 8.3 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 8-3 :Schéma de principe du convertisseur à résistances pondérées (Système à commutation de courants) En pratique la commutation de courant est préférée à la commutation de tension pour des raisons de rapidité. En effet, comme la tension du nœud commuté ne change pas, on évite les délais et autres phénomènes transitoires liés à la charge et la décharge des capacités parasites 8.2.4 Limite technologique La précision de ce type de convertisseur dépend de celle du rapport des résistances et du maintien de ce rapport en fonction du temps et de la température. Or un rapport entre les valeurs extrêmes des résistances augmente très rapidement avec le nombre de bits. Par exemple, pour n=8 bits RLSB = 2n−1 = 128 RMSB 8.4 L’appariement des résistances est quasi-impossible en circuit intégré pour de tels écarts. La précision de RMSB doit être meilleure que 1/128ème pour que l’erreur de conversion reste inférieure à ±1LSB. La précision devient donc extrêmement difficile à garantir au-delà d’un certain nombre de bits (8 bits est la limite pratique pour ce type de convertisseur). Pour une conversion correcte, les commutateurs doivent avoir une caractéristique proche de celle du commutateur idéal, c’est-à-dire — pas de décalage de tension — résistance série négligeable Le transistor MOS s’apparente le mieux à cette définition, à condition de maintenir la résistance du canal à une valeur acceptable. Le transistor bipolaire, qui présente une tension de décalage (UBE ou Usat ), n'est pas utilisable comme commutateur de tension. Mais, par contre il permet la réalisation d’excellents commutateurs de courant. 8.3 8.3.1 Convertisseur à échelle R / 2R Fonctionnement du réseau R/2R en échelle La Figure 8-4 illustre un réseau R/2R en échelle de trois niveaux. Figure 8-4 : Réseau R / 2R en échelle HEIG-VD / iAi / Maurizio TOGNOLINI Page 123 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Il est possible de définir la valeur de chaque résistance vue par rapport aux points A, B, C, D, E, In Résistance vue à droite de A RA = 2R = 2R = 2R Résistance vue à droite de B RB = 2R//RA = 2R//2R = R Résistance vue à droite de C RC = R+RB = R+R = 2R Résistance vue à droite de D RD = 2R//RC = 2R//2R = R Résistance vue à droite de E RE = R+RD = R+R = 2R Résistance vue à droite de In RIn = 2R//RE = 2R//2R = R En chaque nœud du réseau, la branche venant de gauche (branches B, D et In) voit vers la droite une résistance équivalente de valeur R. Celle-ci se subdivise vers la droite (branche A, C et E) et vers le bas (branches A’, C’ et E’) en 2 résistances équivalentes de valeur 2R. Les courants dans les branches B, D et In se subdivisent donc systématiquement en deux courants égaux, l’un allant vers le bas et l’autre vers la droite, c’est-à-dire respectivement dans les branches A’, C’ et E’ vers le bas et A, C et E vers la droite. On a donc IA = IA0 = IB 2 ; IB = IC ; IIn 8 ; IC = IC 0 = IC = IC 0 = ID 2 ; ID = IE ; IE = IE 0 = IIn 2 8.5 ou encore IA = IA0 = IIn 4 ; IE = IE 0 = IIn 2 8.6 Pour les tensions UA0 = UIn 4 ; UC 0 = UIn 2 ; UE 0 = UIn 8.7 On voit donc que le courant d’entrée se réparti dans le réseau de manière pondérée en suivant les puissances de 2. De même, les tensions des différents nœuds internes du réseau correspondent à une subdivision pondérée suivant les puissances de 2 successives de la tension d’entrée. Ces propriétés, qui restent valables quelle que soit la taille du réseau (auquel on peut ajouter autant de cellules R/2R que l’on veut), sont mises à profit pour réaliser les différentes variantes de convertisseurs N/A décrites ci-après. Ici, seules 2 valeurs de résistances sont utilisées : R et 2R, ce qui réduit grandement les risques de mauvais appariement, très limitatifs dans le cas des résistances pondérées. Le seul inconvénient, relativement mineur, de cette approche par rapport au cas précédent est d’exiger un nombre double de résistances. 8.3.2 Convertisseurs N/A à échelle R/2R à commutation de courants Comme il a été noté dans le paragraphe précédent, le courant se subdivise en deux parties égales à chaque nœud. Le courant dans chaque branche est indépendant de la position des commutateurs puisque ceux-ci commutent entre la masse réelle et la masse virtuelle de l’amplificateur (pas de changement de tension aux bornes du réseau). Page 124 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 8-5 : Schéma de principe du convertisseur N/A à échelle R / 2R à commutation de courants De la Figure 8-5, on peut écrire les relations suivantes U0 = −R0 · I0 8.8 avec I0 = d0 · I 2n−1 + d1 · I 2n−2 + ... + dn−2 · I + dn−1 · I 2 8.9 et I= Uref 2·R 8.10 finalement R0 1 1 1 U0 = −Uref · · d0 · n−1 + d1 · n−2 + ... + dn−2 · + dn−1 · 1 2·R 2 2 2 8.11 La plage de conversion sera comprise entre les limites suivantes 0 ≤ |U0 | ≤ Uref · R0 1 · (1 − n ) R 2 8.12 Comme pour le cas du convertisseur à résistances pondérées, la commutation de courants est plus efficace du point de vue de la vitesse que la commutation de tensions. Pour ce type de convertisseur, les commutateurs sont réalisés comme le montre la Figure 8-7. HEIG-VD / iAi / Maurizio TOGNOLINI Page 125 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 8-6 : Commutateur CMOS La résistance à l'état passant RON du commutateur correspondant à dn-1 est de l'ordre de 20Ω. Pour une tension de référence de Uref =10V et des résistances de R=10kΩ, la chute de tension dans le commutateur est de 10mV. La résistance passante des commutateurs suivants est multipliée chaque fois par 2 de manière à assurer une chute de tension de 10mV pour chaque commutateur. Ce décalage de tension d'influence donc en rien la précision relative. 8.4 Convertisseur N/A à échelle R/2R à commutation de tensions Par rapport au convertisseur du même type mais à commutation de courants, on utilise dans ce cas l’autre extrémité du réseau R/2R Ici chaque résistance 2R est commutée soit à la masse (bit correspondant à « 0 »), soit à Uref (bit correspondant à « 1 »). L’étude du fonctionnement est basée sur le principe de superposition : on considère qu’une seule résistance 2R est connectée à la fois à Uref , tandis que toutes les autres sont à la masse, et on calcule la tension résultante à la sortie du réseau, c’est-à-dire à l’entrée du suiveur. Le résultat global sur la tension de sortie U0 s’obtient en faisant la somme des résultats partiels. Figure 8-7 : Schéma de principe du convertisseur N/A à échelle R / 2R à commutation de tensions Considérons que seule la résistance 2R de la branche i du réseau est connectée à Uref , toutes les autres étant connectées à la masse. Cette branche voit à sa droite une résistance 2R contre la masse et à sa gauche le reste du réseau. On simplifie le circuit en remplaçant toute la partie de droite par une simple résistance 2R en parallèle avec la branche i. Une première transformation "Thévenin → Norton" permet de remplacer la branche i (résistance 2R en série avec une source de tension Uref ) par une résistance 2R en parallèle avec une source de courant Uref /2R. Cette résistance et la résistance de même valeur qui remplace le circuit de droite sont en parallèle et n’en forment qu’une seule de valeur R. La seconde transformation "Norton → Thévenin" cette fois, permet de remplacer cette résistance R en parallèle avec la source de courant Uref /2R en série avec une résistance R. Cette résistance forme, avec la première résistance R série du reste du réseau (partie à gauche de la branche i), une nouvelle résistance 2R. On se retrouve donc exactement dans la même situation qu’au départ, c’est-à-dire avec une branche contenant une résistance 2R en série avec une source de tension, en parallèle avec une résistance 2R (suite de la partie de gauche du réseau), à ceci près que le problème a été déplacé d’un nœud vers la gauche et que la valeur de la source de tension a été divisée par deux. En répétant ces opérations le nombre de fois qu’il est nécessaire. On trouve finalement avec une résistance R en série avec une source de tension Uref /2n-i connectées entre l’entrée du suiveur de tension et la masse. Page 126 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 La contribution à la tension totale de sortie de la seule source de tension Uref connectée à la branche i du réseau R/2R vaut donc Uref /2n-i . Figure 8-8 : Transformation pour l’étude du fonctionnement Globalement, l’équation de la fonction de transfert du convertisseur N/A est donc : U0 = Uref · d0 d1 dn−2 dn−1 + n−1 + ... + 2 + n 2 2 2 2 8.13 La résolution est définie par ULSB = Uref 2n 8.14 enfin la plage de conversion sera comprise entre les limites suivantes 0 ≤ U0 ≤ Uref · (1 − 8.5 1 ) 2n 8.15 Convertisseur N/A à échelle R/2R à commutation de courant Ici encore, l’étude de fonctionnement se fait en appliquant le principe de superposition : on considère qu’une seule source de courant est connectée à un nœud du réseau R/2R, on calcule la tension qu’elle provoque à la sortie du réseau (entrée du suiveur), puis on répète l’opération pour chaque nœud du réseau. L’équation de la caractéristique de transfert du convertisseur N/A s’obtient en effectuant la somme de toutes ces contributions. HEIG-VD / iAi / Maurizio TOGNOLINI Page 127 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 8-9 : Schéma de principe du convertisseur N/A à échelle R/2R à commutation de sources de courant Lorsqu’on applique une source de courant IR entre la terre et un nœud i quelconque du réseau, celle-ci voit : la résistance 2R contre la masse de la partie du réseau situé à la droite du nœud i, la résistance 2R contre la masse de la partie du réseau situé à droite du nœud i, la résistance 2R contre la masse de la branche verticale du réseau connectée à ce même nœud et le reste du réseau à sa gauche. On simplifie le problème en considérant que les deux résistances 2R contre terre n’en constituent qu’une seule de valeur R. Figure 8-10 : Transformation pour l’étude du fonctionnement La transformation "Norton → Thévenin" permet de remplacer cette résistance et la source de courant IR qui lui est parallèle par une résistance R en série avec une source de tension U=R·IR . Ces deux éléments apparaissent en série avec la première résistance R vue à gauche du nœud i (résistance entre les nœuds i et i+1). On déplace le problème d’un nœud vers la gauche en considérant que les deux résistances R n’en forment q’une de valeur 2R contre la masse, en parallèle avec une source de courant IR /2. L’élément suivant de la partie du réseau qui se trouve à gauche est aussi une résistance 2R contre la masse. Il ne reste donc plus qu’une résistance R contre terre en parallèle avec la source de courant. On se retrouve donc dans la même situation qu’au départ, mais déplacée d’un nœud plus à gauche et avec une source de courant réduite de moitié. En répétant ces opérations le nombre de fois qu’il est nécessaire, on se retrouve finalement avec une résistance R en parallèle avec une source de courant IR /2n-(i+1) connectées entre l’entrée du suiveur de tension et de la masse. La contribution à la tension totale de sortie de la source de courant IR connectée au nœud i du réseau R/2R vaut donc R·IR /2n-(i+1) . Globalement, l’équation de la fonction de transfert du convertisseur N/A est donc : Page 128 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 U0 = R · IR · d0 2n−1 + d1 2n−2 + ... + dn−2 + dn−1 2 8.16 La résolution est définie par ULSB = R · IR 2n−1 8.17 enfin la page de conversion sera comprise entre les limites suivantes 0 ≤ U0 ≤ R · IR · 8.6 8.6.1 2n − 1 2n−1 8.18 Convertisseur à sources de courant pondérées Fonctionnement Le principe de fonctionnement est basé sur la commutation de sources de courant dont les valeurs sont pondérées suivant les puissances croissantes successives de deux. Les ordres de commutations sont réalisés au moyen des bits d’une grandeur de commande binaire d’entrée. Les sources de courant ainsi commandées débitent sur une charge résistive qui effectue une conversion courant-tension Figure 8-11 : Principe du convertisseur N/A à sources de courant pondérées Les sources de courant pondérées peuvent être réalisées à l’aide de transistors bipolaires connectés en miroirs de courants de rapport croissant suivant les puissances successives de deux (mise en parallèle de plusieurs transistors). Figure 8-12 : Réalisation de sources de courant pondérées En général on utilise une représentation simplifiée de ces sources de courant pondérées HEIG-VD / iAi / Maurizio TOGNOLINI Page 129 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 8-13 : Représentation simplifiée de sources de courant pondérées Cette version de base des sources de courant limitées à des rapports de l’ordre de 8 (4 bits), en raison de la limite d’appariement des tensions UBE des transistors (le courant dépend de UBE de façon exponentielle). Une première version améliorée des sources de courant pondérées est de placer des résistances pondérées en puissance de deux dans les émetteurs des transistors, afin de s’affranchir des variations des tensions UBE Figure 8-14 : Sources de courant avec résistances pondérées Les rapports de courant ainsi obtenus sont plus précis, mais subissent les même limitations que les réseaux de résistances pondérées : l’appariement devient critique pour des rapports élevés. Une autre limitation, qui intervient en fait avant la précédente, est la surface prohibitive occupée par un grand nombre de transistors et de résistances en parallèle. Pour 8 bits par exemple, le dernier bloc serait constitué de 128 transistors élémentaires. Une seconde amélioration peut être apportée en remplaçant les résistances pondérées par un réseau R/2R en échelle. Figure 8-15 : Sources de courant pondérées avec réseau R/2R Comme précédemment, la taille de chaque transistor est proportionnelle au courant qui le traverse. Les tensions UBE sont donc bien toutes identiques, de même que les tensions d’émetteurs, ce qui assure la pondération correcte des courants dans les branches du réseau R/2R. Toutefois, la taille pour un grand nombre de bits demeure importante. La résistance de terminaison du réseau est aussi connectée à un transistor afin que son extrémité soit au même potentiel que les extrémités des autres résistances 2R. Lorsque le nombre de bits est élevé, le convertisseur à sources de courant pondérées peut être segmenté en deux tronçons, afin d’éviter d’utiliser des rapports de tailles de transistors trop importants. Deux techniques sont généralement utilisées : la segmentation par division de courant (Figure 8-16) et la segmentation maître-esclave (Figure 8-17). Page 130 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 — Le courant soutiré par le tronçon de droite (bits de poids faibles) est divisé par 2n/2 (16 dans l’exemple pour n=8 de la Figure 8-16) avant d’être additionné à celui soutiré par le tronçon de gauche (bit de poids forts). Figure 8-16 : Segmentation par division de courant d7 d6 d5 d4 1 d3 d2 d1 d0 U0 = R0 · I · ( 0 + 1 + 2 + 3 ) + ( 0 + 1 + 2 + 3 ) 2 2 2 2 16 2 2 2 2 8.19 Généralisation U0 = 2 · R0 · I · (d0 + d1 · 21 + d2 · 22 + d3 · 23 + ... + dn−1 · 2n−1 ) 2n 8.20 — Le courant de la branche de terminaison du tronçon de gauche (échelle maître), qui est identique au courant du bit de poids faible de ce tronçon, est utilisé comme courant de référence du tronçon de droite (échelle esclave), qui le subdivise à son tour en n/2 paliers successifs (Figure 8-17). Figure 8-17 : Segmentation maître-esclave HEIG-VD / iAi / Maurizio TOGNOLINI Page 131 sur 178 Cours SEL2 - r1.5 - 15.09.2014 I0 = −I · (d7 · 23 + d6 · 22 + d5 · 21 + d4 · 20 ) + (d3 · 2−1 + d2 · 2−2 + d1 · 2−3 + d0 · 2−4 ) 8.21 Généralisation I0 = − 2n/2 · I · (d0 + d1 · 21 + d2 · 22 + d3 · 23 + ... + dn−1 · 2n−1 ) 2n 8.22 Les commutateurs de courant sont réalisés au moyen d’une paire différentielle dans le cas de sources de courant à haute impédance de sortie. En effet, celle-ci n’est pas affectée par la modification de la tension à ses bornes qui intervient lors de la commutation. Figure 8-18 : Commutateur de courant réalisé avec une paire différentielle bipolaire 8.7 8.7.1 Convertisseur à capacités pondérées Fonctionnement Ce type de convertisseurs appartient à la famille des circuits à capacités commutées, qui reposent sur le principe de la redistribution de charges entre capacités que l’on commute à l’aide de transistors MOS. 8.7.2 Convertisseur N/A à capacités pondérées (variante 1) Le fonctionnement de ce type de convertisseur N/A peut être décomposé en deux phases — Phase de reset ou décharge : SR sur la masse di sur ⇒ la masse U0 = 0V — Phase de charge : SR sur entrée ouverte di sur Uref Page 132 sur 178 ⇒ Au moment de la commutation de di sur Uref (juste après l’ouverture de SR ), les deux capacités sont traversées par le même courant de charge. A la fin du temps de charge, elles ont donc accumulé la même charge Q. HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 On a : charge dans C1 : Q1 = Q = C1 · (Uref − U0 ) charge dans C2 : Q2 = Q = C2 · U0 mêmes charges ⇒ Q1 = Q2 = Q ⇒ U0 = Uref · ⇒ C1 · (Uref − U0 ) = C2 · U0 C1 C1 = Uref · C1 + C2 Ctot 8.23 Figure 8-19 : Principe du convertisseur N/A à capacités pondérées (variante 1) 8.7.3 Réalisation de la variante 1 Pour réaliser un convertisseur N/A, on remplace la capacité commutée C1 du principe de base par un réseau parallèle de capacités pondérées, commutées chacune par un bit différent de la grandeur binaire d’entrée. Ainsi par rapport au principe de base, la capacité C1 correspondra à la mise en parallèle de toutes les capacités commutées à Uref et la capacité C2 à la mise en parallèle de toutes les capacités qui restent connectées à la masse. On utilise en outre un suiveur de tension pour extraire la tension U0 sans charger le nœud commun à toutes les capacités Ainsi C1 devient : C1 = d0 · C + d1 · 2 · C + ... + dn−1 · 2n−1 · C C2 devient : C2 = C + d0 · C + d1 · 2 · C + ... + dn−1 · 2n−1 · C Et Ctot devient : Ctot = C1 + C2 = C + C + 2 · C + ... + 2n−1 · C = 2n · C L’équation de la caractéristique de transfert du convertisseur N/A devient donc HEIG-VD / iAi / Maurizio TOGNOLINI Page 133 sur 178 Cours SEL2 - r1.5 - 15.09.2014 U0 = Uref · d0 + 2 · d1 + ... + 2n−1 · dn−1 2n 8.24 Figure 8-20 : Réalisation du convertisseur N/A à capacités pondérées (variante 1) Pour que le circuit fonctionne correctement, la présence d’une capacité connectée en permanence entre la sortie du réseau (entrée du suiveur) et la masse est nécessaire. Le choix particulier de cette capacité non commutée égale à C (valeur de base du réseau de capacités pondérées) permet de rendre l’expression cidessus indépendante de la valeur de C. Hormis les imperfections de l’amplificateur opérationnel, la précision de ce convertisseur ne dépend donc que du degré d’appariement des capacités. Pour la résolution, on peut écrire ULSB = Uref 2n 8.25 Et pour la dynamique de sortie 0 ≤ U0 ≤ Uref · 8.8 2n − 1 2n 8.26 Convertisseur N/A à capacités pondérées (variante 2) Le fonctionnement de ce type de convertisseur N/A peut être décomposée en deux phases — Phase de reset ou décharge : S R sur U 0 (fermé) d i sur la masse ⇒ Les deux capacités sont déchargées U0 = 0V — Phase de charge : Page 134 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 SR sur entrée ouverte di sur Uref On a : L’un des côtés de C1 est toujours connecté à la masse virtuelle (de même pour C2 ). Lorsqu’on applique Uref à son autre extrémité (juste après l’ouverture de SR ), le courant de charge de C1 traverse aussi C2 . Les deux capacités accumulent donc la même charge Q, mais on a Uref aux bornes de C1 et -U0 aux bornes de C2 . ⇒ charge dans C1 : Q1 = Q = C1 · Uref charge dans C2 : Q2 = Q = −C2 · U0 mêmes charges ⇒ Q1 = Q2 = Q ⇒ U0 = −Uref · ⇒ C1 · Uref = −C2 · U0 C1 C2 8.27 Figure 8-21 : Principe du convertisseur N/A à capacités pondérées (variante 2) 8.8.1 Réalisation de la variante 2 Comme précédemment, on réalise un convertisseur N/A en remplaçant C1 par un réseau de capacités pondérées en parallèle, commutées chacune par un bit de la grandeur binaire d’entrée. Ainsi C1 devient : C1 = d0 · C + d1 · 2 · C + ... + dn−1 · 2n−1 · C L’équation de la caractéristique de transfert du convertisseur N/A de vient donc HEIG-VD / iAi / Maurizio TOGNOLINI Page 135 sur 178 Cours SEL2 - r1.5 - 15.09.2014 U0 = −Uref · C · (d0 + 2 · d1 + ... + 2n−1 · dn−1 ) C2 8.28 Les circuits à capacités pondérées sont bien adaptés à la technologie CMOS qui permet de réaliser : — des capacités bien appariées de haute qualité — d’excellents commutateurs de tension (transistor MOS) En outre, dans ce type de circuits, la résistance du canal MOS n’influence que la vitesse de conversion (temps de charge et décharge de capacités), mais n’affecte pas la précision du résultat final. Les limites de la précision sont données par — imperfections des amplificateurs opérationnels (offset, non-linéarité,. . .) — limite de précision des rapports des capacités (appariement) — injection d’horloge : lors de la coupure d’un MOS, une partie des charges de son canal est transférée vers la capacité qu’il contrôle. Figure 8-22 : Réalisation du convertisseur N/A à capacités pondérées (variante 2) Pour la résolution, on peut écrire |ULSB | = Uref C C2 8.29 Et pour la plage de sortie 0 ≤ |U0 | ≤ Uref · Page 136 sur 178 C · (2n − 1) C2 8.30 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 9 Convertisseur Analogique - Numérique 9.1 9.1.0.1 Convertisseur à intégration Fonctionnement Le temps d’intégration du signal à convertir est comparé au temps d’intégration d’un signal de référence. La plupart de ces convertisseurs sont basés sur le principe de l’intégration double rampe, ou sur un principe qui en découle. 9.1.0.2 Caractéristiques Les caractéristiques principales sont les suivantes : — — — — Haute résolution (Famille de convertisseur la plus précise : 16 bits et plus) Haute précision Excellente linéarité différentielle et intégrale Temps de conversion assez long .. 1ms .. 1s (Une conversion nécessite un temps de 2n , voire 2n+1 opérations élémentaires) — Technologie CMOS — Applications typiques (Instrumentation de précision, Télémétrie) 9.1.0.3 Intégrateur analogique à simple rampe On intègre la tension de référence Uref jusqu’à ce que le résultat u0 atteigne la valeur de uin . Parallèlement, on compte les impulsions délivrées par un circuit d’horloge de fréquence fixe pendant le temps que dure l’intégration de Uref . Comme ce temps est proportionnel à uin , le nombre binaire présent à la sortie numérique à la fin du comptage l’est aussi. Ce nombre est mémorisé à la fin de chaque cycle de comptage, puis u0 et le compteur sont remis à zéro avant d’entamer un nouveau cycle. La limitation de la précision de ce type de convertisseur A/N est due aux imprécisions des éléments R et C ainsi qu’aux variations de R avec la température. HEIG-VD / SEL2/ M.Tognolini Page 137 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 9-1 : Intégateur analogique à simple rampe : schéma de principe Figure 9-2 : Intégateur analogique à simple rampe : chronogramme 9.1.0.4 Intégrateur analogique à double rampe La conversion se fait en trois étapes : 1. Initialisation de l'intégrateur en appliquant +Uref ou –Uref selon l'état du comparateur. 2. Intégration de la tension d’entrée uin durant un temps T0 fixe (imposé par N0 et fCLOCK ). 3. Intégration d’une tension de référence ±Uref de signe opposé à uin durant le temps T1 nécessaire pour ramener la sortie de l’intégrateur à zéro. Les accroissements de la rampe croissante et de la rampe décroissante étant identiques, on peut écrire : uin · T0 R·C = Uref · 9.1 T1 R·C ou encore uin = Uref · N1 N0 9.2 avec N0 et N1 , les nombres de cycles d’horloge durant respectivement les temps T0 et T1 . La sortie N1 du compteur représente donc directement le résultat de la conversion. En conclusion 1. Le résultat est indépendant de R et de C (précision et variation en fonction de la température). 2. Le résultat dépend d’un rapport de temps et n’est donc pas affecté par une imprécision de la fréquence d’horloge. Ces convertisseurs sont les plus précis. Ils permettent de dépasser 16 bits. Page 138 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 HEIG-VD / iAi / Maurizio TOGNOLINI Page 139 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 9-3 : Intégateur analogique à double rampe : schéma de principe Figure 9-4 : Intégateur analogique à double rampe : chronogramme La 559HFigure 9-5 montre l’effet d’une variation de la tension d’entrée uin . Figure 9-5 : Intégateur analogique à double rampe : effet d’une variation de Uin La 560HFigure 9-6 montre l’effet d’une variation des paramètres de l’intégrateur par l’intermédiaire de produit RC pour une même valeur de la tension d’entrée uin Page 140 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 9-6 : Intégateur analogique à double rampe : effet d’une variation de RC 9.1.0.5 Intégrateur numérique basé sur un convertisseur N/A L’intégrateur analogique peut être remplacé par un intégrateur numérique. Une intégration complète est effectuée à chaque cycle de conversion. Les 561HFigure 9-7 et 562HFigure 9-8 illustre la structure adoptée lorsque les échantillons successifs de uin ne sont pas corrélés entre eux. Figure 9-7 : Intégateur numérique : schéma de principe Figure 9-8 : Intégateur numérique : chronogramme Une seconde variante est utilisée lorsque les échantillons ne présentent pas de discontinuité (sans saut brutal de la tension). Dans ce cas on parle de convertisseur suiveur ou « tracking converter ». HEIG-VD / iAi / Maurizio TOGNOLINI Page 141 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 9-9 : Intégateur numérique : schéma de principe Figure 9-10 : Intégateur numérique : schéma de principe 9.1.1 Convertisseur à équilibre de charge ou « incrémental » 9.1.1.1 Description Le convertisseur incrémental est dérivé de l’intégrateur double rampe. Il utilise le principe des capacités commutées et est donc particulièrement bien adapté à une réalisation monolithique en technologie CMOS. L’idée de base consiste à effectuer les intégrations par pas discrets, en transférant des charges à l’aide de capacités commutées. L’intégration de uin se fait en 2n pas discrets en transférant vers la sortie 2n fois une charge élémentaire de valeur [–uin ·C1 ]. A chaque pas, la tension de sortie s’accroît d’une valeur +uin ·C1 /C2 . L’intégration de –Uref se fait en transférant vers la sortie N fois une charge élémentaire de valeur [+Uref ·C1 ]. A chaque pas, la tension de sortie décroît d’une valeur -Uref ·C1 /C2 . Le nombre N correspond au nombre de pas nécessaires pour que le bilan total des charges transférées soit nul. Idéalement, le bilan des charges pourrait donc s’écrire : 2n · (−uin · C1 ) + N · (Uref · C1 ) = 0 9.3 et donc N = 2n · Page 142 sur 178 uin Uref 9.4 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 En réalité, comme on travaille par pas discrets, N peut être entaché d’une erreur comprise entre 0 et 1, ce qui correspond à 1 LSB. Le résultat de la conversion s’obtient simplement en effectuant le comptage binaire de N. Figure 9-11 : Convertisseur à équilibre de charge ou “incrémental” Pour ce type de convertisseur, il n’est pas possible de travailler de la même façon qu’avec le convertisseur à double rampe analogique, et d’effectuer la totalité de l’intégration de uin dans une première étape, suivie de la totalité de l’intégration de –Uref dans une deuxième étape. En effet, après les 2n pas de la première étape, la tension de sortie de l’amplificateur opérationnel serait : uout = 2n · uin · C1 C2 9.5 Lorsque uin est proche de la valeur de Uref , la tension de sortie atteindrait des valeurs gigantesques, à moins de travailler avec une tension de référence extrêmement faible, ou avec un rapport de capacités très élevé. Dans les deux cas c’est impossible pour des raisons de bruit, de précision ou de surface de silicium. La solution adoptée consiste à entrelacer l’intégration de uin avec celle de –Uref . L’algorithme commence par transférer à la sortie une charge [+Uref ·C1 ], ce qui amène la tension de sortie à la valeur négative – Uref ·C1 /C2 . On transfert ensuite la charge [–uin ·C1 ] un nombre de fois suffisant pour que la tension de sortie, qui s’accroît à chaque pas d’une valeur uin ·C1 /C2 repasse par zéro. A ce moment on transfert une nouvelle charge [+Uref ·C1 ], ce qui décale à nouveau la tension de sortie d’une valeur –Uref ·C1 /C2 et la ramène à une valeur négative. On reprend alors le transfert des charges [–uin ·C1 ]. L’opération se poursuit de la même façon jusqu’au moment où on a transféré 2n fois la charge [–uin ·C1 ]. Il suffit de compter le nombre N de fois que la charge [+Uref ·C1 ] a été transférée pour obtenir le résultat de la conversion. Au moment de l’arrêt du transfert de charges, la tension résiduelle de sortie vaut : uout = 2n · uin · C1 C1 − N · Uref · C2 C2 9.6 d’où on déduit comme précédemment N = 2n · uin Uref + ε, avec 0 ≤ ε ≤ 1 HEIG-VD / iAi / Maurizio TOGNOLINI 9.7 Page 143 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 9-12 : Détail du transferts de charge : chronogramme Les caractéristiques principales du convertisseur à transfert de charge sont — La précision est indépendante du rapport C1 /C2 — La précision dépend de l’offset du comparateur et de « l’injection d’horloge » des commutateurs MOS. Ces deux effets peuvent toutefois être compensés par des techniques spéciales, qui ne seront pas abordés ici — Ces convertisseurs peuvent atteindre 16 bits de résolution en version monolithique (intégrée), et ceci sans aucun ajustement. 9.1.1.2 Détail du transfert de charge 1. Intégration de la tension d’entrée uin Figure 9-13 : Détail du transfert de charge : intégration de +uin (première phase) uC1 = uin QC1 = uin · C1 Page 144 sur 178 9.8 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 9-14 : Détail du transfert de charge : intégration de +uin (deuxième phase) uC1 → 0 0 QC1 → 0 9.9 QC2 = uout · C2 = QC1 = uin · C1 En fait uout est un incrément, à chaque intégration, de uin . On peut écrire ∆uout =uin ·C1 /C2 . 1. Intégration de la tension de référence Uref Figure 9-15 : Détail du transfert de charge : intégration de -Uref (première phase) uC1 = 0 QC1 → 0 9.10 Figure 9-16 : Détail du transfert de charge : intégration de -Uref (deuxième phase) uC1 = Uref QC1 → Uref · C1 C2 ∆u out = − ∆Q C2 9.11 C1 ∆Q C2 = QC1 ⇒ ∆u out = −Uref C 2 Le signe de la variation de tension de sortie à chaque pas d’intégration dépend de l’ordre dans lequel les commutateurs sont ouverts et fermés. HEIG-VD / iAi / Maurizio TOGNOLINI Page 145 sur 178 Cours SEL2 - r1.5 - 15.09.2014 9.1.2 Convertisseur à approximations successives 9.1.2.1 Fonctionnement La gamme totale disponible est divisée en 2 parties égales ; on situe ensuite le signal à convertir dans une des deux parties, ce qui fixe la valeur du bit le plus élevé. La gamme restante est à nouveau divisée en 2 parties égales pour y situer le signal d’entrée, et ainsi de suite. 9.1.2.2 Caractéristiques Les caractéristiques principales sont les suivantes : — Résolution moyenne : — Temps de conversion moyen : — Technologie : — Applications typiques : La résolution typique se situe dans la plage de 8 à 16 bits. Elle dépend essentiellement du convertisseur N/A utilisé dans le système. Le temps de conversion typique est de l’ordre de 1us à 100us Une conversion nécessite n cycles successifs (pour n bits) MOS (sous-ensemble d’un circuit MOS pour le traitement du signal, ou circuit standard micro puissance) BIPOLAIRE (circuit standard rapide) Télécommunications Traitement du signal Interface microprocesseur Les convertisseurs à approximations successives représentent un excellent compromis précision/vitesse/prix. Ils représentent la majorité des convertisseurs à usage général. 9.1.2.3 Principe général Les convertisseurs A/N à approximations successives sont des systèmes bouclés construits autour d’un convertisseur N/A. Une conversion à n bits se fait en n étapes successives. Chaque étape permet de fixer un des bits du mot binaire, en partant du MSB et en terminant par le LSB. En accord avec l'entrée de commande S (Start conversion), l'élément de maintien (SHA : Sample and Hold) est placé en mode mémorisation (Hold) et tout les bits du registre d'approximations successives (SAR : Successive Approximation Register) sont placés à "0", à l'exception du MSB qui lui est placé à "1". La sortie du registre d'approximations successives commande le convertisseur N/A par ses entrées digitales. Si la sortie du convertisseur N/A est supérieure au signal analogique d'entrée, le MSB du SAR est placé à "0", ceci jusqu'à la fin de la conversion. Dans le cas inverse, il est maintenu à 1 jusqu'à la fin de la conversion. Le processus est répété pour chaque bit, dans le sens décroissance de leur poids. Une fois que tous les bits ont été testés et maintenus à la valeur appropriée, le SAR active un signal de fin de conversion CC (Conversion Complete). Le contenu du SAR correspond alors à la valeur numérique de conversion du signal d'entrée. Une conversion de n bits demande au minimum n étapes, mais contrairement à ce que l'on pourrait croire, le temps de conversion d'un convertisseur 16 bits est beaucoup plus grand que le double de celui d'un convertisseur 8 bits. Plus le nombre de bit de conversion est élevé, plus le temps de conversion est important. En effet, la précision de la conversion dépend de la qualité du convertisseur N/A. Par conséquent plus le convertisseur contient de bits, plus le temps nécessaire à atteindre une précision équivalente demande de temps. Page 146 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 9-17 : Convertisseur à approximations successives La 563HFigure 9-18 présente un exemple de parcours de décision et contenus successifs de registre pour une tension d’entrée uin quelconque. HEIG-VD / iAi / Maurizio TOGNOLINI Page 147 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 9-18 : Arbre de décision 9.1.2.4 Convertisseur à échelle de résistances ou « potentiométrique » Figure 9-19 : Convertisseur à échelle de résistances Les résistances terminales de valeurs R/2 et 3R/2 provoquent un décalage de la courbe de réponse 1/2LSB, ce qui supprime l’offset de cette courbe. 9.1.2.5 Convertisseur à capacités pondérées Pour des raisons de coût de fabrication, le convertisseur N/A utilisé est souvent de type à capacités commutées (ou redistribution de charge). L'avantage de ce type de convertisseur est que leur précision et leur linéarité sont principalement déterminées par photolithographie, laquelle permet un excellent contrôle des condensateurs plan ainsi que de leur appariement. De plus de petites capacités peuvent être placées en parallèle avec les capacités principales par l'intermédiaire de commutateurs qui seront activés ou non lors de routine d'auto-calibration. De plus le coefficient en température différentielle entre capacités peut être meilleur que 1ppm/°C, ce qui offre une excellente stabilité en température. 1. Échantillonnage de la tension uin — état des interrupteurs — tous les condensateurs se chargent à uin Figure 9-20 : Convertisseur à capacité pondérées : échantillonnage de la tension uin Page 148 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 1. Mémorisation de –uin à l’entrée du comparateur — état des interrupteurs S = 1, et d0 , d1 , ... dn−1 = 0 ⇒ uc = −uin Figure 9-21 : Convertisseur à capacité pondérées : mémorisation de –uin à l’entrée du comparateur 1. Approximations successives par redistribution de charges Figure 9-22 : Convertisseur à capacités pondérées : redistribution de charge avec dn-1 commuté sur Uref On commence par connecter dn-1 à la référence de tension Uref , tandis que tous les autres commutateurs restent connecté à zéro. La tension à l’entrée du comparateur s’accroît d’une valeur ∆u c = Uref · C Uref = Ctot 2 9.12 La tension à l’entrée du comparateur voudra donc (principe de superposition) uc = Uref − uin 2 9.13 Si cette valeur est positive uin est inférieure à Uref /2 ⇒ le MSB est fixé à « 0 » (le commutateur dn-1 revient à la masse et uc redevient égal à -uin Si cette valeur est négative, uin est supérieure à Uref /2 ⇒ le MSB est fixé à « 1 » (le commutateur dn-1 reste connecté à Uref ). Le processus est poursuivi successivement avec chaque capacité, à l’exception de la dernière dont le commutateur S reste toujours connecté à la masse durant cette phase. A la fin de n étapes d’approximation, la tension à l’entrée du comparateur vaut uc = Uref d0 d1 · ( n−1 + n−2 + ... + dn−1 ) − uin 2 2 2 HEIG-VD / iAi / Maurizio TOGNOLINI 9.14 Page 149 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Cette valeur résiduelle est inférieure à 1 LSB Pour ce type de convertisseur, les caractéristiques principales sont les suivantes : — — — — Convertisseur très bien adapté à une réalisation monolithique en technologie MOS. Très peu sensible aux capacités parasites, puisque toutes les capacités ont une borne à la terre. Précision essentiellement limitée par l’appariement des capacités. Typiquement 10 bits. Un « Sample & Hold » extérieur est inutile, puisque la fonction d’échantillonnage préliminaire est inhérente au processus de conversion (mémorisation). Pour exemple, prenons un convertisseur à capacité pondérée de 4 bits, la succession des états de ce dernier, pour une tension d'entrée donnée sont, les suivants : Figure 9-23 : Convertisseur à capacités pondérées : exemple 9.1.2.6 Convertisseur « cyclique » ou « algorithmique » Dans les algorithmes précédents, uin est comparée successivement à une fraction binaire de Uref de plus en plus précise. Dans un convertisseur cyclique ou algorithmique, on situe uin dans un segment de plus en plus précis de Uref . Seule la partie uc de uin située dans ce segment est comparée au segment lui-même. Première variante : cycles à division de référence Page 150 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 9-24 : Convertisseur cyclique ou algorithmique à capacités pondérées uin doit tre situe dans une des deux moitis du uin Uref /2 1er cycle si oui uin − Uref ? >0 2 uin est situe dans la moitié supérieure de l’échelle. Dans ce cas : - dn-1 , c’est-à-dire le MSB = 1 on ne retient de uin que la partie uc qui dépasse Uref /2, c’est–dire uc =(uin - Uref /2), afin de la situer dans une des deux moitis d’un segment Uref /2 lors du pas suivant. si non uin est situe dans la moiti inférieure de l’échelle. Dans ce cas : - dn-1 , c’est-à-dire le MSB = 0 on ne retient de uin que la partie uc situe entre 0 et Uref /2, c’est–dire uc =uin , - afin de la situer dans une des deux moitis d’un segment Uref /2 lors du pas suivant. Au terme du premier cycle, on transmet donc vers le cycle suivant une partie uc de uin telle que : Uref uc = uin − dn−1 · 2 uc doit être située dans une des deux moitiés du segment Uref /2. Pour déterminer laquelle, on compare uc Uref /4 2er cycle si oui uc − Uref ? >0 4 uc est située dans la moitié supérieure du segment. Dans ce cas : - dn-2 = 1 on ne retient de uc que la partie qui dépasse Uref /4, c’est-à-dire uc prend une - nouvelle valeur uc '=(uc -Uref /4), afin de la situer dans une des deux moitiés d’un segment Uref /4 lors du pas suivant. si non uc est située dans la moitié inférieure du segment. Dans ce cas : - dn-2 = 0 on ne retient de uc que la partie entre 0 et Uref /4, c’est-à-dire uc garde la - valeur uc ’=uc , afin de la situer dans une des deux moitiés d’un segment Uref /4 lors du pas suivant. Au terme du second cycle, on transmet donc vers le cycle suivant une partie uc ' de uc telle que : 0 uc = uc − dn−2 · U4ref 0 uc = uin − dn−1 · HEIG-VD / iAi / Maurizio TOGNOLINI Uref 2 − dn−2 · Uref 4 Page 151 sur 178 Cours SEL2 - r1.5 - 15.09.2014 cycle suivant Le même processus est répété n fois, ce qui permet de fixer la valeur de n bits et de localiser uin dans un segment d’amplitude Uref /2n Pour exemple, prenons un convertisseur à capacité pondérée de 4 bits, la succession des états de ce dernier, pour une tension d'entrée donnée sont, les suivants : Figure 9-25 : Cycles à division de référence : exemple Deuxième variante : cycles à multiplication de la différence Une variante intéressante et extrêmement utilisée consiste à ne pas diviser Uref par les puissances successives de 2, mais plutôt à multiplier uin ou uc par 2 à chaque cycle, ce qui revient évidemment au même dans les opérations de comparaison. Hormis ce détail, l’algorithme est absolument identique au précédent Figure 9-26 : Convertisseur “cyclique” ou “algorithmique” : schéma de principe Page 152 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 La réalisation des sous-ensembles constituant ce type de convertisseur est d’une part le Sample & Hold illustré à la Figure 9-27 et d’autre part la multiplication par 2 et la soustraction représentée à la Figure 9-28. Le fonctionnement du Sample & Hold peut se résumer aux points suivants : 1. S1 fermé – S2 ouvert ⇒ C se charge à uin et uout =0 2. S1 ouvert – S2 fermé ⇒ C reste chargée à uin ⇒ uout =uin Figure 9-27 : Convertisseur “cyclique” ou “algorithmique” : sample & hold Figure 9-28 : Convertisseur “cyclique” ou “algorithmique” : multiplication par 2 et soustraction Le fonctionnement de la multiplication et de la soustraction peut être défini par les points suivants : 1. S1 fermé – S2 ouvert ⇒ uC1 =uC2 =uin et uout =0V 2. S1 ouvert – S2 fermé ⇒ uC1 et uC2 inchangés, mais uout =uC1 =uin Superposition de l’effet de S3 S3="0" ⇒ S3="1" ⇒ transfert des charges de la capacité du bas dans la capacité du haut : uC2 =0V , uC1 →uC1 +uC2 et uout =uC1 =2uin uC2 passe de uin à Uref ⇒ ∆uC2 =Uref -uin Les charges injectées dans la capacité du bas sont soutirées à la capacité du haut par l'amplificateur opérationnel ⇒ ∆uC1 =-∆uC2 ⇒ uout =uC1 =2uin -Uref HEIG-VD / iAi / Maurizio TOGNOLINI Page 153 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Finalement : uout =2uin -S3 Uref Pour exemple, prenons un convertisseur à capacité pondérée de 4 bits, la succession des états de ce dernier, pour une tension d'entrée donnée, sont les suivants : Page 154 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 9-29 : Cycles à multiplication de la différence : exemple 9.1.2.7 Chronogramme La 566HFigure 9-30 montre le chronogramme le plus courant de la commande d'un convertisseur à approximations successives. Il correspond demande d'acquisition simple. Le temps de conversion est directement lié à la période du clock (non représenté), au nombre de bits ainsi qu'au type d'algorithme utilisé. Figure 9-30 : Convertisseur à approximations successives : Chronogramme général Les signaux principaux sont CONVST : Start conversion. Le flanc descendant de ce signal place l'échantillonneur – bloqueur en mode mémorisation, ceci jusq'à la fin de la conversion BUSY : Occupé. Ce signal passe à l'état logique H lorsque qu'une acquisition est en cours. Le flanc descendant indique que la conversion est effectuée et que le résultat est disponible. CS, RD : Chip Select et Read permettent la sélection du convertisseur et la mise sur le bus du résultat de la conversion. Lorsque ces signaux ne sont pas actifs, le bus se trouve à haute impédance. 9.1.2.8 Fonctionnement La gamme totale de tension disponible, fixée par la tension de référence Uref est divisée en 2n parties égales à l’aide d’une chaîne de 2n résistances identiques. On situe ensuite le signal à convertir dans un des 2n segments à l’aide de 2n-1 comparateurs. La conversion est effectuée en une seule étape, mais le résultat disponible à la sortie des comparateurs doit encore être encodé à l’aide d’une logique très rapide afin d’être délivré à la sortie sous forme d’un nombre arithmétique binaire de n bits. 9.1.2.9 Caractéristiques Les caractéristiques principales sont les suivantes : HEIG-VD / iAi / Maurizio TOGNOLINI Page 155 sur 178 Cours SEL2 - r1.5 - 15.09.2014 — Faible résolution — Haute précision : — Temps de conversion très court : — Capacitance d'entrée La résolution est limitée par la taille du circuit qui utilise un très grand nombre de composants, ainsi que par la puissance dissipée. Un convertisseur FLASH typique nécessite 2n -1 comparateurs et 2n résistances de précision. La résolution typique se situe dans la plage 6 bits à 8 bits Une conversion s’effectue en un seul cycle. Le temps de conversion est de l’ordre de 10ns à 1us Capacité parasite élevée — Consommation Dissipation de puissance élevée — Technologie : — Applications typiques : CMOS BiCMOS Bipolaire Radar traitement numérique rapide du signal (vidéo, etc . . .) Les convertisseurs FLASH sont les plus rapides. Figure 9-31 : Convertisseur “FLASH” Page 156 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 9.1.3 Convertisseur « PIPELINE » Au lieu de traiter un échantillon du signal dans un seul étage au cours de n cycles successifs, on utilise n étages en cascade. L’étage de rang « i » est chargé de déterminer le bit de poids (n-i). Pour convertir n bits, n étages en cascade sont nécessaires. Chaque étage a une structure comparable à celle du convertisseur à approximations successives. Toutefois, au lieu de ramener le résultat d'un cycle à l'entrée du même circuit, on l'introduit à l'entrée du circuit suivant, tandis que le premier circuit reçoit un nouvel échantillon. Chaque étage est responsable de l'obtention d'un bit ou plusieurs bits, le premier étage fournit le MSB, le dernier le LSB. Tous les étages travaillent en parallèle et traitent des échantillons décalés dans le temps. HEIG-VD / iAi / Maurizio TOGNOLINI Page 157 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 9-32 : Convertisseur “PIPELINE” Le convertisseur "pipeline" est très rapide dans la mesure où il échantillonne le signal à convertir pratiquement à la même fréquence qu'un convertisseur FLASH et délivre le résultat de la conversion à la même cadence (même débit). Le résultat de la conversion d'un échantillon déterminé n'est toutefois disponible qu'après n cycles. La 567HFigure 9-33 montre le chronogramme d'un convertisseur 12 bits en configuration pipe-line avec l'acquisition de 2 bits par étage. On voit donc que le résultat d'une acquisition n'est disponible qu'après 6 périodes d'horloge. Figure 9-33 : Convertisseur “PIPELINE”: Chronogramme 9.1.4 Convertisseur « SUBRANGING » 9.1.4.1 Exemple : Le convertisseur « SEMI-FLASH » Au lieu de réaliser la conversion de n bits en une étape, on effectue 2 étapes qui fournissent chacune n/2 bits. Le nombre de composants de chaque convertisseur FLASH est considérablement réduit : pour un total de 8 bits, chaque convertisseur FLASH de 4 bits travaille seulement sur 16 niveaux au lieu de 256. Page 158 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 9-34 : Convertisseur “SEMI-FLASH” Il faut remarquer que la résolution de chaque convertisseur FLASH est seulement de 4 bits, mais leur précision (c'est-à-dire le niveau de décision pour chaque incrément de 1 LSB doit être de 8 bits. Les exigences sur la précision des résistances et de l'offset des comparateurs sont donc identiques à celles d'un convertisseur FLASH 8 bits. Ce convertisseur possède plusieurs variantes : — en ajoutant un Sample & Hold (S/H) entre deux étages ainsi qu'un latch à la sortie, on peut le faire fonctionner en mode PIPE-LINE. — en ajoutant un S/H à la sortie du premier étage, on peut boucler la sortie sur l'entrée et supprimer le deuxième étage. Le convertisseur fonctionne ainsi suivant le mode de l'approximation successive. Ce type de convertisseur est de plus en plus utilisé. Il représente un excellent compromis rapidité/prix/surface pour les applications qui se contentent de 8 bits (typiquement les applications vidéo grand public). 9.1.5 Conclusion Au vu de ce qui a été décrit dans cette section concernant les convertisseurs N/A, on peut esquisser la répartition, illustrée à la 568HFigure 9-35 , des performances de résolution en fonction de la bande passante Figure 9-35 : Résolution des convertisseurs N/A en fonction de leur bande passante 9.1.6 Data sheet de quelques convertisseurs et adresses web. ADS7807 : Convertisseur A/N à approximations successives par redistribution de charge ADL500 : Convertisseur A/N à intégration à double rampes AD875 : Convertisseur A/N pipeline AD9000 : Convertisseur A/N Flash 6 bits ADC0820 : Convertisseur A/N subranging ou Semi-flash ADS1252 : Convertisseur A/N Sigma-Delta Fabricants Adresses web Analog devices http://www.analog.com Atmel http://www.atmel.com Burr-Brown http://www.burr-brown.com Catalyst Semiconducteur http://www.catsemi.com HEIG-VD / iAi / Maurizio TOGNOLINI Page 159 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Fabricants Adresses web Crystal Semiconducteur http://www.crystal.com Exar http://www.exar.com Harris Semiconducteur http://www.semi.harris.com Linear Technology http://www.linear-tech.com Maxim http://www.maxim-ie.com Microchip http://www.microchip.com Micro Networks http://www.mnc.com Page 160 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Chapitre 10 Convertisseur Sigma-Delta 10.1 10.1.1 Modulation Delta Principe Considérons la structure de la modulation Delta pour le processus de conversion A/N. La Figure 3-1 montre le schéma fonctionnel du modulateur Delta et du démodulateur. La modulation Delta est basée sur la quantification de la variation du signal entre deux échantillons successifs plutôt que sur la valeur absolue du signal à chaque échantillon. La sortie de l'intégrateur situé dans la boucle de rétroaction doit suivre, autant que faire ce peut le signal d’entrée x(t). L'intégrateur fonctionne comme un prédicteur. L’erreur de prévision, dans la période d’échantillonnage courante est quantifiée et utilisée pour la prochaine période d’échantillonnage. Pour la démodulation l'erreur de prévision quantifiée (sortie du modulateur Delta) est, comme pour la boucle de contre-réaction, intégrée puis passée au travers d’un filtre passe-bas. Pour des signaux présentant des variations rapides (high slew rate), les modulateurs Delta n’arrivent plus à suivre le signal d’entrée. Il y a donc saturation. HEIG-VD / SEL2/ M.Tognolini Page 161 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-1 : Modulation Delta et démodulation 10.2 10.2.1 Modulation Sigma-Delta Principe La modulation Delta nécessite deux intégrateurs pour le processus de modulation et la démodulation. L’intégration étant une opération linéaire, l’intégrateur utilisé pour la démodulation peut être ramené à l’entrée (avant le modulateur) sans altérer le bon fonctionnement du système. Page 162 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 3-2 : Modulation Delta et démodulation, déplacement de l’intégrateur En observant on Figure 3-2, on voit qu’il est possible de combiner les deux intégrateurs en un seul. Ce nouvel arrangement porte le nom de modulateur Sigma-Delta. Figure 3-3 : Modulateur Sigma-Delta simplifié. Le nom de modulateur Sigma-Delta vient de la position de l’intégrateur (sigma) à l’entrée de la boucle du modulateur Delta. La caractéristique du bruit de quantification du modulateur Sigma-Delta est dépendante de la fréquence contrairement au cas de la modulation Delta. Cette propriété convient aux applications de traitement du signal telles que l'audio numérique pour la mesure haute résolution. Comme pour les modulateurs Delta, les modulateurs Sigma-Delta utilisent un comparateur. Cependant, à la différence des modulateurs Delta, les modulateurs Sigma-Delta sont insensibles aux variations rapides du signal. 10.2.2 Bruit de quantification La Figure 3-4 montre le modèle continu simplifié du modulateur Sigma-Delta. Le comparateur est représenté par l’addition, au signal de sortie de l’intégrateur, d’un bruit représentant la quantification apportée par le comparateur. HEIG-VD / iAi / Maurizio TOGNOLINI Page 163 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-4 : Modulation Sigma-Delta : bruit de quantification De la Figure 3-4, on peut écrire Y (s) = 1 sTi X(s) + Q(s) sTi + 1 sTi + 1 3.1 De cette dernière relation, on voit que, vu de la sortie, le bruit de quantification traverse un passe-haut du 1er ordre. De plus, la source Q(s) modélisant le bruit de quantification n'a pas une distribution uniforme en fonction de la fréquence comme c'est le cas pour les convertisseurs A/N conventionnels. s 1+s 1 1+s Figure 3-5 : Fonctions de transfert 10.3 10.3.1 Modulateur Sigma-Delta du 1er ordre Principe La première partie du convertisseur Sigma-Delta est un modulateur, lequel convertit le signal analogique d'entrée en une suite continue de 1 et 0 logiques (bit stream) à une cadence déterminée par la fréquence d'horloge NOSR FS . La sortie du convertisseur N/A de 1 bit, commandé par la sortie du comparateur est soustraite au signal analogique d'entrée (réaction négative). La présence de l'intégrateur permet d'affirmer, qu'en régime continu, la valeur moyenne du signal d'entrée est identique à celle du signal de sortie du convertisseur N/A de 1 bit. Page 164 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Figure 3-6 : Convertisseur Sigma-Delta du 1er ordre La sortie de l'intégrateur et le signal de sortie du modulateur sont représentés à la Figure 3-7 pour une entrée x(t)=0.2Vref . Figure 3-7 : Convertisseur Sigma-Delta du 1er ordre pour x=0.2Vref 10.3.2 Analyse dans le domaine échantillonné Le verrouillage (latch) du comparateur par le signal d'horloge convertit le signal basse fréquence d'entrée en un signal haute fréquence dont la distribution de 1 et 0 varie en fonction de la valeur moyenne du signal d'entrée. Le bruit effectif de quantification est ainsi grandement réduit pour les basses fréquences. Cette affirmation peut être en partie démontrée en utilisant le schéma bloc de la Figure 3-8. Figure 3-8 : Convertisseur Sigma-Delta du 1er ordre : Schéma bloc On peut facilement déterminer la relation liant la grandeur de sortie Y(z) aux grandeurs d’entrée X(z) et de bruit de quantification Q(z) HEIG-VD / iAi / Maurizio TOGNOLINI Page 165 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Y (z) = Q(z) + 1 (X(z) − Y (z)) z−1 3.2 Et finalement Y (z) = z−1 1 Q(z) + X(z) = N (z)Q(z) + z −1 X(z) z z 3.3 Le bruit de quantification est un processus stochastique. Le différentiateur (1-z-1 ) mis en évidence dans la relation 3.3 double la puissance du bruit de quantification. Cependant, ce même différentiateur provoque un décalage du bruit vers des fréquences élevées. Par conséquent, à condition que le signal d'entrée analogique x(t) soit suréchantillonné, le bruit de quantification aux fréquences élevées peut être fortement réduit par filtrage numérique sans affecter les caractéristiques de signal d'entrée résidant dans la bande de base. Ce filtrage numérique (passe-bas) fait partie du processus de décimation. En effet, après filtrage, le signal de sortie est seulement composé de fréquences comprises dans la bande passante du filtre passe-bas numérique. 10.3.3 Rejet du bruit de la bande utile (noise shaping) La propriété fondamentale du modulateur Sigma-Delta est le « noise shaping » qui rejette le bruit de quantification vers les hautes fréquences. Sachant que z=e j ω N Ts 3.4 OSR La fonction de transfert en régime harmonique liant la sortie au bruit de quantification (différentiateur) vaut N (f ) = 1 − e −j2 πf Ts NOSR =1−e = 2je −j2 π N f OSR Fs −j π N f OSR Fs sin = e jπ πf NOSR Fs f NOSR Fs −je 2j −j π f NOSR Fs 2je f OSR Fs −j π N 3.5 Il s’agit d’une fonction de transfert de type passe-haut Figure 3-9 : Convertisseur Sigma-Delta du 1er ordre (NOSR =128) Page 166 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 La puissance du bruit de quantification PQ = = NOSR RFS /2 S(f )|N (f )|2 df −NOSR FS /2 FS R/2 q2 12NOSR FS −FS /2 2sin 2 πf NOSR FS 3.6 df On admet que la bande utile (largeur de bande du filtre numérique passe-bas) est très inférieure à la fréquence NOSR FS . On peut donc simplifier l’expression précédente. PQ ' q2 π2 1 3 36 NOSR 3.7 Le rapport signal sur bruit prend donc la forme suivante : 2 σ 3 = 10log V 2x +10log π362 NOSR ref 2 36 σx +30log(NOSR ) = 10log V 2 + 10log ref π2 | {z } SNQROSR = 10log 2 σx 2 σn Q (NOSR FS ) 3.8 5.6 On voit que chaque fois que l’on double la fréquence d’échantillonnage on gagne 9dB sur le rapport signal sur bruit de quantification. Pour rappel dans le cas d’un convertisseur classique, on ne gagne que 3dB. Modulateur Sigma-Delta du 2ème ordre 10.4 10.4.1 Principe En analysant plus en détail le modulateur Sigma-Delta du 1er ordre on peut observer une modulation possible du bit stream à une fréquence comprise dans la bande passante FC . Ce comportement vient d'une trop grande corrélation entre l'apparition de la suite de 1 et de 0 et le niveau de la tension d'entrée. On peut prendre comme exemple un signal d'entrée de x=9VREF /16.La succession des valeurs prises par le bit stream est la suivante : Succession du bit stream 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 .. 1 2 3 4 5 6 7 8 Équivalent binaire = 1001 9 10 11 12 13 14 15 16 . . . répétition tous les 16 échantillons Dans le but de supprimer cette répétition, on peut utiliser un modulateur Sigma-Delta d'ordre supérieur à 1. Dans ce cas, une étude de stabilité doit être entreprise. La Figure 3-10 montre la structure d'un convertisseur Sigma-Delta dont le modulateur est d'ordre 2. HEIG-VD / iAi / Maurizio TOGNOLINI Page 167 sur 178 Cours SEL2 - r1.5 - 15.09.2014 Figure 3-10 : Convertisseur Sigma-Delta du 2er ordre La sortie du deuxième intégrateur et le signal de sortie du modulateur sont représentés à la Figure 3-11 pour une entrée x constante. Figure 3-11 : Convertisseur Sigma-Delta du 2er ordre pour x=0.2V ref 10.4.2 Analyse dans le domaine échantillonné Pour un convertisseur du 2ème ordre le schéma se présente de la manière suivante. Figure 3-12 : Convertisseur Sigma-Delta du 2ème ordre : Schéma bloc A partir de la Figure 3-12, on peut écrire 1 Y (z) = Q(z) + z−1 z (X(z) − Y (z)) − Y (z) z−1 3.9 Et finalement Page 168 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Y (z) = 10.4.3 z−1 z 2 Q(z) + z −1 X(z) 3.10 Rejet du bruit de la bande utile (noise shaping) La fonction de transfert en régime harmonique liant la sortie au bruit de quantification (différentiateur) vaut : 2 −j2 πf N Ts OSR = N (f ) = 1 − e = −4e −j2 π N e jπ f OSR Fs f NOSR Fs sin −j π −je 2j πf f NOSR Fs 2je −j π N f OSR Fs 2 3.11 NOSR Fs Il s’agit d’une fonction de transfert de type passe-haut Figure 3-13 : Convertisseur Sigma-Delta du 2ème ordre (NOSR =64) La puissance du bruit de quantification PQ = = NOSR RFS /2 S(f )|N (f )|2 df −NOSR FS /2 FS R/2 q 12NOSR FS −FS /2 2sin πf NOSR FS 4 3.12 df On admet que la bande utile (largeur de bande du filtre numérique passe-bas) est très inférieure à la fréquence NOSR FS . On peut donc simplifier l’expression précédente. PQ ' q2 π4 1 5 60 NOSR 3.13 Le rapport signal sur bruit prend la forme suivante : 2 σ 5 = 10log V 2x +10log π604 NOSR ref 2 60 σx = 10log V 2 + 10log +50log(NOSR ) ref π4 | {z } SNQROSR = 10log 2 σx 2 σn Q (NOSR FS ) 3.14 −2.1 On voit que chaque fois que l’on double la fréquence d’échantillonnage on gagne 15dB sur le rapport signal sur bruit de quantification, contre 9dB pour un modulateur Sigma-Delta du 1er ordre. HEIG-VD / iAi / Maurizio TOGNOLINI Page 169 sur 178 Cours SEL2 - r1.5 - 15.09.2014 10.5 Filtre numérique 10.5.1 Généralités Le filtre numérique placé à la sortie du modulateur Sigma-Delta permet d'extraire une valeur du bit stream sur une longueur donnée. Il existe dans la littérature un grand nombre de possibilité. Ce filtre est le résultat de la mise en série de deux filtres. Le premier est un filtre de type CIC récursif ou non avec une forte décimation. Le second est un filtre de type IIR (filtre (récursif) à réponse impulsionnelle de durée infinie) ou FIR (filtre (non-récursif) à réponse impulsionnelle de durée finie) 1er étage : Filtre en peigne avec forte décimation (flitre CIC) 10.5.2 Ce filtre connu sous le nom de filtre CIC (cascaded integrator-comb-filter) permet d'atteindre deux objectifs : 1. Une forte décimation (K=16,32,64, . . .) 2. Suppression du bruit de quantification dans le domaine des fréquences élevées. Nous nous limiterons ici au cas du filtre CIC récursif. 10.5.3 Algorithme récursif (source : ©Richard Lyons, Courtesy of Embedded Systems Programming ) Le but de ce filtre est de réaliser une moyenne glissante sur D échantillons, si on exprime la sortie du filtre à l’instant n on obtient : y(n) = 1 [x(n) + x(n − 1) + x(n − 2) + x(n − 3) + · · · + x(n − D + 1)] D 3.15 Pour réaliser ce filtre il est nécessaire de mémoriser les D−1 échantillons passés de x(n) et un sommateur à D entrées. La fonction de transfert de ce filtre dans le dmaine de z est la suivante : H(z) = k=D−1 Y (z) 1 1 X −k = [1 + z −1 + z −2 + z −3 · · · + z −D+1 ] = z X(z) D D 3.16 k=0 Si on regarde l’expression temporelle de l’échantillon de sortie précédent y(n − 1) on peut constater que la plus part des termes sont communs avec l’expression de y(n) : y(n − 1) = y(n) = 1 [x(n − 1) + x(n − 2) + x(n − 3) + x(n − 4) + · · · + x(n − D)] D 1 [x(n) + x(n − 1) + x(n − 2) + x(n − 3) + x(n − 4) + · · · + x(n − D + 1)] D On peut donc écrire l’expression de y(n) en regardant les deux équations précédentes : Page 170 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 y(n) = 1 [x(n) − x(n − D)] + y(n − 1) D 3.17 Dans ce cas le comportement est strictement le même mais on est en présence d’un système récursif dont le schéma fonctionnel est montré dans la figure suivante. Dans la partie B on a une version simplifié sans le facteur 1/D (omis pour simplifier l’explication) où l’on a deux parties : Une partie non récursive (FIR) dite Comb (filtre en peigne) et l’autre un intégrateur ou additionneur. On remarque comme ce système bien que calculant une moyenne glissante sur D échantillons ne nécessite que de deux additions et deux éléments de mémoire. B) Structure équivalente avec dérivateur et intégrateur ©Richard Lyons. A) CIC récursif ©Richard Lyons. Si on trace la réponse impersonnelle de ce filtre récursif on voit que il s’agit d’une suite de D échantillons constants entre n = 0 et n = D − 1, et d’amplitude 1/D comme pour le filtre de moyenne glissante. La fonction de transfert de ce filtre dans le domaine de z est la suivante : H(z) = Y (z) 1 1 − z −D = X(z) D 1 − z −1 3.18 Il est intéressant de remarquer que ce filtre est récursif et pourtant il a la même réponse pulsionnelle et donc le même comportement que le filtre de moyenne glissante qui lui est non récursif. Ceci vient du fait que dans la forme récursive on a un effacement d’un zéro de la partie non récursive (COMB) et du pôle en z = 1 de l’intégrateur. Si on analyse de plus près la structure CIC de la figure précédente partie B) sans le facteur de gain 1/D et on étudie sa réponse fréquentielle en prenant la transformée de Fourier de la réponse impulsionnelle on voit que il s’agit d’un sinus cardinal ayant les passages par zéro (atténuation infinie) pour les fréquences f = kFS /D où FS est la fréquence d’échantillonnage du signal d’entrée x(n) et k 6= 0 un entier positif ou négatif. 0 HCIC (ej2πf ) = ej2πf 0 (D−1)/2 sin(πf 0 D) sin(πf 0 ) 3.19 Le premier terme traduit le déphasage (retard moyen de la réponse impulsionnelle), car le système est forcement causal, et le deuxième terme represente la fonction peigne (COMB). Voici ci dessous la réponse fréquentielle , en amplitude et phase et le lieu des pôles et des zéros du filtre. HEIG-VD / iAi / Maurizio TOGNOLINI Page 171 sur 178 Cours SEL2 - r1.5 - 15.09.2014 A) Bode d’amplitude pour D = 5©Richard Lyons. B) Bode de phase ©Richard Lyons. C) Lieu des pôles et des zéros ©Richard Lyons. Le risque inérent à un système récursif ayant un pôle exactement sur le cercle unité est l’instabilité, due à la quantification des des coefficients du filtre et à la précision des nombres pour le calcul. Dans le cas présent les coefficients du filtre sont strictement unitaires et le pôle de l’intégrateur est exactement compensé par le zéro de la partie COMB. D’ailleur ce filtre à une réalisation parfaite si les calculs sont faits en virgule fixe (Fixed point) donc avec ds nombres entiers sans perte de précision. Bien que récursif, le filtre CIC est obligatoirement stable et à phase linéaire. Le gain à f = 0 vaut la longueur du filtre D. 10.5.4 Applications : décimation et interpolation avec un filtre CIC Ce type de filtre dont la réalisation matérielle ou logicielle est très simple est utilisé pour soit moyenner un signal à haute cadence d’entrée FSin pour en faire un signal moyenné à faible cadence de sortie FSout = FSin /R, on parle dans ce cas de décimation. On peut aussi au contraire partir d’un signal à faible cadence d’entrée FSin et obtenir un signal à plus haute cadence FSout = FSin · R qui interpole par une fonction sinc les échantillons d’entrée. Dans le cas du filtre CIC avec décimation le filtre se compose d’abord d’un intégrateur suivi d’un COMB suivi ensuite du décimateur de facteur R (prends un échantillons tous les R échantillons ). ceci est montré dans la figure suivante A). Pour l’interpolateur, c’est l’inverse, d’abord on a l’augmentation de la fréquence d’échantillonnage de facteur R (oversampling, qui consiste à introduire R valeurs à zéro entre deux échantillons à la fréquence FSin ), suivi d’un COMB et ensuite d’un intégrateur. Ceci est montré dans la figure suivante partie B). A) Filtre CIC avec décimation©Richard Lyons. B) Filtre CIC avec interpolation ©Richard Lyons. La durée de moyennage ou delai D de la partie COMB du filtre est très souvent,dans les application technologiques égal au facteur R de décimation (ou oversampling dans le cas de l’interpolateur). En toute généralité ils peuvent être différents, et les considérations qui suivent y sont applicables dans ce cas. 10.5.4.1 Phénomène de recouvrement spectral dans le cas du filtre CIC avec décimation La décimation du signal à la sortie du filtre CIC revient à échantillonner ce signal à une fréquence inférieure d’un facteur R. Par conséquence de ce re-échantillonnage un recouvrement spectral (aliasing) est Page 172 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 possible du moment que le spectre à la sortie du filtre CIC a des composantes pour f > FSout /2, de par sa forme en sinc. Dans la figure A) suivante on a le spectre du signal en sortie du filtre CIC avant décimation sur lequel on a illustré la bande de fréquence nécessaire au signal utile (bande d’intérêt) B et toutes les bandes de fréquences qui vont être repliées car multiples de FSout . Dans cette bande sont superposés les composantes spectrales multiples de FSout comme illustré dans la figure B), autour de la fréquence f = 0 sur la bande B. Dans la figure B) on peut remarquer que le repliement autour de f = FSout a un niveau 16 dB en dessous du niveau à f = 0Hz. Plus la bande utile B est petite moins l’énergie des composantes repliés est grande. A) Spectre du signal en sortie du filtre CIC avant la décimation. 10.5.4.2 B) Recouvrement spéctral dans la bande de base B après décimation. Augmentation de l’atténuation des composantes spectrales repliées La méthode la plus commune de augmenter l’atténuation des composantes spéctrales repliées est de augmenter l’ordre du filtre CIC, ce qui consiste à cascader plusieurs étages CIC du premier ordre à la suite. Pratiquement on constitue un filtre CIC par exemple d’ordre M = 3 en cascadant 3 intégrateurs et ensuite 3 filtres COMB comme montré dans la figure suivante. On remarque bien l’effet de l’ordre avec le niveau bien inférieure de la première composante repliée qui vaut −48 dB dans le cas de l’ordre M = 3. B) Réponse fréquentielle d’un filtre CIC d’ordre M = 3 avec D = R = 8. A) Filtre CIC d’ordre M = 3 La réponse fréquentielle du filtre est simplement la réponse fréquentielle du filtre CIC du premier ordre à la puissance M . HCIC,M (e j2πf 0 )=e j2πM f 0 (D−1)/2 sin(πf 0 D) sin(πf 0 ) M 3.20 Le prix à payer pour l’augmentation de l’ordre afin d’augmenter l’atténuation des composants de repliement spectral et une augmentation de matériel ou une occupation accrue de ressources dans une impémentation logicielle. Une pénalité supplémentaire est l’augmentation du format des nombres (entiers) car le gain du filtre augmente exponentiellement avec l’ordre M . Pour que le filtre reste stable dans toutes les situations il faut que il n’y ait aucune perte de précision (donc aucune troncature des nombres), le nombre de bit nécessaire dans les aditionneurs augmente de log2 (D) + 1 pour le premier intégrateur jusque M log2 (D) + 1 pour le dernier intégrateur. Par exemple si on veut D = 8 et M = 3 le premier aditionneur de la figure précédente A) devra avoir 4 bit , le deuxième devra sommer des nombres codés sur 4 bit et devra avoir une larguer de 7 bit et le troisième de 10 bit. HEIG-VD / iAi / Maurizio TOGNOLINI Page 173 sur 178 Cours SEL2 - r1.5 - 15.09.2014 10.5.5 Réalisation matérielle d’un filtre CIC pour la décimation du bitstream en sortie du modulateur Sigma-Delta Dans les réalisation matérielles ou logicielles du filtre CIC avec décimation on a tendance à mettre l’opération de décimation entre la partie intégrateur et la partie COMB comme montré dans la figure qui suit. Dans la partie filtre en peigne le retard n’est plus de D mais de N = D/R ceci est la conséquence du déplacement de la décimation entre la partie intégrateur et la partie COMB. Dans beaucoup de cas N = 1 ce qui revient à D = R comme dans les structures d’avant. Cette structure offre les deux avantages suivants : Le retard de la section COMB est réduite à N = D/R qui est souvent égale à 1, ce qui réduit les besoins en mémoire ; La fréquence des calculs de la partie COMB qui traite des nombres avec la taille maximale du filtre est réduite du facteur R. Ces deux avantages participent à une réduction de la puissance dissipée. A) Filtre CIC avec décimation au centre La réponse fréquentielle du filtre illustré précédemment est montré dans la figure suivante. La figure A) montre l’effet du paramètre N = D/R qui vaut la plus part des cas 1 ou 2. On constate que pour N = 2 on ajoute des zéros dans la bande de base (entre 0 et FS,out /2). Dans la figure B) on peut remarquer l’effet du facteur de décimation R pour N = 2, on remarque que à part l’effet sur la fréquence d’échantillonnage de sortie, l’effet sur le Bode d’amplitude est insignifiant. A) Réponse fréquentielle d’un filtre CIC d’ordre M = 1 pour N = 1, 2, 3 10.5.5.1 B) Réponse fréquentielle d’un filtre CIC d’ordre M = 1 avec R = 2, 16 pour N = 2. Problème du débordement des intégrateurs dans la structure CIC La principale tare des filtres CIC est le risque de débordement des nombres du à la partie intégrateur. Le débordement n’a pas de conséquence sur le résultat du filtre (signal de sortie) si les deux conditions suivantes sont respectées : 1. La plage des nombres utilisés est supérieure ou égale à la valeur maximale attendue à la sortie du filtre CIC. 2. L’arithmétique du filtre utilise les nombres avec complément à deux sans saturation (two’s complement (nonsaturating) arithmetic). Puisque un filtre CIC du premier ordre possède un gain statique (à f = 0 Hz) qui vaut HCIC1 (f = 0) = D = N R, un filtre CIC d’ordre M aura un gain DC qui vaudra HCICM (f = 0) = M D = M (N R). Chaque intégrateur supplémentaire ajoute log2 (D) bits supplémentaires à la valeur de sortie. Page 174 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Bien que le gain DC global d’un filtre CIC d’ordre M est HCICM (f = 0) = M D = M (N R), chaque intégrateur à un gain DC infini ! Il peut donc déborder. Si les nombres utilisés pour le calcul de la somme utilisent la représentation par complément à deux, alors la seule conditions à respecter c’est que la taille de l’additionneur est au moins égale à la différence maximale de valeur entre deux échantillons successifs (chaque somme provoque au maximum un seul débordement). Utilisant la représentation binaire par complément à deux, avec son débordement qui transforme le nombre le plus grand positif en le plus négatif (pour 8 bit on passe de 12710 = 01110 11112 à −12810 = 10000 00002 ) puisque le dérivateur qui suit (COMB) prends la différence correctement entre deux valeur successives sortant de l’intégrateur. 10.5.5.2 Application du filtre CIC à la démodulation Sigma-Delta Pour l’application au convertisseurs Sigma-Delta on adopte souvent R = D = NOSR La Figure 3-16 montre les réponses fréquentielles du filtre CIC pour une décimation de NOSR = R = D = 32 et des ordres de M = 1, 3, 5. Figure 3-14 : CIC récursif pour M=1, 3, 5 et NOSR =32, NOSR FS =4MHz La Figure 3-17 illustre les réponses fréquentielles du filtre CIC pour un ordre de M=3 et des décimations de NOSR =16, 32, 64 Figure 3-15 : CIC récursif pour M=3 et NOSR =16,32,64 HEIG-VD / iAi / Maurizio TOGNOLINI Page 175 sur 178 Cours SEL2 - r1.5 - 15.09.2014 10.5.6 2ème étage : Filtre FIR Le second étage du filtre numérique est souvent constitué d'un filtre FIR (non récursif) à coefficients symétriques, ce qui assure une réponse linéaire de la phase. Ce filtre doit présenter les caractéristiques suivantes : 1. Un facteur de décimation de 2 à 4. 2. Une compensation de la variation d'amplitude de la réponse fréquentielle du filtre CIC dans la bande passante. 3. Une bande de transition et une atténuation dans la bande d'arrêt compatible avec les exigences (résolution) du convertisseur. 10.5.7 Exemple Ce paragraphe illustre un exemple de convertisseur Sigma-Delta du 2ème ordre. Le signal d’entrée est un signal sinusoïdal de 10Hz présentant une légère distorsion (signal issu d’un générateur de fonction arbitraire). Les caractéristiques du convertisseur sont : - fréquence d’échantillonnage : NOSR FS =400kHz - filtre CIC : ordre : N=5 décimation : NOSR =100 - filtre FIR : fréquence de coupure : Fp =100 fréquence bande bloquée Fb =150 aténuation bande passante Ap =0dB atténuation bande bloquée Ab =100dB La Figure 3-18 montre le spectre d’amplitude du signal à la sortie du modulateur Sigma-Delta. On voit que le bruit est rejeté vers les fréquences élevées. Un agrandissement montre les composantes harmoniques du signal d’entrée. Dans la bande 0Hz à 100Hz, le rapport signal sur bruit de quantification est de l’ordre de 100dB. On a donc une résolution de l’ordre de 16 bits. Le filtre CIC (Figure 3-19 de gauche) à une bande passante de l’ordre du kHz et une décimation de 100. Le filtre FIR (Figure 3-19 de droite) permet de ramener la bande passante à 100Hz. Le signal numérique résultant de la conversion présente un spectre d’amplitude donné à la Figure 3-20. Sur la partie de gauche, on voit bien l’atténuation provoquée par le filtre FIR à partir de 100Hz. Sur la partie droite un agrandissement la bande d’intérêt permet de se convaincre de la bonne restitution du signal analogique d’entrée. Page 176 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI Cours SEL2 - r1.5 - 15.09.2014 Bande de 0Hz à N OSR F S /2 Bande de 0Hz à 100Hz Figure 3-16 : Spectre du bit stream Filtre CIC Filtre FIR Figure 3-17 : Filtrage numérique Bande de 0Hz à F S /2 Bande de 0Hz à 100Hz Figure 3-18 : Grandeur convertie HEIG-VD / iAi / Maurizio TOGNOLINI Page 177 sur 178 Cours SEL2 - r1.5 - 15.09.2014 10.5.8 Réferences 1. Hogenauer, Eugene. "An Economical Class of Digital Filters For Decimation and Interpolation," IEEE Transactions on Acoustics, Speech and Signal Processing, Vol. ASSP-29, pp. 155-162, April 1981. 2. Lyons, Richard, Understanding Digital Signal Processing, 2nd Ed., Prentice Hall, Upper Saddle River, New Jersey, 2004, pp. 556-561. Page 178 sur 178 HEIG-VD / iAi / Maurizio TOGNOLINI