Projets Automne 2015 - Polytechnique Montréal

Projets
GBM8320 – Dispositifs médicaux intelligents
(DMI 2015)
Mohamad Sawan, professeur
Mohamed Zgaren, chargé de laboratoire
Département de génie électrique
Polytechnique Montréal
Présentation des projets
Local M2204
Pavillon Lassonde
Décembre 2015
GBM8320, Projets (suite)
Session Automne 2015
GBM8320-Dispositifs Médicaux intélligents (DMI’15)
Présentation de projets
Mardi 10 décembre 2015, 12h45-18h00
P#
Heure Auteur
Page
2
3
Titre du projet
Programme
Formulaire d’évaluation
13h40 Début
1
12h45
2
13h10
3
13h35
4
14h00
Belzil, A.
Conception d’un micro stimulateur pour tissu
cardiaque à étages de sorties multiples
Boubée de Gramont, F. Biocapteur CMOS pour la détection et la mesure
de la concentration de neurotransmetteurs
Campbell, P.
Convertisseur AC/DC de faible puissance pour
l’interface d’un lien inductif
Diouf, Y.
Filtre passe-bande en technologie CMOS pour
l’acquisition de signaux biologiques
14h25 Pause
Break
5
14h45
Hashemi N., F.
6
15h10
Honarparvar, M.
8
16h00
Laurent, É.
7
15h35
Najarpour F., A.
9
16h25
Trigui, A.
10
16h50
Yabi, N.
A Low Voltage CMOS Bandgap Voltage
Reference for Biomedical Application
Semi-time Mode Analog Front-end Compatible
with Time Domain Incremental TDC
Conception d’un ampli d’instrumentation pour
mesurer l’ECG de rongeurs
A 60-dB CMOS Signal Amplifier for Wireless
Extracellular Neural Recording System
Quadrature Carrier Width Modulation FrontEnd Demodulator for Micro-Implants
Un filtre préliminaire passe-bande 0.4-60Hz
réalisé avec une configuration OTA-C 1.8V,
CMOS 180nm
4
8
12
16
20
24
32
28
36
40
17h15 Fin
Page 2 de 43
Conception d’un micro stimulateur pour tissu cardiaque à étages de sorties
multiples
Par Antoine Belzil
Abstract - Cet article décrit la conception d’un stimulateur
pour un tissu afin de lui permettre de différencier ses
cellules souches pluripotentes en cellules cardiaque
automatique dans le but ultime de trouver une alternative
aux pacemakers électriques. La stimulation active produite
par le système est créée par l’alternance de phase de l’ordre
des nanosecondes afin de n’utiliser un condensateur de
petite taille, mais d’obtenir un courant traversant le tissu en
continu. Deux modèles de tissu ont permis la validation du
circuit, un linéaire et l’autre segmentaire, ce dernier
permettant une analyse électrique à l’intérieur du tissu. Les
résultats obtenus démontrent un potentiel aux bornes du
tissu de 8.35V/cm à 16.58V/cm, quoique ces résultats
puissent être réduits en jouant sur le courant imposé dans le
circuit.
I.
Introduction
Les bradyarythmies correspondent aux conditions de
rythmes cardiaques faibles ou inappropriés. Dans la
plupart des cas, ces conditions peuvent être réglées par
l’implantation d’un pacemaker électronique. Ces
derniers ne sont pas toutefois exempts de leur lot de
complications. Il serait alors possible de contourner ces
complications et les limitations des pacemakers
électroniques si un regain du fonctionnement normal
du nœud sinusal ou l’automatisation de façon
biologique était possible. Dans l’objectif de développer
la seconde option à-travers le développement de patchs
biologiquement ingéniés à partir de cellules
pluripotentes, l’optimisation d’un système de stimuli
électrique miniature est requis. Le présent ouvrage
traite la conception d’un tel système permettant la
stimulation d’un tissu cardiaque (myocarde) simulée
grâce à une stimulation en alternance de phase au
travers multiples étages de sorties et un système de
protection du tissu grâce à un condensateur de taille
minimale. Plus précisément, l’objectif était de permette
une stimulation d’au moins 5V/cm, ce qui est
caractéristique du myocarde natif [1], grâce à trois
étages de sorties au travers un tissu simulé par un
réseau de résistance et condensateur représentant un
tissu cardiaque. Le circuit conçu devrait être de taille
assez petite pour son addition à une lamelle de
microscope où le tissu cardiaque réel sera développé.
II.
Méthodologie
La première partie consistait à la réalisation d’un tissu
cardiaque formé de condensateurs et résistances, la
seconde, à la conception d’un étage pour générer les
phases de stimulations requises, et la suivante, à la
réalisation d’un étage de sortie permettant la
génération d’un voltage continu aux bornes de sortie
en alternance avec une phase de relaxation. La
complexité de cette dernière provient du fait qu’un
condensateur permettant la protection du tissu pour
une telle stimulation en continu est très élevée et prend
donc beaucoup de place sur un circuit. La dernière
partie consistait en la mise en commun des trois
premières parties, avec une alimentation de 1.8V que
l’optique du projet ne considérait pas et qui a donc été
traité comme idéal et déjà présente sur la lamelle.
Plusieurs étages de sortie seront utilisés comme dans
les travaux de Soulier et al [2].
Dans ce projet, deux représentations du myocarde ont
été réalisées. La première est sa représentation par une
résistance de 100K ohms. Cette valeur provient du
choix d’un tissu représenté simplement comme la
combinaison de 10 cellules d’impédance interne infinie
distancées également de 100µm avec une résistance
entre elle de 100 ohms-cm [3]. Le tissu fut simplement
représenté ainsi pour ne se concentrer que sur le circuit
de stimulation et pour simplifier la propagation des
potentiels d’action le long des fibres musculaires.
La seconde est une couche 2D divisée en segments de
100µm x 100µm. Dans cette couche, les sarcolemmes
et l’espace intracellulaire sont représentés de manière
similaire aux travaux de Spach et Heidlage [4].
Figure 1 : Schéma du modèle segmentaire du myocarde
Chaque circuit résistance (Rm) et condensateur (Cm)
représente les faces supérieures et inférieures du
segment de la couche de tissu. Le tissu sera considéré
isotrope afin d’éviter les complications reliées aux
chemins
préférentiels
de
propagation.
La
représentation 2D sera donc homogène avec des
résistances de couplages (Ri et Ri’) égales (figure 1).
Cette représentation permet un réalisme plus élevé et la
possibilité de faire des analyses plus détaillées sur la
propagation du courant à l’intérieur du tissu. Le
tableau 1 liste les valeurs des composantes utilisées
pour la réalisation des modèles 2D. Les valeurs sont
basées sur les travaux de Joyner et Spach [3] [4].
Table 1 : Composants électriques du tissu cardiaque
Composantes
Modèle linéaire
Rm
Cm
Ri
∞
0
100 Ω·cm
Modèle
segmentaire
1000 Ω·cm2
1µF/ cm2
100 Ω·cm
Le générateur de phase fut conçu de façon à permettre
des phases 1 et 2 alternant à la fréquence donnée par
l’entrée 1 pour une durée déterminée par l’entrée 2.
Ces phases produisent une sortie à voltage de 0
lorsqu’actives permettant dans l’étage de sortie
l’ouverture et la fermeture des switchs. De plus, durant
la phase active de l’entrée 2 où les phases 1 et 2 sont
actives, la phase 3 est générée en continu à un voltage
égal à Vdd. Le générateur a été conçu pour prendre en
entrée des ondes carrées. Comme la fréquence
d’alternance de la phase 1 et 2 est très élevée, les
portes logiques composant le circuit furent réalisées à
partir de transistors seulement afin de réduire le temps
d’élévation et de chute du courant et de rendre la sortie
la plus carrée possible. Également, des expériences sur
Cadence ont démontré que l’utilisation en série de
deux inverseurs permet une génération d’onde encore
plus carrée. La figure 2 présente la schématique
réalisée pour le générateur de phase ainsi que ses
portes logiques.
Figure 2 : a) Porte logique NAND, b) porte logique NOT et c)
circuit du générateur de phase utilisant portes logiques a) et b)
L’étage de sortie fut réalisé à l’aide de transistors nmos
et pmos, et d’un condensateur. Dans un système de
stimulation, un condensateur peut être mis en série
avec les électrodes afin de rendre la stimulation
sécuritaire. Dans la période de stimulation, le
condensateur accumule des charges. Dans la phase de
repos ou décharge, le courant anodique neutralise les
charges accumulées. Dans le cas d’un bris des semiconducteurs, grâce à au condensateur il n’y aura pas
d’exposition prolongée du tissu au courant DC une fois
saturée. Cependant, comme une stimulation est d’une
durée de l’ordre des millisecondes, les capacités
requises sont de plusieurs µF [5]. Le volume des
condensateurs étant dans les alentours de 5mm3/µF [5]
pour un système comportant plusieurs étages de sorties
les condensateurs prendrait autant sinon plus d’espace
que le reste des composantes du système. Selon
l’équation 1 décrivant la relation capacité-courant, il
est possible de voir l’impact du temps de stimulation
sur la capacité pour une différence de potentiel donnée.
La capacité utilisée pour les simulations fut de 50nF,
soit plus de 100 fois plus petite que celles
normalement utilisées pour des circuits de stimulation.
𝐼𝑠 = 𝐶
𝑑𝑉
𝑑𝑡
(1)
Le principe du circuit de sortie repose sur l’alternance
rapide (MHz ou GHz) entre les phases 1 et 2 durant la
stimulation afin de permettre l’utilisation de capacités
très faibles. Comme ces deux phases permettent
chacune la stimulation avec la même amplitude durant
la même période de temps en alternance, si le courant
passe au travers de la résistance ou tissu dans le même
sens, le résultat final est équivalent à une stimulation
en continu. Afin de permettre ce trajet au courant et un
courant au sens alternant dans le condensateur, un pont
de diode a été utilisé. Ces diodes furent dans un
premier temps idéales et par la suite réalisées à l’aide
d’un seul transistor monté en diode, soit pour un nmos,
la Gate connectée à la Source. Pour trouver les
paramètres de chacune des diodes, une analyse
paramétrique fut réalisée grâce au logiciel Cadence.
Comme pour l’étage de génération de phase, les
switchs ont été réalisés avec des transistors seulement
afin de permettre une transition quasi-parfaite entre
chacune. Les transistors de la technologie 0.18 que
nous utilisons pour le présent ouvrage fonctionnent
très bien aux fréquences désirées. Ces switchs agissent
comme des portes logiques « NOT » en plus d’ouvrir
et fermer. C’est pourquoi le générateur de phase
produit une tension nulle pour permettre aux switchs
d’ouvrir. Les valeurs des transistors contrairement à
celles des transistors des portes logiques du générateur
ont été optimisées afin de permettre une plus grande
tension aux bornes de sortie. Dans le cas des switchs,
les transistors pmos utilisés auraient pu être remplacés
par des résistances. Leurs valeurs permettent une
grande impédance, soient W=500nm et L=10µm. Les
transistors nmos permettent le changement entre les
deux différences de potentiel, et pour les optimiser,
leur impédance fut minimisée. Leur dimension sont
ainsi W=8µm et L=180nm. Ces valeurs optimales ont
été trouvées à l’aide d’analyses paramétriques sur le
logiciel Cadence.
Figure 3 : Schéma de l’étage de sortie
Le circuit final de l’étage de sortie est présenté à la
figure 3. La source de courant Istim est idéale dans le
circuit. L’objectif du projet ne nécessitant pas une
faible consommation de courant, la source fut, pour les
simulations finales, fixée à 800µA. Le courant peut
être ajusté lorsqu’une résistance beaucoup plus faible
que 100k ohms est utilisée, soit lorsqu’un tissu plus
petit est utilisé. Pour obtenir le même courant de
stimulation avec une plus faible source de courant, il
serait possible d’utiliser un miroir de courant à l’entrée
du système.
Le circuit complet permettant dans un premier temps la
stimulation de la résistance de 100k ohms et dans un
second celui du tissu (figure 4) fut réalisé en
combinant le générateur de phase, trois étages de sortie
et la résistance ou tissu. La différence de potentiel fut
relevée aux bornes de la résistance et aux bornes
centrales du tissu. Pour le tissu, deux analyses furent
réalisées, soient une stimulation à un étage de sortie au
centre du tissu et une autre avec les trois étages répartis
également aux extrémités du tissu.
Figure 4: Circuit final du projet
III.
Résultats
Le générateur de phase permet la production des trois
phases désirées, soient l’alternance des phases un et
deux de 1.8V à 0V durant la stimulation et la mise à
0V de la phase trois durant la relaxation ou stimulation
passive. Cependant, malgré l’utilisation de transistor
permettant une variation de phase rapide, un décalage
de 4 ns peut être observable entre les phases un et
deux. Les entrées du générateur alternèrent de 1.8V à
0V, l’entrée un (haut) pour 500ns sur 1µs et la seconde
(bas) pour 10µs sur 20µs. À des fins de présentation
des résultats, la stimulation sur Cadence ne fut que de
10µs, mais en réalité elle pourrait être plus grande sans
que les résultats varient pour autant.
La figure 5 montre la différence de potentiel aux
bornes de la résistance de 100k ohms. La différence de
potentiel aux bornes atteint 16.58V pour la stimulation
active et 0 lors de la période de repos. Le décalage des
phases produit pour un bref instant une baisse dans le
courant passant au travers la résistance ou tissu. Ceci
produit alors des pics ressemblant à des fonctions de
Dirac à tous les changements de phases. Leur
amplitude ne représentant que le tiers de l’amplitude
totale pour une durée moindre de 5 ns, leur effet est
négligeable sur la durée de stimulation. De cette
différence de potentiel, un courant de stimulation égale
à 166µA dans la résistance est trouvable.
Figure 5 : Différence de potentiel aux bornes de la résistance de
100k ohm durant la stimulation
La figure 6 présente la différence de potentiel aux
bornes du tissu lors de la stimulation au centre
seulement (6a) et lors d’une stimulation à trois sorties
également réparties (6b). La différence de potentiel
dans les deux cas varie de façon similaire à la
résistance de 100k ohms, avec des amplitudes de
8.35V pour un étage de sortie et 14.27V et 14.55V
pour trois étages de sortie, où l’amplitude la plus
élevée est relevée aux extrémités du tissu.
qui démontre l’importance d’utiliser plusieurs étages
de sortie pour un tissu plus large, tandis que la
différence entre les endroits de lecture permet de
déduire l’importance de la répartition des sondes dans
le tissu pour obtenir une stimulation homogène.
V.
Figure 6: a) Voltage aux bornes du tissu avec un étage de sortie.
b) Voltages aux bornes du tissu avec trois étages de sortie
IV.
Discussion
L’analyse du circuit permet de confirmer le sens du
courant désiré lors des trois phases de la stimulation.
Lors de la phase 1, le courant se propage comme suit :
Vdd
Istim S1
D3
résistance
D2
C
S4
gnd. Lors de la phase 2 il va selon ce trajet : Vdd
S2
C
D1
résistance
D4
S3
gnd. Selon
la phase 3, il boucle entre la résistance et S5,
permettant une stimulation passive et le temps de
relaxation nécessaire pour une bonne stimulation. Le
condensateur est donc bien traversé par le courant dans
les deux sens lui permettant de se charger et décharger
tout en protégeant le tissu et le tissu est bien traversé
dans le même sens par les deux phases de stimulation
active. Ceci permet également de confirmer les
résultats obtenus plus haut.
Selon la fréquence d’alternance du générateur de
phase, il serait possible de réduire encore plus la
capacité protectrice. Présentement, celle utilisée de 50
nF représente un volume total de 0.25mm3. À cette
grosseur, son intégration sur une lamelle n’utilisera pas
trop d’espace.
Le circuit permet la génération d’un voltage supérieur
à 5V/cm pour les deux représentations de myocarde,
puisque chacun correspond à une longueur d’au plus
1cm. Pour son intégration à la lamelle, un travail doit
être fait pour approximer la résistance réelle du tissu
cardiaque, suivit de l’optimisation du courant de
stimulation afin d’éviter l’excitation exagérée du tissu
et son endommagement. De plus, comme le circuit ne
présente que des transistors et un condensateur, sa
fabrication est réaliste.
Du modèle segmentaire il est possible de mesurer la
différence de potentiel dans le tissu, y voir les courants
internes et observer l’impact de plusieurs étages de
sortie. L’amplitude observée pour trois étages par
rapport à un seul est pratiquement 70% plus élevée, ce
Conclusion
Le présent ouvrage présente un système de stimulation
de myocarde simulé par deux modèles électriques, ses
composantes, ainsi que l’explication de ses paramètres.
Le générateur de phase permet l’alternance entre trois
phases de stimulation permettant une stimulation quasi
continue du tissu suivi d’une période de relaxation,
chacune de la durée voulue soit 10µs. L’étage de sortie
permet la génération d’un voltage plus élevé que
5V/cm selon le courant de stimulation imposé pour les
phases produites par le générateur de phases. Les
modèles de myocardes permettent la validation du
circuit et l’analyse plus détaillée de la propagation du
courant dans le tissu. Les pistes futures pour continuer
le travail seraient son intégration à la lamelle de
développement du myocarde automatisé, après son
optimisation pour ce cas spécifique.
VI.
Références
[1]M. Radisic, H. Park, H. Shing, T. Consi, F. Schoen,
R. Langer, L. Freed and G. Vunjak-Novakovic,
'Functional assembly of engineered myocardium by
electrical stimulation of cardiac myocytes cultured on
scaffolds', Proceedings of the National Academy of
Sciences, vol. 101, no. 52, pp. 18129-18134, 2004.
[2]F. Soulier, S. Bernard, G. Cathebras and D.
Guiraud, 'Advances in implanted functional electrical
stimulation', 2011 6th International Conference on
Design & Technology of Integrated Systems in
Nanoscale Era (DTIS), 2011.
[3]R. Joyner, F. Ramon and J. Morre, 'Simulation of
action potential propagation in an inhomogeneous
sheet of coupled excitable cells', Circulation Research,
vol. 36, no. 5, pp. 654-661, 1975.
[4]M. Spach and J. Heidlage, 'The Stochastic Nature of
Cardiac Propagation at a Microscopic Level: Electrical
Description of Myocardial Architecture and Its
Application to Conduction', Circulation Research, vol.
76, no. 3, pp. 366-380, 1995.
[5]X. Liu, A. Demosthenous and N. Donaldson, 'A
Fully Integrated Fail-safe Stimulator Output Stage
Dedicated
to
FES
Stimulation', 2007
IEEE
International Symposium on Circuits and Systems,
2007.
Biocapteur CMOS pour la détection et la mesure de la
concentration de neurotransmetteurs
Fanny Boubée de Gramont
Département de génie biomédical
Ecole Polytechnique de Montréal,
Montréal, Canada
Abstract—Cet article présente un design d’amplificateur
opérationnel à transconductance (OTA) utilisable dans le cadre
de la détection de neurotransmetteurs à l’aide d’un biocapteur
ampérométrique. Ce design utilise la technologie CMOS 0.18 et a
été simulé à l’aide du logiciel Cadence. Le gain obtenu lors des
simulations peut atteindre 107dB et la bande-passante 269 kHz.
Ces deux grandeurs peuvent de plus aisément être ajustées en
modifiant certains paramètres comme le courant alimentant
l’étage en cascode de l’amplificateur présenté dans cet article.
Dans ce travail, nous présentons en particulier les différentes
étapes de la conception de l’OTA réalisé ainsi que les
performances de celui-ci.
Mots clefs — biocapteur ampérométrique ; CMOS ;
potentiostat ; neurotransmetteurs ; laboratoire sur puce ; OTA
I.
Figure 1 : Design proposé par Massicotte et Sawan en 2013
pour un biocapteur de neurotransmetteurs [1]
Dans [2], un design avait déjà été proposé pour ces OTAs
en utilisant un design folded-cascode Miller (figure 2) ainsi
qu’un circuit de polarisation pour assurer que l’ensemble des
transistors hors transistors d’entrée (M1 et M2) fonctionnent en
saturation.
INTRODUCTION
La médecine moderne a permis de soigner de nombreuses
maladies autrefois responsables de nombreux décès et
handicaps. Cependant, les progrès dans le domaine des
maladies cérébrales apparaissent plus lents que dans les autres
domaines, comme le rappelle la persistance de nombreuses
maladies, dont fait partie la maladie d'Alzheimer. Plusieurs
études ont cependant déterminé que cette maladie pourrait
avoir un lien avec une neurotransmission anormale. Ainsi,
pouvoir détecter la présence de neurotransmetteurs et mesurer
leur concentration à l'aide de biocapteurs de façon précise
pourrait permettre des avancées dans ce domaine. Un tel
biocapteur présenterait donc un réel intérêt tant pour la
recherche que pour une éventuelle application clinique sur le
long terme, une fois les mécanismes de la neurotransmission
dans la maladie d’Alzheimer mieux compris par les chercheurs.
Du fait de l’importance que pourrait prendre la détection de
neurotransmetteurs dans les prochaines années, de nombreux
designs ont été proposés pour cela dans la littérature au cours
de ces dernières années, en particulier dans [1], en 2013. Dans
cet article, nous nous sommes basés sur le design général du
biocapteur ampérométrique de neurotransmetteurs présenté
dans [1] et [2] afin pouvoir proposer un autre design pour les
amplificateurs opérationnels à tranconductance (OTAs)
présentés dans le circuit général (figure 1), en utilisant le
logiciel Cadence pour l’ensemble des modélisations effectuées
au cours de ce travail.
Figure 2 : OTA utilisant un design folded-cascode Miller
utilisé dans [2]
Le design d’OTA proposé ici s’inspire de ce travail ainsi
que des travaux présentés en [3] et [4] pour le design de l’OTA
à proprement parler. Enfin, un étage supplémentaire, basé sur
les travaux présentés en [2] et [5] a été intégré au circuit afin de
tenter d’en améliorer les performances.
TABLE I.
II. DESIGN DE L’AMPLIFICATEUR
A. OTA à deux étages simple
Un premier design inspiré directement de [3] est présenté à
la figure 3. Dans ce design, l’entrée est composée de deux
transistors P-MOS (M2 et M5 ici). Cela permet de réduire le
bruit parasite en entrée, en particulier aux fréquences les plus
faibles. L’ensemble du premier étage est composé des
transistors d’entrée (M2 et M3), du miroir de courant N-MOS
(M6 et M8) ainsi que du transistor P-MOS M0 qui fait office
de source de courant d’extrémité. Le deuxième étage quant à
lui est composé par les transistors P-MOS M4 et M1 ainsi que
les transistors N-MOS M7 et M5. Ce dernier transistor permet,
avec la source de tension V3, de réaliser une source de courant.
Avec ce design, les résistances d’entrée peuvent être
approximées comme étant infinies, que ce soit pour l’entrée du
dispositif ou pour l’entrée du deuxième étage, ces entrées
s’effectuant au niveau de la grille des transistors dans les deux
cas.
DIMENSIONS DES TRANSISTORS DU CIRCUIT
Transistors
W/L (en µm)
M0
20/1
M1
10/1
M2
25/1
M3
25/1
M4
30/1
M5
0.5/0.18
M6
10/1
M7
10/1
M8
10/1
Figure 4 : dimensions des transistors.
B. Ajout d’un étage cascode
Afin d’améliorer les performances en matière de gain et de
bande-passante, deux étages supplémentaires sont ajoutés en se
basant sur des travaux précédents [1, 2, 5]. Le design
correspondant est présenté à la figure 5 tandis que les valeurs
propres au design sont présentées à la figure 6.
Figure 3 : schéma de l’OTA à 2 étages utilisé, réalisé avec
le logiciel Cadence. V0 correspond à l’entrée – et V1
correspond à l’entrée +.
Le gain en tension Av1 du premier étage peut être donné
par l’équation (1), où gm2 est la transconductance de M2, r3 la
résistance interne du transistor M3 et Rs6 la résistance de sortie
de M6, selon les notations présentées sur le circuit électrique de
la figure 3 [3].
Av1 = gm2 (r3 || Rs6)
(1)
De la même façon, le gain en tension Av2 du deuxième
étage est donné par l’équation (2), où gm7 est la
transconductance du transistor M7 et r7 sa résistance interne,
tandis que r1 est la résistance interne du transistor 1.
Av2 = gm7 (r7 || r1)
(2)
Combiner (1) et (2) permet d’obtenir le gain en tension
global du circuit présenté à la figure 3, qui est donné par
l’équation (3).
AvTot = Av1 Av2 = gm2 (r3 || Rs6) gm7 (r7 || r1)
(3)
Les dimensions des différents composants sont présentées à
la figure 4.
Figure 5 : schéma de l’OTA complet utilisé, réalisé avec le
logiciel Cadence.
TABLE II.
DIMENSIONS DES TRANSISTORS DU CIRCUIT (AJOUT A LA
TABLE I.)
Composants
W/L (en µm)
M9 à M12
1/1
M13 et M14
1/1
M17 et M18
20/1
C0
1 pF
C1
10 fF
C2
10 pF
R
1 kΩ
Figure 6 : dimensions des transistors et autres composants.
Ces étages supplémentaires permettent d’améliorer les
performances en matière de vitesse de l’amplificateur, de gain
et de bande-passante pour le circuit. Il est de plus possible
d’adapter plus facilement les performances du circuit en
fonction des résultats souhaités, en modifiant par exemple
l’intensité icascode qui offre un certain contrôle à la fois sur le
gain et sur la bande passante.
B. OTA à deux étages simple
Le gain de l’OTA à deux étages a dans un premier temps
été testé seul, sans le test-bench, en utilisant directement le
montage présenté à la figure 3. Cela a permis d’obtenir un gain
légèrement inférieur à 50 dB (figure 9), qui est peu satisfaisant
dans le cadre d’une utilisation pour la détection de
neurotransmetteurs.
Ce dernier étage en cascode est particulièrement important
en ce qui concerne l’amélioration du gain et de la bandepassante, et ses paramètres doivent donc être ajustés avec
beaucoup d’attention pour tout ce qui a trait à l’optimisation de
cet OTA une fois celui-ci intégré à un circuit complet. Il offre
de plus un bon compromis en matière de puissance mais aussi
de surface physique utilisée en restant relativement peu
coûteux dans ces deux domaines.
Pour améliorer les performances, une solution possible est
l’intégration au test-bench (figure 10), ce qui donne un gain de
82.47 dB, une fréquence de gain unitaire de 66MHz, une bande
passante de 9.82 kHz environ, et une marge de phase de 290°.
Pour améliorer davantage encore les performances,
l’utilisation d’un circuit plus complexe est nécessaire, comme
c’est le cas pour le deuxième circuit proposé dans la section II.
III. RÉSULTATS
Les résultats ont été obtenus en utilisant un testbench
identique dans les deux cas. Celui-ci est présenté à la première
sous-section, avec les valeurs pertinentes le concernant.
A. Testbench utilisé
Les testbench utilisé pour effectuer les tests des
amplificateurs présentés à la section précédente est un simple
montage en inverseur, comme présenté à la figure 7.
Figure 9 : gain (en vert) et phase (en rouge) de l’OTA à
deux étages sans testbench.
Figure 10 : gain (en vert) et phase (en rouge) de l’OTA à
deux étages avec le testbench.
Figure 7 : schéma du testbench utilisé.
Les valeurs correspondant aux grandeurs indiquées sur le
schéma de la figure 7 sont détaillées dans le tableau présenté à
la figure 8.
TABLE III.
DIMENSIONS DES COMPOSANTS DU TESTBENCH
Composants
Dimensions
R1
1 kΩ
R2
10 MΩ
Cl
100 pF
Figure 8 : dimensions des composants du testbench.
C. Design complet
L’OTA complet présenté à la figure 5 a été testé
directement à l’intérieur du testbench proposé à la figure 7, afin
d’obtenir le diagramme de Bode présenté à la figure 11
montrant le gain et la phase.
en fonction du courant d’alimentation de l’étage en cascode
icascode.
Figure 11 : gain (en vert) et phase (en rouge) de l’OTA
complet incluant l’étage de cascode, testé avec le testbench.
La figure 11 montre que le gain obtenu est de 107.5 dB sur
une plage de fréquence allant jusqu’à 269 kHz environ. La
fréquence de gain unitaire est quant à elle obtenue pour une
valeur de 27.41 GHz, ce qui permet d’obtenir une marge de
phase de 314°.
IV. DISCUSSION
Les amplificateurs présentés dans ce travail ont été testés
avec le même testbench de façon à pouvoir vérifier que le
design était convenablement amélioré par l’ajout d’étages
supplémentaires au cours de la deuxième partie. Les résultats
présentés au cours de la section précédente indiquent que les
performances en matière de gain, mais aussi celles en matière
de bande passante, sont bien meilleures avec le deuxième
design. Ces résultats sont de plus similaires à ce qui a été
obtenu dans [2].
Une grandeur apparaît comme particulièrement importante
dans le cadre de l’optimisation entre le gain, la largeur de la
bande-passante, et la puissance consommée par le circuit, cette
dernière devant rester faible. Il s’agit de la valeur du courant de
l’alimentation de l’étage en cascode rajouté dans le design
complet, ou icascode. La figure 12 illustre cela pour différentes
valeurs du paramètre icascode, obtenus par simulation sur le
logiciel Cadence.
Cette figure illustre bien la facilité de modification du gain
et de la bande passante en fonction de paramètres simples. Il
est par exemple possible d’augmenter le gain jusqu’à 130 dB
en perdant en bande-passante (en se ramenant à quelques
centaines de Hertz) en choisissant comme valeur de courant
170µA. Dans notre cas, nous avons préféré conserver un bon
compromis entre les deux, avec une valeur de 1mA. Par
ailleurs, les performances obtenues avec une telle valeur de
courant restaient très similaires à celles obtenues avec une
valeur de courant plus élevée, autour de 10 mA. Ce choix
permet donc de réduire la puissance consommée par le circuit,
mais il serait intéressant de chercher à limiter davantage encore
la puissance consommée par le design complet.
V. CONCLUSION
Dans ce travail, nous avons présenté un design possible
d’amplificateur opérationnel à transconductance (OTA) qui
pourrait être utilisé pour la détection de neurotransmetteurs
dans un système de laboratoire sur puce. De bonnes
performances en matière de gain et de bande passante ont été
obtenues (respectivement 107dB et 269kHz).
Une poursuite possible de ce travail consisterait à essayer
de limiter davantage la consommation de puissance réalisée par
l’ensemble du circuit, quitte à perdre légèrement en matière de
gain ou de bande-passante, afin de rendre le design plus léger
en terme de consommation de puissance. Une piste possible à
ce sujet concerne l’optimisation réalisée autour du choix de
icascode, et donc le design de l’étage en cascode présent à la
sortie du design complet de l’OTA.
REFERENCES
[1]
[2]
[3]
[4]
[5]
Figure 12 : simulations paramétrique du gain de l’OTA
complet incluant l’étage de cascode, testé avec le testbench,
Massicotte, G., & Sawan, M. (2013, May). An efficient time-based
CMOS potentiostat for neurotransmitters sensing. In Medical
Measurements and Applications Proceedings (MeMeA), 2013 IEEE
International Symposium on (pp. 274-277). IEEE.
Massicotte, G. (2013). Biocapteur ampérométrique intégré pour une
unité de détection dédiée aux neurotransmetteurs (Doctoral dissertation,
École Polytechnique de Montréal).
Hitesh Modi, Nilesh D. Patel (2013, February). Design and simulation of
two stage OTA using 0.18µm and 0.35µm technology. In International
Journal of Engineering and Advanced Technology (IJEAT), volume 2,
issue 3.
Saravanakumar, O. M., Kaleeswari, N., & Rajendran, K. (2014, April).
Design and analysis of two-stage operational transconductance
amplifier (OTA) using Cadence tool. In International Journal of
Engineering and Advanced Technology (IJEAT), volume 4, issue 4.
Sharma, S., Kaur, P., & Singh, T. (2013). Design and analysis of gain
boosted recycling folded cascode OTA. International Journal of
Computer Applications, 76(7), 8-13.
Convertisseur AC/DC de faible puissance pour
l’interface d’un lien inductif
Pierre Campbell
Département de génie électrique
École Polytechniqued de Montréal
Montréal, Canada
[email protected]
Résumé—Un lien inductif pour la transmission de puissance
permet d’alimenter un disposif médical implantable. La tension
alternative fournie par la boucle d’induction doit être transformée
en tension constante nécessaire pour la polarisation des transistors et l’accomplissement des autres fonctions du dispositifs. Cet
article discute des prinsipaux facteurs à considérer lors de la
conception du module de conversion de courant placé à la suite
de la boucle de couplage du dispositif implanté. On y expose les
principales catégories de redresseurs et différentes techniques
qui permettent d’améliorer leur performance. Les résultats de la
simulation de deux exemples de redresseurs sont présentés.
Mots clefs— Convertisseur AC/DC, redresseur.
I. I NTRODUCTION
Les implants médicaux intelligents réalisent des fonctions
de stimulation ou de télémétrie. Pour assurer l’alimentation
électrique des composants électroniques effectuant ces tâches,
il faut disposer d’une source d’énergie qui comblera les
besoins du système implanté [1].
A. Conversion AC/DC
La figure 1 représente un schéma simplifié d’un ensemble
typique de circuits formant la partie interne d’une chaîne de
conversion de puissance pour l’alimentation par lien inductif
d’un implant.
Figure 2. Transfert de puissance active vers la charge R.
absorbée par la boucle dépend de la qualité des conditions de
couplage. Lorsque le couplage s’affaibli, le gain en tension
du lien inductif diminue. Le gain en tension étant défini par
le rapport entre la tension à la sortie de la seconde boucle et
celle appliquée à la première boucle. Pour augmenter le gain,
il faut rapprocher les boucles ou améliorer leur alignement.
Autrement, il faut augmenter la puissance transmise et donc
les effets négatifs comme une plus grande absorption d’énergie
par les tissus environnants [2]. Un filtre plus performant peut
fournir une tension DC donnée à partir d’une plus petite
amplitude de Vin qu’un autre redresseur moins performant.
B. Transfert de puissance active
Figure 1. Schéma de base pour la conversion AC/DC.
Le bloc d’interface correspond à la boucle d’induction
secondaire qui assure le couplage au champ magnétique
d’induction créé par la partie externe du lien inductif. Le
redresseur prend l’onde sinusoïdale pour la transformer en
une tension idéalement constante. La qualité du lien inductif
étant variable, la tension de sortie du redresseur peut varier et
le régulateur tente de compenser les fluctuations pour fournir
une tension plus stable. La nature de la charge dépend de la
fonction du dispositif. Par exemple, un stimulateur
La boucle d’induction secondaire capte une partie de
l’énergie émise par la boucle primaire externe; elle fournit
une tension Vin à l’entrée du redresseur. La fraction d’énergie
La puissance active, mesurée en Watt, correspond à la
puissance qui est transférée vers la partie résistive de la charge,
représentée par la résistance R du circuit RC à la sortie du
redresseur (dans cet article, on omet la présence du régulateur).
L’objectif du redresseur est de fournir une tension constante à
la résistance, et donc de fournir un courant IR constant.
La figure 2 montre la provenance du courant pour différent
intervalles de temps pendant un cycle de charge d’un convertisseur. La boucle d’induction et le redresseur ne fournissent de la
puissance que pendant une partie du cycle de charge; pendant
cette intervalle de temps, le redresseur fournie le courant à la
résistance et fait la recharge du condensateur.
La période pendant laquelle le redresseur fourni de la
puissance à sa sortie dépend, entre autre, de l’intensité de
la tension que peut produire la boucle d’induction à l’entrée
du redresseur. Mais un autre facteur important à considérer,
est la tension minimale nécessaire pour que le transfert de
puissance s’effectue. C’est-à-dire que pour un même niveau de
tension à l’entrée, différents circuits de redresseurs permettront
le transfert de puissance sur une plus grande fraction du cycle
de charge.
C. Différentes topologies de redresseurs
Beaucoup de topologies de redresseurs reflètent la structure
du pont de diodes classique (fig. 3(a)). Dans cette dernière
structure, durant un cycle de la tension VAC chacune des paires
de diodes (D1 , D4 ) et (D3 , D3 ), laisse passer le courant en
alternance, en fonction de la polarité du signal d’entrée. Le
redresseur est à onde pleine parce que les parties positive et
négative de Vin servent à former Vout . Les redresseurs demionde n’utilisent que la moitié du cycle de l’onde pour le
transert de puissance. Le redresseur pleine-onde, comparativement à celui à demi-onde, donne des ondulations moindres en
sortie, une meilleure efficacité et une tension de claquage plus
élevée [3].
(a)
(b)
Figure 3. Redresseur: a) pont de diodes; b) pont de transistors NMOS
connectés en diode (source: [4]).
Les procédés CMOS ne donnent pas des implémentations
efficaces des diodes; elles sont donc rarement utilisées. Selon
les éléments de remplacement, deux grandes classes de redresseurs existent: 1) les redresseurs passifs vont, par exemple,
utiliser des transistors connectés en diode; 2) les redresseurs
actifs substituent aux diodes des commutateurs MOS ou des
comparateurs.
1) Redresseurs passifs:
La figure 3(b) donne le schéma d’un pont redresseur pleineonde utilisant des transistors NMOS connectés en diode. Le
principe de fonctionnement est le même que le pont de diode.
Pendant le demi cycle où Vin+ est positif, le transistor M1 est
mis en polarisation directe et lorsque la tension d’activation
Vth est atteinte, c’est-à-dire quand Vin+
Vout + Vth , le
transistor entre en région active et le courant passe.
La chute de tension lorsque le courant passe par un transistor
connecté en diode, dépend de la tension de seuil Vth et de la
tension effective Vef f . L’utilisation de transistors connecté en
diode impose une chute de tension d’au moins Vth aux bornes
du transistor. Ce facteur est important parce qu’il contribue à
augmenter la différence de tension nécessaire, entre l’entrée
et la sortie du redresseur, pour qu’il y ait conduction. L’écart
de tension plus grand nous contraint, soit une diminution de
Figure 4. Redresseur avec transistors à grilles partiellement croisées couplées
(source: [4])
l’efficacité du transfert de puissance puisqu’une plus petite
partie du cycle de l’onde est disponible; ou encore à une
diminution de la tension qu’on peut maintenir à la sortie du
redresseur.
La figure 4 montre un redresseur passif à grilles partiellement croisées couplées. On y retrouve une paire de transistors
connectés en diode et une paire de commutateurs NMOS à
grilles croisées qui participent à une rétroaction positive sur
l’entrée du dispositif. La rétroaction permet d’ouvrir de façon
cyclique les commutateurs pour s’assurer que le pôle de Vin
de la valeur la moins élevée, soit toujours relié à la masse.
Du côté des transistors à grilles croisées, il est possible
d’obtenir une chute de tension inférieure à Vth , puisque la
différence de tension pour le commutateur est de l’ordre de
Vef f . En particulier, en plaçant le transistor du commutateur
en région triode, la valeur de Vef f devient petite, ce qui
améliore la performance. Par contre, les transistors croisés
couplés vont subir des pertes dues à la commutation qui cause
des déplacements de charges entre les capacités parasites; ces
pertes augmentent avec la fréquence. Il existe une variante
de redresseur à grilles croisées couplées dont les deux paires
de transistors de transmission sont croisées. Bien que cette
topologie élimine la contrainte de la chute de tension de Vth ,
les courants de fuites et les pertes dues à la commutation
contribuent grandement à diminuer les performances de ce
type de redresseurs, surtout aux fréquences plus élevées [3].
2) Redresseurs actifs:
La figure 5 représente un bloc qui peut remplacer une paire
de diodes pour le contrôle de la distribution du courant dans un
redresseur actif. Un bloc de ce type relie VOU T à chacun des
pôles de l’entrée. Ainsi, les commutateurs MOS sont activés
en fonction du signe de (VIN + -VOU T ) et de (VIN -VOU T ).
Donc, le noeud VOU T ne reçoit que la partie positive de la
tension d’entrée. Les avantages de ce type de configuration
s’amenuise lorsque la fréquence augmente parce la quantité
de courant devant traverser le commutateur augmente et de ce
fait la taille du transistor doit être augmentée, ce qui accroît
les capacités parasites qui absorbent de l’énergie.
Le reste de l’article décrit deux méthodes pour améliorer la
performance d’un redresseur. Les redresseurs sont modélisés
sur Cadence et les résultats sont présentés.
Figure 5. Redresseur actif (source: [3]).
II. M ÉTHODE
Des techniques implémentées à l’aide de configuration de
circuits particulières, permettent d’améliorer les performances
d’un redresseur. Ces techniques tentent de diminuer la tension
de seuil effective et les courants de fuite.
Figure 6. Redresseur à commande différentielle (source: [5]).
A. Mesure de la performance
Deux mesures importantes pour l’évaluation des performances d’un circuit de redressement sont l’efficacité de conversion de puisssance (PCE, power conversion efficiency) et
le rapport de conversion de tension (VCR, voltage conversion
ratio). Le PCE représente le rapport de la puissance moyenne
de sortie sur la puissance RF d’entrée. Le VCR correspond au
rapport de la tension moyenne continue de sortie à l’amplitude
crête de l’entrée (c.-à-d. amplitude crête de la tension à la
sortie de la boucle d’induction secondaire). D’autres mesures
à considérer sont la tension d’entrée minimale, la tension et
le courant moyen à la sortie.
B. Redresseur à commande différentielle [5]
Le PCE dépend principalement de la résistance des commutateurs à l’état ouvert, Ron , et du courant de fuite inverse
lorsque les commutateurs sont fermés [5].
La résistance Ron , diminue lorsque la tension de seuil effective diminue. Cette dernière peut être abaissée en connectant
un condensateur entre la grille et le drain d’un transistor de
conduction. Ce condensateur accumule de l’énergie pendant
la phase inactive du noeud auquel il est relié; lorsque la
tension du noeud monte, la tension du condensateur crée un
décalage positif et donc le Vth est atteint plus rapidement.
Un désavantage d’une tension de seuil effective plus petite
est l’accroissement des courants inverses; ces courants circulent de la charge vers la source quand le transistor de
transmission est supposé inactif. Pour éviter d’avoir à faire
le compromis entre Vth faible ou courant inverse faible, la
technique de commande différentielle de la polarisation fait
varier dynamiquement la valeur du Vth effectif pour que sa
valeur soit plus élevée lorsque le transistor est bloqué, et plus
faible quand il est actif. Le circuit de la figure 6 représente le
schéma d’un redresseur à commande différentielle.
Figure 7. Redresseur à condensateur d’amorçage et circuit de polarisation
dynamique du substrat (source: [3]).
C. Redresseur à condensateur d’amorçage [3]
de transmission. La figure 7 représente un tel circuit. Les
condensateurs d’amorçage sont les condensateurs CB1 et CB2 .
Les transistors M1 à M4 effectuent la transmission de puissance. Un circuit de contournement est associé aux transistors
M3 et M4 ; pour M3 , le contournement se fait par M5 et M7 .
Lorsque Vin Vout est supérieure à la tension d’activation
du transistor connecté en diode M5 , le condensateur CB1 se
charge et il permet d’abaisser la tension minimale pour la
conduction de M3 .
Les sources de M5 et M6 étant directement reliées aux
bornes de la source d’alimentation (VAC ), elles subissent des
variations importantes de tension. De ce fait, elles peuvent
générer des courants de fuite importants et provoquer le
phénomène de latch-up. Pour prévenir ce comportement catastrophique, un circuit de polarisation dynamique du substrat est
relié aux substrat de M5 et M6 . Ce circuit détermine la tension
maximale entre Vin ou Vout et l’applique au substrat auquel
il est relié. Ainsi le substrat des PMOS demeure lié à la plus
grande tension disponible malgré la variation importante de
Vin .
III. R ÉSULTATS
Ce type de redresseur détourne une partie de la puissance
incidente pour chargé un condensateur connecté à un transistor
Le redresseur à commande différentielle et celui avec condensateurs d’amorçage ont été modélisés sur Cadence et des
Figure 8. Analyse transitoire: entrées vin +, vin
redresseur.
et sortie vout du
Figure 9. Efficacité de conversion de puissance du redresseur à commande
différentielle.
Figure 10. Rapport de conversion de tension du redresseur à commande
différentielle.
analyses transitoires ont effectuées pour obtenir une mesure
de la performance des redresseurs. La charge à la sortie
comprenait un condensateur de 200 pF et une résistance de 2
K⌦. La tension maximale à l’entrée était de 1.8 V .
La figure 8 présente un exemple du redressement de la
tension à l’entrée du redresseur. Elle consiste en une partie de
l’analyse transitoire qui montre la courbe de tension à l’entrée
et la courbe de tension à la sortie.
Les figures 9 et 11 représentent l’efficacité de conversion
de puissance des redresseur à commande différentielle et à
condensateurs d’amorçage respectivement.
Les figures 10 et 12 représentent le rapport de conversion
de tension des redresseur à commande différentielle et à
condensateurs d’amorçage respectivement.
IV. D ISCUSSION
Le redresseur à commande différentielle donne un PCE
supérieur à 75% pour un interval de l’amplitude de la tension
Figure 11.
amorçage.
Efficacité de conversion de puissance du redressseur avec
Figure 12. Rapport de conversion de tension du redressseur avec amorçage.
à l’entrée allant de .9 à 1.6 V et atteint un maximum supérieur
à 90% autour de 1.2 V. Le rapport de conversion de tension est
supérieur à 80% lorsque Vin est supérieur à .7 V. Le redresseur
avec amorçage nous donne de meilleures performances pour
les faibles et grandes amplitudes de Vin ; pour les amplitudes
moyennes, autour de 1 V à 1.4 V, le redresseur à commande
différentielle est plus performant.
Le transfert de puissance vers un implant à l’aide d’un
lien inductif nécessite le redressement de l’onde que fournie
la boucle d’induction. Une façon d’améliorer la performance
consiste à diminuer le Vth des transistors de transmission. Un
autre aspect à considérer est la prévention des courants de
fuite.
R ÉFÉRENCES
[1] H.-M. Lee and M. Ghovanloo, “Chapter 5 - energy management integrated circuits for wireless power transmission,” in Implantable Biomedical
Microsystems, S. Bhunia, S. J. Majerus, and M. Sawan, Eds. Oxford :
William Andrew Publishing, 2015, pp. 87 – 111.
[2] X. Li, C. ying Tsui, and W.-H. Ki, “Power management analysis of
inductively-powered implants with 1x/2x reconfigurable rectifier,” Circuits and Systems I : Regular Papers, IEEE Transactions on, vol. 62,
no. 3, pp. 617–624, March 2015.
[3] S. Hashemi, M. Sawan, and Y. Savaria, “A high-efficiency low-voltage
CMOS rectifier for harvesting energy in implantable devices,” Biomedical
Circuits and Systems, IEEE Transactions on, vol. 6, no. 4, pp. 326–335,
Aug 2012.
[4] ——, “A novel low-drop CMOS active rectifier for RF-powered devices :
Experimental results,” Microelectronics Journal, vol. 40, no. 11, pp. 1547
– 1554, 2009, international Conference on MicroelectronicsDigital and
Mixed-Signal Circuits and Systems.
[5] K. Kotani, A. Sasaki, and T. Ito, “High-efficiency differential-drive CMOS
rectifier for UHF RFIDs,” Solid-State Circuits, IEEE Journal of, vol. 44,
no. 11, pp. 3011–3018, Nov 2009.
1
Filtre passe-bande en technologie CMOS pour
l’acquisition de signaux biologiques
Yandé DIOUF
Abstract— Ce document présente le modèle d’un filtre passebande à contre-réaction multiple dans une configuration
utilisant la technologie CMOS, qui sera intégré dans un circuit
pour l’acquisition et le traitement de signaux biologiques. On
part d’un circuit conçu pour des applications à résonance
magnétique nucléaire comme l’IRM, dont la configuration
nous paraîssait intéressante au vu des résultats satisfaisants
qu’elle offrait, qu’on va donc construire et adapter à notre
situation. Une des principales caractéristiques de ce modèle est
qu’il va permettre de régler séparément le coefficient de
qualité, le gain et la bande passante sans qu’aucun de ces
paramètres ne soit affecté. Le filtre devrait fonctionner dans
une plage de fréquences allant de 0.1 Hz à 10 KHz. Toute
l’architecture, les simulations et les mesures ont été réalisées
en technologie CMOS 0.18µm avec une puissance de
consommation de 0.478mW pour une tension d’alimentation
de 1.5V.
Mots-clés :
Filtre
passe-bande,
transconductance, CMOS
amplificateur
à
I. INTRODUCTION
Les filtres analogiques constituent des blocs importants
dans un schéma électronique tel qu’un circuit d’interface
d’acquisition programmable pour une application en
instrumentation médicale. Plusieurs techniques sont à ce
jour mises en place pour configurer un tel circuit dont la
structure de Deliyannis qui représente un filtre passe-bande
à contre-réaction multiple qu’on a pris comme modèle et
qu’on a choisi d’implémenter avec un amplificateur
opérationnel à transconductance (OTA). Pour notre
application, on a besoin d'un filtre qui puisse pallier le
problème du bruit qui provient de l'environnement, ou des
signaux qui vont être recueillis et qui peut causer des
interférences. Il faudra aussi qu'il puisse réduire la tension
d'offset pour éviter d'éventuelles saturations. Nous avons
donc dirigé nos travaux de recherche afin de déterminer les
spécifications du filtre en fonction de son application dans
le domaine biomédical.
C’est ainsi qu’on a été amené à choisir une architecture
utilisant une technologie CMOS, qui comparée à la
technologie bipolaire, présente les avantages suivants :
Une faible consommation d’énergie du circuit et pas de
consommation statique non plus.
Une basse tension de fonctionnement avec possibilité
de réduire la tension d’alimentation.
La conception est plus facile et moins chère. Cette
technologie offre une grande fiabilité et un haut rapport
signal-sur-bruit. Elle offre aussi une bonne plage
dynamique, ce qui permet d’avoir une bonne résolution
pour n’importe quel type de donnée à convertir.
Elle donne les caractéristiques de transfert de tensions
symétriques, ce qui donne une bonne linéarité. Cette
caractéristique permet d’avoir une bonne réponse
monolithique, ce qui est très important pour n’importe
quel convertisseur de données.
Dans la deuxième partie, on va donner une description du
circuit de l’OTA, ses spécifications, puis présenter les
résultats de simulation sur Cadence. Dans la troisième
partie, l’architecture du filtre passe-bande à contre-réaction
multiple est décrite, suivie d’une analyse et de discussions.
II. ARCHITECTURE DE L’OTA
L’amplificateur représente le bloc de base de tout
système analogique. Cependant sa conception correspond à
la tâche la plus délicate dans une chaine de traitement de
signaux analogiques de petites amplitudes tels que les
signaux biologiques. En effet, cet étage d’amplification doit
pouvoir fournir un certain gain tout en maintenant un faible
niveau de bruit et tout en ayant une basse consommation de
puissance. Notre choix s’est donc porté sur l’amplificateur
opérationnel à transconductance (OTA) qui a pour fonction
de transformer une tension d’entrée en courant de sortie. Il
est évidemment possible d’amplifier aussi bien une tension
qu’un courant en utilisant un OTA dont on trouve l’utilité
dans les systèmes électroniques tels que les filtres, les
oscillateurs, les convertisseurs analogiques/numériques etc.
C’est donc un élément essentiel dans un circuit analogique.
Dans un OTA, les impédances d’entrée et de sortie
doivent être très grandes, ce qui est nécessaire pour obtenir
le transfert maximum de la tension d’entrée et du courant
de sortie à la charge. La configuration Miller de l’OTA
présentée à la Fig. 2 [2] est un amplificateur à deux étages
dont le premier est un amplificateur différentiel qui va
amplifier la différence des tensions d’entrée, et le deuxième
un étage de source commune qui va permettre d’obtenir un
grand gain en tension .La présence de deux pôles dus au
gain et aux étages d’entrée va affecter la stabilité du
système. Une capacité de compensation est donc placée
entre la sortie du premier étage et l’entrée du second, ce qui
va garder les deux pôles éloignés l’un de l’autre et par
conséquent, rendre le système stable. C’est la technique dite
« pole splitting » ou de compensation dirigée.
L’utilisation d’un miroir de courant pour l’étage
d’amplification différentielle est préférée car le courant
obtenu en sortie du miroir va aider à maintenir les
transistors en saturation. Le miroir de courant joue
également un rôle important dans la consommation de la
puissance car il existe une certaine proportionnalité entre
2
celle-ci et les valeurs des paramètres du miroir de courant.
Le type choisi pour cet OTA est le montage en « cascode »
car il fournit une meilleure stabilité et linéarité en courant,
elle a une petite résistance d’entrée et une grande résistance
de sortie, ce qui constitue un point important car pour faire
fonctionner l’étage de sortie, il est nécessaire d’avoir une
grande quantité de courant.
Le schéma de l’OTA dans toute sa configuration est
présenté en Fig. 1, ses spécifications et le dimensionnement
de ses transistors sont donnés dans les Tableaux 1-2.
Fig. 2. Courbe de gain et de phase de l'OTA
Fig .1 Architecture de l'OTA
Tableau 1. Spécifications de l'OTA
Paramètres
Gain
Fréquence de gain unitaire
Marge de phase
CMRR
Puissance consommée
Fig. 3. Bruit d'entrée équivalent
Valeurs
≥ 60 dB
≥ 1 KHz
≥ 50°
≥ 40 dB
≤ 75 mW
Tableau 2. Dimensionnement des transistors
Mosfet
M0, M1, M2, M3, M6, M7
M4, M5
M11, M12
M8, M10
M9
W/L (µm)
0.9/0.18
30/0.18
50/0.18
20/0.18
5/0.18
En utilisant l’outil de simulation Cadence, on détermine
les différentes caractéristiques telles que : gain, marge de
phase, taux de réjection du mode commun, bruit équivalent
référé à l’entré. La capacité de compensation a une valeur
de 110fF
Les résultats d’analyse de l’OTA sont donnés en Fig. 2-3 et
dans le Tableau 3.
Tableau 3. Résultats de simulation de l'OTA
Paramètres
Gain
Fréquence de gain unitaire
Marge de phase
CMRR
Puissance consommée
Valeurs
61.34 dB
21.69 MHz
65°
84.3 dB
0.384 mW
La simulation a été effectuée avec un signal d’entrée
sinusoïdal de 100 µV. On obtient une réponse fréquentielle
de 61.34 dB avec une bande passante au gain unitaire de
21.69 MHz. Grâce à la courbe de phase, on arrive à relever
une marge de phase de 65°.
Le taux de réjection du mode commun (ou CMRR, pour
Common Mode Rejection Ratio en anglais) permet de
situer la capacité d’un amplificateur opérationnel à rejeter la
tension commune des deux entrées et la valeur qu’on a eu
pour cet OTA est de 84.3 dB.
Avec une analyse en DC, on trouve une consommation
de puissance de 0.384 mW pour une tension d’alimentation
de 1.5 V.
En faisant une comparaison avec les spécifications
données précédemment, on arrive plus ou moins à atteindre
les mêmes valeurs pour les paramètres ciblés, et dans
certains cas on obtient même de meilleurs résultats que ce
qui a été proposé.
III. STRUCTURE ET REALISATION DU FILTRE
Pour les dispositifs médicaux implantables, on a besoin
de rejeter les signaux qui ne sont pas compris dans la bande
de fréquence désirée, c’est-à-dire 0.1 Hz-10 KHz. Il nous
faut donc filtrer les signaux qui ne font pas partie de cette
bande de fréquence, un filtre passe-bande nous paraît donc
idéal pour faire le travail. Notre choix s’est arrêté sur la
structure de Deliyannis avec un certain arrangement sur la
topologie comme on peut le voir sur la Fig. 11 [2], qui
permet d’obtenir un bon facteur de qualité (Q) et un bon
gain. La présence de la résistance R3 permet de faire la
contre-réaction multiple (MFB, pour multiple feedback)
sans affecter le facteur de qualité et la bande passante du
filtre. Un autre avantage de cette résistance est qu’elle
permet de changer la fréquence centrale sans modification
du gain et de la bande passante.
3
Ainsi avec une telle configuration pour le filtre, on
devrait pouvoir obtenir les caractéristiques voulues sans
qu’aucun des paramètres cités au préalable n’interfère les
uns sur les autres.
Les équations (1)-(5) ont été trouvées à partir de la
fonction de transfert et vont donc aider à déterminer, grâce
aux spécifications données pour le filtre, la valeur des
paramètres que l’on va utiliser pour implémenter celui-ci en
vue d’obtenir la réponse fréquentielle désirée.
D’après [2], la fréquence centrale peut être obtenue en
jouant sur la valeur de R3 sans pour autant que cela n’ait
d’impact sur le gain ou la bande passante. Les trois
paramètres (facteur de qualité, gain et bande passante)
peuvent être ajustés séparément, c’est-à-dire sans qu’il n’y
ait d’influence entre eux et ils ne dépendent pas non plus de
R3.
Pour des filtres d’ordre supérieur à deux, il y a présence
d’une ondulation. Normalement on n’est pas censé en avoir
avec notre filtre, cependant s’il y en a, cela peut se traduire
par une variation du gain dans la bande passante. Sur la Fig.
5, on observe une atténuation de 50 dB aux niveaux des
fréquences de coupure, ce qui n’est pas mal pour
l’application qu’on veut en faire.
Fig. 4. Structure du filtre
Tableau 4. Spécifications du filtre
Paramètres
Bande passante
Atténuation aux fréquences
de coupure
Valeur
0.1 Hz–10 KHz
50 dB
La configuration du filtre présentée en Fig. 4 a une
fonction de transfert du second ordre de la forme :
A( s )
1
R 2 R3
Cwm .s
R1 R3
2 R 2 R3
R1 R2 R3 2 2
Cwm .s
C w m.s
R1 R3
R1 R3
Fig. 5. Réponse fréquentielle du filtre
(1)
La fréquence centrale est donnée par :
fm
1
2 C
R1 R3
R1R2 R3
(2)
Fig. 6. Réponse fréquentielle du filtre avec plusieurs valeurs de R3
Le gain à la fréquence centrale s’obtient en posant :
Am
R2
2R1
(3)
Le facteur de qualité :
Q
f m R2C
(4)
La bande passante :
BW
1
R2C
Fig. 7. Courbe de gain et de phase du filtre
(5)
Après avoir réalisé le circuit de la Fig. 4, on a d’abord
fait les simulations avec les spécifications données au
Tableau 5 [2], afin de voir si le filtre fonctionne avant de
l’adapter pour notre application. Il y a eu une différence sur
les résultats obtenus que l’on n’est pas arrivé à expliquer.
4
On a quand même par la suite tester le filtre avec nos
propres spécifications pour voir si on arrivait à avoir des
Sur l’être humain, on retrouve des signaux biologiques
différents tels que les potentiels d’action, l’EEG
(Electroencéphalogramme)
ou
encore
l’EMG
(Electromyogramme). Comme ils ont tous des amplitudes
et des bandes de fréquences différentes, il serait intéressant
d’avoir un tel filtre qui pourrait être adapté à chaque cas.
On a donc procédé à plusieurs tests en changeant les
spécifications adaptées à chaque type de signal biologique,
ce qui amène à une réadaptation des valeurs des résistances
utilisées sur le circuit. Effectivement, on réussit bien à
changer la fréquence centrale, la bande passante ou encore
le gain. Mais pour un cas général de traitement de signal
biologique d’origine quelconque, on veut couvrir toute la
bande de fréquence allant de 0.1Hz-10KHz, c’est-à-dire
réussir à filtrer les fréquences non désirées en dehors de
cette bande, et le résultat est présenté en Fig. 5.
Cependant si on reporte notre attention sur la Fig. 6, on
remarque que contrairement à ce qui a été annoncé plutôt,
lorsqu’on fait varier la valeur de R3, non seulement la
valeur de la fréquence centrale est modifiée, mais la valeur
de la fréquence de coupure basse également, ce qui a
tendance à changer la bande passante, même si la valeur du
gain reste intacte. De même lorsqu’on modifie, la valeur
d’une autre résistance (R2 ou R1), au lieu qu’un seul
paramètre ne change (par exemple le gain ou la bande
passante), tout est affecté.
Cela est peut-être dû au fait qu’il y ait une certaine
proportionnalité entre les valeurs des résistances d’après les
équations (17)-(19) [2].
IV. CONCLUSION
Nous avons réalisé un filtre passe-bande à contreréaction multiple pour une chaîne d’acquisition de signaux
biologiques. La configuration qu’on a implémenté pour ce
travail a montré son efficacité dans la mesure où il nous a
permis d’obtenir les résultats voulus, c’est-à-dire filtrer en
dehors de la bande de fréquence 0.1Hz-10KHz. Cependant
la structure choisi devait nous permettre de contrôler
séparérement la fréquence centrale du filtre, sa bande
passante et son gain, ce qui aurait été efficace pour une
application sur un signal biologique spécifique (EEG par
exemple, 0.1Hz-100Hz), au lieu de cela, la modification de
l’un de ses paramètres influe sur les autres. Pour les travaux
futurs, il serait donc intéressant de voir comment pallier ce
problème.
V. RÉFÉRENCES
[1] A. ASSI and M. SAWAN, "High Performance CMOS
Transconductor," Analog Integrated Circuits and Signal
Processing, vol. 19, pp. 303-317, 1999.
[2] K. N. Shesharaman and H. M. Kittur, "An OTA-based
CMOS bandpass filter for NMR," International Journal
of Electronics, vol. 99:12, pp. 1635-1649, 24 May 2012.
[3] G. B. Hmida, A. L. Ekuakille, A. Kachouri, H. Ghariani
and A. Trotta, "Extracting electric power from human
body for supplying neural recording system,"
International Journal on Smart Sensing and Intelligent
Systems, vol. 2, no. 2, pp. 229-245, June 2009.
[4] R. R. Harrison, IEEE, C. Charles and e. al., "A LowPower Low-Noise CMOS Amplifier for," IEEE Journal
of solid-State Circuits, vol. 38, no. 6, pp. 958-965, June
2003.
[5] K. A. Ng and P. K. Chan, "A CMOS Analog Front-End
IC for Portable," IEEE transactions on Circuits and
Systems, vol. 52, no. 11, pp. 2335-2347, November
2005.
A Low Voltage CMOS Bandgap Voltage Refrence
for Biomedical Application
F. Hashemi Noshahr, Student Member, IEEE
M. Sawan, Fellow, IEEE
Department of Electrical Engineering
Polytechnique Montréal
Montréal, Canada
Email: [email protected]
Department of Electrical Engineering
Polytechnique Montréal
Montréal, Canada
Email: [email protected]
Abstract—In this paper, we present a bandgap voltage reference
that generates 0.66 V for biomedical application. The circuit was
designed in 0.13 m CMOS technology with 1.2 V power supply
which can successfully operate with sub-1-V supply. In the
conventional BGR circuit, the output voltage Vref is the sum of VBE
in the PNP parasitic vertical bipolar-junction-transistors and the
thermal voltage VT multiplied by a constant. Therefore, Vref is
about 1.25 V, which limits a low supply-voltage operation below
1 V. In this BGR circuit, Vref has been converted from the sum of
two currents, one is proportional to VBE and the other is
proportional to VT. The simulated reference voltage is 660 mV
with a temperature coefficient of 30 ppm/ºC from 0ºC to 100ºC.
The circuit consume 9.3 w of power which make it suitable for
biomedical applications.
Keywords—Bandgap reference; Low Voltage; Biomedical
Application
V
I. INTRODUCTION
oltage or current references are from the essential blocks
which are widely used in Analog, digital and mixed mode
signal circuits such as A/D and D/A converters, switching DCDC converters, DRAM’s, flash memories and many other
circuits. The bandgap reference (BGR) among the other kind of
references is one of the most popular reference voltage
generators because of its independency to variation of process
parameters, power supply voltage and temperature.
presents the some BGR design considerations. Simulation
results are presented in Section IV.
II. LOW-VOLTAGE BGR CIRCUIT
Traditionally, a BGR generates a temperature independent
output voltage by summing two scaled voltages (or currents);
one that is proportional to absolute temperature (PTAT), and
another that is complementary to absolute temperature (CTAT)
[2]. The VBE of a single BJT is often used as the CTAT voltage,
while the PTAT voltage is often generated from the difference
of the base-emitter voltages VBE of two BJTs that are different
in area size of emitter, where VBE∝VT = kT/q. The concept is
depicted in Fig. 1.
A conventional BGR, that is based on the concept illustrated
in Fig. 1, generates a reference voltage VREF = VBE +βVT, where
β is a scaling factor. At room temperature, the PTAT
temperature coefficient ∂VT/∂T ≅ +0.087 mV/◦C, while the
CTAT temperature coefficient ∂VBE/∂T ≅ −1.5 mV/◦C.
Therefore, to obtain a zero temperature coefficient at room
temperature (i.e. ∂VREF / ∂T≅0), β must be set to 17.2. This
results in VREF = VBE + 17.2 × VT ≅ 1.25 V, that is the minimum
reference voltage obtained from this BGR [3]. Clearly, this
topology is not suitable for 1.2 V power supply and sub-1-V
CMOS technologies.
Supply voltage is scaling down because of reducing oxide
thickness and increasing demand for low-power portable
equipment [1]. Currently, 1.2 V (±10%) power supplies are
commonly used and circuits operating with less than 1-V have
emerged. The threshold voltage of MOS transistors, however, is
not scaling down as much as the supply voltage. Therefore, this
relatively high threshold calls for new techniques in the design
of basic analog blocks. Conventional structures allow us to
achieve a reference voltage of about 1.2 V with minimum
sensitivity to temperature variations. Of course, when the supply
voltage is 1.2 V or goes down, it is no longer possible to use the
conventional structures. We intend to design a BGR voltage
circuit for biomedical application especially for implanted
devices. So power consumption and die area are considerable as
well as voltage accuracy and simplicity.
In this paper, we present a BGR that operates from a 1.2 V
power supply in 0.13 µm CMOS technology. Section II
discusses the Low-Voltage BGR circuit, while Section III
Fig. 1. The concept of conventional bandgap reference
An alternative way to circumvent the silicon bandgap
limitation is by summing temperature-dependent currents
instead of voltages. Fig. 2 shows a BGR that was proposed by
Banba et al [4] to realize current-mode summation using
resistive subdivision. The CTAT current I2 and the PTAT
current I3 are combined in transistor M2 and mirrored to
transistorM3 where the temperature-independent current is
converted to voltage through the resistor R4. The resulting
voltage reference is
𝑉𝑉𝑅𝑅𝑅𝑅𝐹𝐹 = 𝑅𝑅4 �
𝑉𝑉𝐵𝐵𝐵𝐵
𝑅𝑅2
+
∆𝑉𝑉𝐵𝐵𝐵𝐵
𝑅𝑅3
�
VDD
(1)
where values of resistors R2 and R3 can be chosen to nullify
the temperature dependence around a certain temperature, and
R4 is chosen to scale the voltage to the desired level. Due to this
added degree of freedom, this topology allows realizing
reference voltages below the limit set by the silicon bandgap i.e.
1.25 V. From Fig. 2, the minimum supply voltage is
𝑉𝑉𝐷𝐷𝐷𝐷 = 𝑉𝑉𝐵𝐵𝑅𝑅1 + 𝑉𝑉𝐷𝐷,𝑠𝑠𝑠𝑠𝑠𝑠
propose Two-Stage topology for op amp because it is a high gain
and low noise op amp. The reason is noise of second stage
divides to gain of first stage and appear in the input of op amp
as input referred noise and will be negligible. It also has high
output swing and low offset. The main drawback of this
topology comparing to the others is its low bandwidth which is
not important in this dc reference voltage generator application.
M3
M4
M6
Vout
Vref
Vout
ViVi-
M1
M2
Vi+
R1
2M
Vi+
R2
2M
R3
264K
M0
Q1
A
(2)
Where VD,sat is the overdrive voltage above the transistor
saturation level. For VBE1 ≅ 0.7 V and VD,sat ≅ 0.1 V,
VDD,min ≅ 0.8 V which is the minimum supply voltage limit for
this topology. This limitation for our work’s technology and
power supply (which is 0.13 m CMOS technology with 1.2 V
power supply) has no effect but for technologies with power
supply less than 0.8 V will not work.
M7
R4
880K
Q2
nA
M5
PONRST
Fig. 3. Schematic of our BGR circuits
B. Offset Voltage and Fliker Noise
Owing to fabrication process, CMOS op amps suffer from
input referred offset voltages. Worst-case offset of a differential
input op amp could be 10s of mV, [5]. Since a CMOS OPAMP
is used in our BGR circuit shown on Fig. 3, the input referred
offset voltage of the OPAMP appears as an error term in (1),
which could be derived as given in (3).
𝑉𝑉𝑅𝑅𝑅𝑅𝐹𝐹 = 𝑅𝑅4 �
𝑉𝑉𝐵𝐵𝐵𝐵
𝑅𝑅2
+
∆𝑉𝑉𝐵𝐵𝐵𝐵
𝑅𝑅3
�+
𝑅𝑅4
𝑉𝑉
𝑅𝑅2 ‖𝑅𝑅3 𝑂𝑂𝑂𝑂
(3)
The op amp offset is mainly caused by the threshold
mismatch of the input differential pair transistors (M1,M2) and
the mismatches between the active load transistors (M3,M4) as
given in (4) (refer to Fig. 3) [3].
Fig. 2. Low voltage BGR proposed by Banba et al [4]
III. SOME BGR DESIGN CONSIDERATIONS
There are some important consideration in design of BGR
that are mentioned in this section. Fig. 3. Shows the schematic
of our BGR circuits. This BGR circuit like all the other BGR
references needs a startup circuit for initializing. The control
signal PONRST and transistor M1 is used to initialize the BGR
circuit when the power is turned on. Q1 and Q2 are PNP parasitic
vertical BJT which emitter area of Q2 is 60 times of emitter area
of Q1 (i.e. n = 60 in the Fig. 3).
A. Gain of OP AMP
The gain of op amp should be high in all kind of op amp
based BGR (i.e. conventional and low voltage). It is obvious that
we want the least error signal in the input of op amp as an input
part of BGR feedback system. In this case, VBE will appear on
R3 which is proportional to VT and produce PTAT current. We
|𝑉𝑉𝐺𝐺𝐺𝐺 −𝑉𝑉𝑇𝑇𝑇𝑇 |𝑃𝑃 ∆(𝑊𝑊/𝐿𝐿)
𝑉𝑉𝑂𝑂𝑂𝑂,𝑖𝑖𝑖𝑖 = �
+
2
�
𝑊𝑊/𝐿𝐿
𝑃𝑃
|𝑉𝑉𝐺𝐺𝐺𝐺 −𝑉𝑉𝑇𝑇𝑇𝑇 |𝑚𝑚 ∆(𝑊𝑊/𝐿𝐿)
2
�
𝑊𝑊/𝐿𝐿
� + ∆𝑉𝑉𝑇𝑇𝑇𝑇,𝑃𝑃 �
� + ∆𝑉𝑉𝑇𝑇𝑇𝑇,𝑁𝑁
𝑔𝑔𝑚𝑚𝑃𝑃
𝑔𝑔𝑚𝑚𝑚𝑚
(4)
𝑁𝑁
Meanwhile, the low-frequency 1/f noise is also a critical
issue for the CMOS based voltage references [6]. 1/f noise is
mainly caused by the defects exist in the interface between the
gate oxide and the silicon substrate of the input transistors, [3],
[7]. The typical 1/f noise corner frequency of a CMOS device is
in the order of several tens of kHz to tens of MHz. Thus, the 1/f
noise is a dominant noise source at low frequencies, [7]. 1/f
noise of our op amp’s input differential pairs (M1 and M2) is the
main source of flicker noise and the effect of other transistors
noises are negligible. So input referred 1/f noise of our op amp
could be given as (5).
𝑉𝑉𝑖𝑖2 =
𝐾𝐾
𝑊𝑊.𝐿𝐿.𝐶𝐶𝑜𝑜𝑜𝑜 .𝑓𝑓
(5)
Where K is a process-dependent constant, W and L are the
width and length of the op amp’s input transistors, Cox is the gate
capacitance per unit area, and f is the operation frequency, [3].
The input referred 1/f noises of the op amps are amplified the
same way as the offset voltage contributing the BGR’s output
voltage variations. Thus, it is necessary to use design techniques
which could eliminate or lower the effects of the input referred
offset and the 1/f noise of the op amp.
It can be easily seen from (4) and (5), one simple technic for
decreasing the offset voltage and 1/f noise simultaneously in the
proposed Two-Stage op amp is increasing W/L and the size of
input differential pairs (i.e. increase of L). It also cause to
decrease the over drive voltage of differential pair which will
reduce the offset voltage further according to (4). By the same
reasoning, increasing W/L of (M3 and M4) will reduce the offset
voltage of op amp although it will not have any serious effect on
input referred 1/f noise. On the other hand, decreasing current of
differential pairs will decrease the over drive voltages and
therefore will reduce offset voltage as well as power
consumption of whole circuit which is desirable for biomedical
application. So it is proposed to decrease whole circuit’s current
so that the transistors works in subthreshold region which will
increase the op amp gain as well. It is because of the exponential
relation between ID and VGS of transistors.
Another important issue in negative feedback is its stability
in frequency response. Open loop gain of negative feedback for
stability should be investigated and in the case of instability it
should be compensated so that phase margin of 60-70 degree
preferably obtained. Fig. 4 shows the Bode plot of negative loop
gain of our BGR circuit. It is stable very well without any
compensation and it has 76.7 degree phase margin.
IV. SIMULATION RESULTS
BGR circuit of Fig.3 simulated and optimized for 100 degree
temperature variation. Fig. 5 shows the output voltage of this
circuit as a function of temperature. We observe that a variation
of 2 mV in the temperature range from 0 ºC to 100 ºC. This 2 mV
variation around 660 mV implies 20 V/ºC or 30 ppm/ºC
temperature coefficient.
C. Feedback and stability Consideration
In the circuit of Fig. 3, the feedback signal produced by the
op amp returns to both of its inputs. There are positive and
negative feedback simultaneously. The negative feedback factor
is given by
𝑓𝑓𝑁𝑁 = 𝑅𝑅2 ‖ �𝑅𝑅3 +
1
𝑔𝑔𝑚𝑚2
�
(6)
Fig. 5. Output voltage of BGR circuit versus temperature
And the positive feedback factor by
𝑓𝑓𝑃𝑃 = 𝑅𝑅1 ‖
1
𝑔𝑔𝑚𝑚1
(7)
To ensure an overall negative feedback, fP must be less than
fN. From Fig. 3 you can see R1 and R2 are equal. As it flows
equal current to Q1 and Q2, gm1 and gm2 will be equal as well. So
it is obvious from relations (6) and (7) fP is less than fN.
Fig.6 shows the simulated reference voltage versus supply
voltage. This BGR provides a stable reference voltage with
supply voltage as low as 0.81 V. The power consumption is
9.3 W at VDD = 1.2 V.
Fig. 6. Simulated Vref versus Supply voltage VDD
Fig. 4. Bode plot of negative loop gain of our BGR circuit
In Fig. 7 which is a close-up view of Fig. 6 from 0.8 V to
1.2 V, it is seen that this BGR can work with supply voltage as
low as 0.81 V with less than 1 mV variation. These
specifications (i.e. operating with sub-1-V power supply and
9.3 W power consumption) make it qualify for biomedical
application.
TABLE I. COMPARISON OF LOW-VOLTAGE BGRs
Annema
[8]
Banba
et al [4]
Abdelfattah
et al [2]
This
Work
Technology
(CMOS)
0.35 m
0.4 m
65 nm
0.13 m
Min. VDD (V)/
Nom. VDD (V)
0.85/3.3
2.1/4
0.4 /0.6
0.81/1.2
Supply
Current ( A)
Vref (mV)
TC (ppm/°C)
< 1.2
2.2
103
7.7
650
57
515
±59
275
176
660
30
Power ( W)
1
-
62
9.3
REFERENCES
[1]
[2]
Fig. 7. Close-up view of Vref versus Supply voltage VDD
A comparison with other reported low-voltage bandgap
references is tabulated in Table I.
[3]
[4]
[5]
V. CONCLUSION
This paper presents a low voltage (can operate with sub-1-V
supply) and low power BGR which qualifies it for biomedical
application. With some important proposed consideration we
can improve its implementation reliability, noise and offset
behaviors.
[6]
[7]
[8]
P. Malcovati, F. Maloberti, C. Fiochi, and M. Pruzzi, “Curvaturecompensated BiCMOS bandgap with 1-V supply voltage,” IEEE J. SolidState Circuits, vol. 36, pp. 1076–1081, July 2001.
O. Abdelfattah, I. Shih and G. Roberts, “A 0.6V-Supply Bandgap
Reference in 65 nm CMOS”, IEEE 13th International Conference, New
Circuits and Systems (NEWCAS), 2015.
B. Razavi, “Design of Analog CMOS Integrated Circuits”, New York,
NY, USA, McGraw-Hill, Education Private L imited, 2002.
H. Banba; H. Shiga; A. Umezawa; T. Miyaba; T. Tanzawa; S. Atsumi; K.
Sakui, ”A CMOS bandgap reference circuit with sub-1-V operation,”
IEEE J. Solid-State Circuits, vol. 34, pp. 670-674, May 1999.
C. C. Enz and G. C. Temes, “Circuit tech niques for reducing the effects
of op-amp imperfections: autozeroing, correlated double sampling, and
chopper stabilization,” Proc. of the IEEE, vol. 84-11, 1584–1614, 1996.
Bingxing Wu and Suat U. Ay, “Low-Noise CMOS Bandgap Reference
Generator Using Two-Level Chopping Technique”, IEEE Conference,
Microelectronics and Electron Devices (WMED), 2015.
T. C. Carusone, D. Johns and K. Martin, Analog Integrated Circuit
Design, John Wiley & Sons Singapore Pte. Ltd., 2013.
A.-J. Annema, “Low-power bandgap references featuring DTMOSTs”,
IEEE J. Solid-State Circuits, vol. 34, pp. 949–955, July 1999.
Semi-time Mode Analog Front-end Compatible with
Time Domain Incremental Time to Digital Converter
Mohammad Honarparvar
Polystim Neurontech. Laboratory, Polytechnique Montreal
Montreal, Quebec, Canada
[email protected]
Abstract—This report presents a one channel semi-time mode
analog front-end which provides appropriate data for a time
mode data converter. Time mode regime is opted due to excellent
features it provides. The proposed semi-time mode channel
consists of one stage low noise amplifier, one stage single to
digital converter and voltage to time converter as well. The
proposed channel is implemented in 180 nm TSMC CMOS
process. The circuit includes one channel while the output of the
circuit is processed with a time to digital converter. Designed
semi-time mode channel consumes 5µW power consumption
while the time to digital converter is realized as a macro model.
Keywords—Semi-time mode front-end; time to digital converter,
Gated ring oscillator
I.
INTRODUCTION
Many multi-channel sensor applications, such as
biomedical data acquisition systems for neuro-potential signals,
lab-on-chip platforms for low-cost, high-throughput de-novo
DNA sequencing, image sensors etc. require low power analog
to digital converters (ADCs) covering the bandwidth from
kilohertz to megahertz and resolutions in the range of 9 to 15
bits. Such ADCs together with analog front-end as well as
digital signal processing cores are integrated in a single chip to
create a smart System on Chip (SoC).
It is worth adding that rapid scaling in technology has
introduced new challenges in the realm of traditional analog
design. Diminishing the supply voltage directly affects the
available voltage dynamic range. With this limitation, it is
convenient to design the analog blocks whose performance
depends on the time precision rather than voltage levels.
Therefore, instead of processing the data in the voltage mode, it
can be represented in the time domain hence voltage dynamic
range limitations can be refrained. This is what figuratively
called time domain signal processing [1].
Delta sigma ADCs, which take the advantage of
oversampling and noise shaping technique to achieve high
resolution and relaxed matching requirement between analog
components, are the most demanding in analogy with Nyquist
rate ADCs [2]. Unfortunately, traditional ADCs are dynamic
systems with memory so that they cannot be directly utilized in
time-multiplexed environments. Incremental delta sigma ADCs
[3] are, on the other hand, the most suitable structures for these
applications since the serves as a high-resolution Nyquist-rate
converters. Having introduced incremental ADCs (I-ADCs),
time mode signal processing, it is worthy to address a new
generation of the ADC which is well-appropriate for
Fig. 1. Simplified block diagram of a 8-channel time domain analog frontend based on time domain incremntal data conveter
biomedical applications in terms of power consumption and
chip area. To the best knowledge of the author, this is the first
time one proposes a time domain I-ADC. It should be
mentioned that the design of I-ADC is out of scope of this
report.
Since time domain I-ADC needs a reliable data to be fed in,
a semi time mode analog front-end is targeted in this project, as
can be seen in Fig. 1.
Recently an analog to time converter has been proposed in
[4] to convert 32-channel input neural signal into a PWM
signal. Then it converted to the digital levels to feed into the
transmitter. To generate an accurate PWM signal, a dual slop
charge and discharge sampling system has been addressed in
[5]. This system achieves very accurate analog to time
representation. Another analog to time converter is presented
in [6] in which the 4-channel input signals are converted to the
time domain and then digitized with a conventional first order
delta sigma modulator while the ADC is implemented in
voltage domain.
A semi-time mode analog front-end is designed in this
course project to provide proper data for the incremental time
to digital converter.
The remainder of this report is organized as follow:
Following the introduction presented in section I, detailed
analyses presenting the architecture selection is described in
section II. The design of the different analog building blocks is
considered in section II as well. Simulation results are provided
in section III. Finally, section IV presents concluding remarks.
II.
CIRCUIT IMPLEMENTATION
A. Front-end implementation
The overall structure of analog front-end is depicted in Fig.
2. A well-known low noise CMOS amplifier is used for the
first stage and a folded cascode OTA is employed. A single-todifferential converter converts the single-ended signal from
Vcm
Fig. 3. Folded cascode OTA and its layout view for the first stage
Fig. 2. One channel representaion of one channel voltage to time converter
LNA to the differential signals since the time mode
incremental time to digital converter (TDC) process differential
signals. Therefore the system is robust to any common-mode
errors. Moreover, differential TDC has a superior linearity as
well as better matching against process variation. It is worth
mentioning that the power consumption of single to differential
is negligible since it has smaller effect on the noise
performance in analogy with analog front-end. The transfer
function of the single to differential can be expressed as follow:
vo
R2
(1)
vin 2 R1 (1 sR2C2 )
It should be mentioned that by selecting the proper value of
R2 and R1the gain of single to differential can be controlled. In
addition, a single pole at 1/R2C2 provides an anti-aliasing filter.
The output of the single to differential is fed into the PWM
generator to compare it with a triangular waveform. A simple
circuit implementation is preferred and inverter based
comparator is utilized due to the fact that it presents large
output swings and thus maximize reference voltage. More
details are provided in the next section.
1) Low-Noise Amplifier (LNA):
The first stage utilizes a folded cascode OTA with 105dB
open-loop gain along with 816 kHz gain bandwidth product
(GBW). Although chopping circuit is an effective way to
suppress flicker noise, large devices are opted for input PMOS
(M1-2) pairs to alleviate the flicker noise. To minimize thermal
noise, input pair is also biased in the weak-inversion region
with relatively large gm/ID thus maximizing their gm.
Transistors M3-6 are biased in the saturation region to minimize
their gm. The OTA draws 1.5µA of current which consist of 1.3
µA for input pair and 0.1µA for cascode transistors. The
schematic and layout view of the designed OTA is shown in
Fig. 3 and the simulation results are provided in the next
section.
2) Single to differential converter based on inverter based
OTA:
The second stage takes the advantages of fully differential
self-biased inverter based OTA. Inverter based OTA has a
fairly high transconductance since the overall transconductance
of the OTA is the sum of PMOS and NMOS device:
(2)
Gm ,total g m , NMOS g m , PMOS .
Finally, an inverter based OTA provides a very high SR
thanks to its rail-to-rail output swing. It is also worth noting
Fig. 4. Inverter-based OTA and its layout view for the first stage
that a self-biased inverter based OTA is employed to have
excellent PVT robustness. The open-loop gain of the OTA is
52dB with the phase margin of 89degrees while provides 950
kHz GBW. As mentioned earlier, since this stage has small
effect on the noise performance, the power consumption is
scaled down so that it draws about 523nA from 1.8V supply
voltage. Fig. 4 shows the schematic and layout view of the
designed OTA.
3) PWM Generator Design:
To maximize the voltage swing and have immunity to
common mode noise, an inverter based fully differential
comparator is employed for the PWM generator [7], as shown
in Fig. 5 and the size of transistors are listed in Table I.
Transistor M11-16 and M7-10 form the positive and negative Gm.
The second stage is implemented by transistor M17-20. It should
be mentioned that the schematic view is used for simulation
purpose while the first and second stages are simulated with
extracted view.
Fig. 5. PWM generator schematic
III.
SIMULATION RESULTS
The semi-time mode analog front end is designed and
simulated in a standard 1P6M TSMC 180nm CMOS process. It
Transistor
Mn-sw
Mp-sw
M17,19
M18,20
W/L (µm)
5/0.18
15/0.18
5/0.36
15/0.36
should be mentioned that the front-end is simulated with
extracted view for the LNA and single to differential blocks
while schematic view is utilized for the PWM-generator
interface. Moreover, the output of the front end is examined
with a Verilog A model of a gated ring oscillator (GRO) time
to digital converter (TDC).
A. OTAs simulation
As mentioned earlier, folded cascode OTA and inverter
based OTA are used for the LNA and single to differential
converter respectively. The sizes of the transistors for both
OTAs are listed in Table II and the frequency responses are
shown in Fig. 6. Simulation results show the DC-gain of 105dB
and unity gain bandwidth of 816 kHz and phase margin of 63˚
while these values are 52dB DC-gain, 953 kHz GBW and 89˚
phase margin for the inverter-based OTA. In terms of power
consumption, the folded cascode OTA consumes about
2.68µW (excluding the bias circuitry) and the inverter-based
OTA draws 523nA current from 1.8V supply voltage
translating to 0.94 µW power consumption.
150
100
50
0
-50
-100
-150 0
10
W/L (µm)
Transistor
(OTA2)
M1,2
M3,4
M5
M6
15×4/3
2/15
4/10
2.4/1
2.4/1
4×5/4
10
2
4
6
10
10
Frequency (Hz)
W/L (µm)
10/2
30/2
1/0.36
3/0.36
10
8
0
-50
-100
-150
-200
-250
-300
10
10
200
50
150
0
100
-50
-100 0
10
50
-7
6
4
2
10
2
Since the first OTA has a significant impact on the overall
performance of the front-end it is worth focusing on the first
OTA with more analyses. Noise analysis demonstrates that the
folded cascode OTA has an integrated input-referred noise of
2
10
4
10
Frequency (Hz)
6
Fig. 7. Input reffered noise of the folded cascode OTA
B. Single to differential converter
Based on the designed inverter-based OTA, a single to
differential block is designed as shown in Fig. 2. The dominant
pole is located around 5kHz while the 3-dB cut off frequency is
about 800Hz. This single to differential is designed in such a
way that the input signal is transferred to the output without
any amplification while it is possible to amplify the signal by
tuning the resistors R1 and R2. In this design R1 is 1.5 MΩ and
R2 is 3MΩ to have unity gain. Capacitor C2 is 10pF. Fig. 8
shows the frequency response of the single to differential
converter. Frequency response of the LNA followed by the
single to differential converter is depicted in Fig. 9. The mid
band gain is about 63dB. It is worth mentioning that the gain
can be increased by the gain of single to differential as well.
However, the gain of single to differential is set at unity in this
design. The designed front end covers the range of 40Hz to
about 2 KHz.
50
X: 758.6
Y: 0.2366
0
F
-50
3-dB
=812.3
-100 0
10
010
4
6
8
10
10
10
10
Frequency (Hz)
(b)
Fig. 6. Frewquency response of the OTAs (a) Folded cascode, (b)inverterbased
10
x 10
0 0
10
Phase
Magnitude
(a)
100
8
Mag (dB)
Magnitude
Transistor
(OTA1)
M1,2
M3,4
M5,6
M7,8
M9,10
M11
TRANSISTOR SIZES OF THE TWO OTAS
Phase
TABLE II.
3.15 µV and 1.52 µV for the frequency bands of 10 Hz to 5
kHz and 1 Hz to 100 Hz, respectively. It is evident that the
input transistors have the most contribution on the total
integrated input referred noise. Simulation result shows that M1
has 30% of noise contribution. Fig. 7 depicts input referred
noise of the OTA as a function of the frequency.
The NEF of the neural recoding amplifier is about 5.6 for 1
kHz bandwidth. The CMRR at 80Hz and 1 kHz is 73.6dB and
70.1dB, respectively. It also should be mentioned that the high
pass and low pass pole can be adjusted with the maximum
bandwidth of 40 Hz to 30 kHz while the second stage can limit
the low pass cut off frequency.
Noise (nV/sqrt(Hz))
TRANSISTOR SIZES OF THE PWM GENERATOR
W/L (µm)
2/0.18
6/0.18
4/0.18
12/0.18
2/0.18
6/0.18
10
2
4
10
Frequency(Hz)
10
6
10
8
Fig. 8. Frequency response of the single to differential converter
70
60
Mag (dB)
TABLE I.
Transistor
M1,3,5,11,13,15
M3,4,6,12,14,16
M7
M8
M9
M10
50
40
30 1
10
10
2
10
3
10
Frequency (Hz)
4
10
5
10
6
Fig. 9. Frequency response of the LNA in seires with single to differential
converter
C. Complementary PWM
One of the most drawbacks of the VCO based ADC, which
is used in this course project, is the non-linearity associated to
the VCO. To tackle this problem, pre-coding can be used to
generate digital representation of the input signal. With this
digital representation, the VCO just oscillates at two different
frequencies and therefore it will be inherently linear. A
complementary input PWM topology is employed, as shown in
Fig. 2. It consists of two comparators while one stage is fed
with the input and the second stage is fed with the same input
signal shifted by π rad. Fig. 10 shows the simulated transient
analysis of the complementary PWM while it is tested with
530Hz sinusoidal input signal.
D. Time mode gated ring oscillator TDC
Gated ring oscillator TDC operates the same as VCO based
ADC while allows oscillation when the gated is on (high level
from the PWM modulator) and the TDC freezes its phase when
the output of the PWM is low level. This structure is depicted
in Fig. 11 [8].
0
SNDR = 69.01 dB
Magnitude (dB)
-20
-40
-60
-80
-100
-120 1
10
2
10
3
10
Frequency (Hz)
4
10
5
10
Fig. 12. Power spectral density of the TD
IV. CONCUSION
A semi-time mode analog front end was targeted in this
project. The biological signal was amplified by a LNA and
then its output was converted to time information. A GROTDC is designed to convert the data, in the time domain, to the
digital representation. Simulation results showed that data were
converted to the time domain and the GRO-TDC digitized the
time domain information. The output resolution was observed
as 11-bits. A first order noise shaping was also presented by the
GRO-TDC.
REFERENCES
[1]
Fig. 10. Complementary PWM generator circuit
[2]
[3]
[4]
Fig. 11. Prinsiple of gated ring oscillator TDC
7-stage gated ring oscillator TDC is selected for this
project. The output of the analog front-end is first converted to
the PWM signal and then is fed to the TDC. The TDC is
designed for 1 kHz signal bandwidth while with the over
sampling ratio of 64. The GRO oscillation frequency is set at
half of the sampling frequency i.e. 64 kHz. It also should be
mentioned that the carrier frequency of the PWM generator is
fixed at 64 kHz. The system is evaluated with an input signal
located at 531.25Hz which is the output of the front-end. Since
the GRO-TDC operates only for two levels input signal, no
harmonic is observed in the system. It is worth noting that this
is the main advantage of the GRO-TDC in analogy with VCObased ADC. Figure 12 shows the power spectral density of the
GRO-TDC.
[5]
[6]
[7]
[8]
K. Kim, W. Yu, and S. Cho, "A 9 bit, 1.12 ps resolution 2.5
b/stage pipelined time-to-digital converter in 65 nm CMOS
using time-register," Solid-State Circuits, IEEE Journal of,
vol. 49, pp. 1007-1016, 2014.
N. Van Helleputte, M. Konijnenburg, J. Pettine, D.-W. Jee,
H. Kim, A. Morgado, et al., "A 345 µW Multi-Sensor
Biomedical SoC With Bio-Impedance, 3-Channel ECG,
Motion Artifact Reduction, and Integrated DSP," SolidState Circuits, IEEE Journal of, vol. 50, pp. 230-244, 2015.
C.-H. Chen, Y. Zhang, T. He, P. Y. Chiang, and G. C.
Temes, "A Micro-Power Two-Step Incremental Analog-toDigital Converter," 2015.
S. B. Lee, H.-M. Lee, M. Kiani, U.-M. Jow, and M.
Ghovanloo, "An inductively powered scalable 32-channel
wireless
neural
recording
system-on-a-chip
for
neuroscience applications," Biomedical Circuits and
Systems, IEEE Transactions on, vol. 4, pp. 360-371, 2010.
S. B. Lee, B. Lee, B. Gosselin, and M. Ghovanloo, "A dual
slope charge sampling analog front-end for a wireless
neural recording system," in Engineering in Medicine and
Biology Society (EMBC), 2014 36th Annual International
Conference of the IEEE, 2014, pp. 3134-3137.
M. Rezaei, E. Maghsoudloo, M. Sawan, and B. Gosselin,
"A Novel Multichannel Analog-to-Time Converter Based
on a Multiplexed Sigma Delta Converter."
M. Park and M. H. Perrott, "A single-slope 80MS/s ADC
using Two-Step Time-to-Digital Conversion," in Circuits
and Systems, 2009. ISCAS 2009. IEEE International
Symposium on, 2009, pp. 1125-1128.
M. Z. Straayer and M. H. Perrott, "A multi-path gated ring
oscillator TDC with first-order noise shaping," Solid-State
Circuits, IEEE Journal of, vol. 44, pp. 1089-1098, 2009.
Conception d’un ampli d’instrumentation pour
mesurer l’ECG de rongeurs
Étienne Laurent (1625894)
Département de Génie Électrique
Polytechnique Montréal
Montréal, Québec
Abstract— Nous présentons dans cet article le design d’un
bio-amplificateur pour les signaux d’ECG de rongeurs. L’ampli
conçu s’introduit dans un contexte de mesure non-invasive et doit
donc répondre aux contraintes qu’imposent les électrodes
externes. L’objectif de ce travail est alors de concevoir un ampli
d’instrumentation avec le meilleur gain possible ainsi que le
meilleur ratio de réjection du mode commun (CMRR). Une
topologie en cascode pour l’amplification différentielle sera testée
afin de maximiser le gain du bio-amplificateur et un intégrateur
de Miller est utilisé pour éliminer la composante DC du signal.
Enfin, le design réalisé permet d’avoir un CMMR=121 dB et
d’amplifier d’un gain de 65dB.
Keywords—instrumentation; amplificateur; ECG; rongeur; 2stages op-amp; non-invasif; Miller integrator; cascode
I. INTRODUCTION
Dans le domaine de la pharmaceutique plusieurs études
sont nécessaires afin de valider les performances d’un nouveau
composé. Au niveau préclinique, ces tests se font avec des
rongeurs. Une partie des études faites auprès des petits
animaux sont à nature cardiovasculaire. Elles nécessitent ainsi
la
mesure
de
biopotentiels
comme
celui
de
l’électrocardiogramme (ECG) pour analyser l’effet du composé
sur le système cardiovasculaire. De nos jours, les méthodes
pour y arriver tendent à être non-invasives; ce qui évite de
déranger le sujet pendant la mesure. Cet aspect amène des
contraintes au niveau des électrodes (deux électrodes au lieu de
trois) et donc au circuit de mesure. L’objectif de ce travail, est
de concevoir un bio-amplificateur le mieux adapté possible au
signal capté par les électrodes. En effet, l’amplitude en voltage
de l’ECG d’un rat par exemple est plus petite que celui d’un
homme et ça fréquence un peu plus élevée. De plus, le rapport
du signal alternatif et commun est très petit; ce qui implique
alors un très grand CMRR pour l’amplificateur si nous voulons
avoir une bonne mesure.
Le système ultime, un électrocardiographe, se divise en
plusieurs blocs comme illustré à la figure 1. On y retrouve un
filtre passe-haut en entrée avec une fréquence de coupure
d’environ 50 Hz pour couper l’interférence des lignes
d’alimentation et un convertisseur ADC en sortie pour
numériser le signal. Le travail effectué dans l’article présent
vise la partie amplification et le filtrage DC du système
complet.
Figure 1 : Schéma bloc de l’électrocardiographe complet
Nous présentons dans cet article le design du bioamplificateur et ses performances au niveau du gain et du
CMRR. Pour ce faire, nous introduisons le lecteur avec une
caractérisation du signal d’entrée suivi d’une justification du
circuit électrique du bio-amplificateur et finalement les
résultats en simulation grâce au logiciel Cadence.
II. CARACTÉRISATION DU SIGNAL D’ENTRÉE
A. ECG des rongeurs
Les biopotentiels mesurés aux pattes du rongeurs ont une
amplitude beaucoup moins élevée que ceux mesurés chez
l’Homme soit environ 250 µV pour les souris [2]. De plus le
rythme cardiaque d’un rongeur n’est pas un signal à haute
fréquence. En fait, la fréquence cardiaque d’un rongeur est
environ cinq fois celle de l’être humain, donc
approximativement 6 Hz [5]. Ainsi, le signal en sortie doit être
amplifié suffisamment pour qu’un convertisseur analoguenumérique
puisse
faire
la
conversion.
L’ampli
d’instrumentation devra amplifier avec un gain d’au moins
1000 pour atteindre le 0.25V. Puisque le signal d’entrée est très
faible, il faut absolument avoir une impédance d’entrée aux
amplis buffer élevée et égale l’une de l’autre. Ceci est
important pour amplifier de petits signaux [1]. De plus, ce
signal comporte des interférences. Le bruit principal du signal
mesuré provient de l’interférence électromagnétique des lignes
d’alimentation 50-60Hz [3]. Finalement, il y aussi l’activité
musculaire qui peut faire partie du signal.
B. Effets des électrodes
Pour un système non-invasif, les électrodes qui détectent les
biopotentiels doivent être de surface. Plus précisément, ce sont
des électrodes sèches puisqu’un système comme nous voulons
concevoir n’utilisera pas de gel entre la peau et l’électrode (ce
qui dérangerait le rongeur). Cependant, à cause du manque
d’électrolyte avec ce genre d’électrode, on peut les caractériser
comme des électrodes polarisables donc des condensateurs
laissant passé un peu de courant [4]. Ceci étant dit, le circuit de
mesure devra avoir une très grande impédance d’entrée afin de
pallier à la situation. Un autre effet des deux électrodes, c’est
qu’elles peuvent ajouter du bruit au signal de mesure. En effet,
si la troisième électrode de référence est retirée, le système est
beaucoup plus fragile et le dispositif doit absolument rejeter le
plus possible le mode commun (bruit DC) du signal d’entrée.
Pour ce faire, la partie différentielle de l’ampli
d’instrumentation doit avoir un grand CMRR.
signal DC du signal. La rétroaction se fera vers l’entrée de
tension de référence de l’ampli d’instrumentation.
L’intégrateur de Miller a une fréquence de coupure fc=1/2πRC;
C’est pourquoi nous avons utilisé une résistance de 1MΩ et un
condensateur de 220nF pour une fc=0.7Hz. Le circuit complet
utilisé pour les simulations est présenté à la figure 3.
Enfin, toutes ces contraintes nous amènes à définir les
spécifications du problème. Celles-ci sont présentées au
tableau 1.
Tableau 1 : Spécifications du bio-amplificateur
Paramètre
Spécification
Gain
≥60dB
CMRR
≥100dB
Bande passante
150Hz
technologie
0.18 CMOS
III. DESIGN DU CIRCUIT DU BIO-AMPLIFICATEUR
A. Vue d’ensemble
L’ampli d’instrumentation est divisé en deux parties : une
première partie d’amplification agissant en tant que buffer et
une deuxième étape qui s’occupe de l’amplification
différentielle. Ainsi, il faut s’assurer que les deux amplis en
entrée aient une grande impédance d’entrée. De plus, lors de la
fabrication, afin d’avoir un ampli d’instrumentation
fonctionnel, certaines résistances de la figure 1 doivent avoir
exactement la même valeur. Ceci est une condition nécessaire
étant donné que nous avons un circuit différentiel.
Figure 2 : Organisation des amplis et des résistances d’un
ampli d’instrumentation[1]
Suite au circuit présenté à la figure 2, nous allons rajouter
un intégrateur de Miller qui aura pour fonction de supprimer le
Figure 3 : Circuit complet de la partie amplification
Le
choix
des
résistances
de
l’amplificateur
d’instrumentation s’est fait à partir des équations de gain de la
section d’entrée et de la section de sortie. Si nous réduisons le
gain des deux amplis d’entrée, nous réduisons l’input du
troisième ampli différentiel [1] et donc nous aurons un moins
bon CMRR. C’est pour cela que dans ce travail nous avons
utilisé un gain unitaire pour la partie différentielle et employé
le plus grand gain possible en entrée avec G1(figure 2).
B. Design de l’ampli-op individuel
Afin que l’ampli d’instrumentation puisse respecter les
spécifications de la problématique, le cœur de la conception
s’est effectué avec l’ampli-op. En effet, celui-ci devait
répondre à plusieurs contraintes telles que l’offset le plus petit
possible et fournir le plus gros gain. Lors de la conception de
l’ampli avec une topologie classique à deux étages, le
problème de l’amplitude de l’offset est survenu et il était
impossible de mesurer de petits signaux comme ceux d’un
ECG de rongeurs. Pour résoudre la problématique, une autre
topologie a été explorée dans ce travail. Ainsi, la première
partie d’amplification de l’ampli-op repose sur un self cascode
et un « improved wide-sing cascode current mirror ».
Le même circuit de test a été effectué une deuxième fois
pour une simulation AC (figure 6).
Figure 6 : Phase et gain en fonction de la fréquence de
l’ampli d’instrumentation
Figure 4 : Circuit du transistor utilisé dans l’ampli
d’instrumentation
L’ampli-op de la figure 4 est grandement inspiré de [7]. Le self
cascode (deux transistors PMOS en cascade avec leur grille
commune) uttilisé pour l’entrée du signal différentiel permet
un plus grand gain dans la première partie de l’ampli et de
fournir une plus grande résistance de sortie pour la deuxième
partie [6]. La topologie que présente la figure 4 comprend donc
une première partie avec un plus grand gain que la deuxième
partie de sortie. En effet, les transistors du haut du self cascode
(M0 et M6 sur la figure 4) ont été polarisés pour fonction en
région de saturationn tandis que M1 et M7 en subthreshold.
Cette configuration nous permet de minimiser la capacité du
condensateur Cc et donc économiser de l’espace lors de la
fabrication [7].
On remarque sur la figure 6 que nous avons bel et bien un
gain de 65 dB (valeur pointée sur le graphique du bas de la
figure 6). De plus, on peut voir l’effet de l’intégrateur de Miller
pour les basses fréquences car celles-ci sont atténuées à 3dB à
partir de la fréquence de coupure de 0.72Hz comme il était
calculé.
Ensuite, le CMRR a été testé avec un circuit d’essai
différent pour bien voir si les signaux en mode commun
pouvaient être rejetés. Puisque CMRR= Adif / Acom , alors AdifAcom = CMRR. C’est avec cette soustraction que le ratio a été
calculé et représenté à la figure 7.
IV. RÉSULTATS DES SIMULATIONS
Afin de simuler et tester l’ampli d’instrumentation avec le
logiciel Caadence, nous avons appliqué une tension d’entrée de
250 uV aux entrées de l’ampli et alimenté celui-ci avec des
sources de ±1.8V. Voici ce que nous avons retrouvé à la sortie
de l’ampli :
Figure 7 : Gain différentiel (en rouge) , gain commun (en
mauve) et CMRR (en bleu) de l’ampli d’instrumentation
On retrouve donc, après calcul, un CMRR de 121 dB; Ce qui
est plus que ce que la spécification demandait.
V. DISCUSSION
Figure 5 : Simulation transient de l’ampli d’instrumentation
La figure 5 démontre bien que le design permet d’amplifier
avec un gain de 1600 (0.4V / 250uV) des signaux aussi petits
que 250 uV. De plus, notons que la sortie à sa tension de
référence à 0.9V car un ADC ne pourrait pas lire des tensions
négatives.
L’ampli d’instrumentation conçu pour ce travail réussi à
respecter les spécifications de la problématique posée. En effet,
un signal d’amplitude de 250 uV a été amplifier, un signal DC
a été atténuer grâce à l’intégrateur de Miller en rétroaction et
un grand CMRR a été obtenu. Malheureusement, le design
présenté ne peut fonctionner avec une simple alimentation; il
faut donc une alimentation positive et négative (pour cet article
nous avons utilisé ±1.8V). Théoriquement le design proposé
dans cet article devrait pouvoir amplifier les biopotentiels
cardiaques des rongeurs sans être nuit par le DC des électrodes
et leur offset. Cependant, il est important de rappeller que le
CMRR dépend fortement de la valeur des résistances pour la
topologie à trois amplis. Ainsi, la partie fabrication d’un
éventuel projet devra s’attarder à fournir des résistances de
même valeur (lorsqu’il le faut) afin d’assurer le bon
fonctionnement du bio-amplificateur.
De plus, mentionnons que la configuration de l’ampli-op
individuel avec self cascode, quelque peu plus complexe qu’un
simple ampli-op à deux étage, permet d’opérer à de plus petites
valeurs de tension d’entrée. En effet, le plus gros gain à l’étage
d’entrée est obtenu car certains transistors opèrent en mode
subthreshold et d’autres en saturation (pour le self cascode) ce
qui permet de diminuer l’effet de la modulation de la longeur
du canal du transistor. L’ampli-op utilisé est
En conclusion, un ampli d’instrumentation a été conçu avec un
CMRR=121 dB et un gain de 65 dB afin d’amplifier l’ECG de
rongeurs. Cet ampli correspond à une partie d’un projet
d’électrocardiographe. Pour un projet complet, il suffirait
d’ajouter un filtre permettant d’éliminer toutes autres
composantes de bruit au signal d’ECG. Par exemple, un filtre
coupant le 50-60Hz et d’ajouter un convertisseur analogiquenumérique pour visualiser les résultats sur ordinateur. De plus,
une éventuelle amélioration pourrait utiliser un ampli-op
pouvant s’alimenter en single suply voltage car c’est souvent ce
genre d’alimentation qui est plus facile d’accès pour les
dispositifs électroniques portables.
RÉFÉRENCES
[1]
Texas Instrument. «Getting the most out of your instrumentation
amplifier
design»
[En
ligne]
Tirée
de
[2]
[3]
http://www.ti.com/lit/an/slyt226/slyt226.pdf (page consultée le 1
novembre 2015)
MouseSpecifcs,inc.
«ECGenie»
[En
ligne]
tirée
de
http://www.mousespecifics.com/heart/ecgenie/ (page consultée le 1
novembre 2015)
A. Goel, G. Singh, “A Novel Low Noise High Gain CMOS
Instrumentation Amplifier for Biomedical Applications”, International
Journal of Electrical and Computer Engineering, Vol. 3, No 4 Août 2013
pp.516-523.
http://www.iaesjournal.com/ojs237/index.php/IJECE/article/viewFile/31
70/pdf
[4]
Yazicioglu, R. F., Van Hoof, C., & Puers, R. (2009). Biopotential
readout circuits for portable acquisition systems. New York: Springer
[5]
Henkens IR, Mouchaers KT, Vliegen HW, et al. Early changes in rat
hearts with developing pulmonary arterial hypertension can be detected
with three-dimensional electrocardiography. Am J Physiol Heart Circ
Physiol. 2007; 293; H1300-H1307
[6]
Comer, D. J., Comer, D. T., & Petrie, C. S. (2004). The utility of the
composite cascode in analog cmos design. International Journal of
Electronics, 91(8), 491–502
[7]
Vajpayee, P. (2014). An ultra-high gain low power two stage CMOS opamp based on inverse aspect ratio self cascode structures. Analog
Integrated Circuits and Signal Processing, 81(2), 349-359.
A 60-dB CMOS Signal Amplifier for Wireless
Extracellular Neural Recording System
Armin Najarpour Foroushani1, Mohamad Sawan1
Polytechnique Montreal
Montreal, Canada
[email protected]
Abstract—Microelectrode arrays have the ability to record
extracellular spikes from many neurons simultaneously. To
transfer recorded data from microelectrodes to external
electronics wireless transmission can be used to reduce possibility
of infection, reduce the noise on the data, and reduce the large
size implanted electronic circuits in the brain. In wireless systems
recording from multiple sites requires several amplifiers and
high bandwidth to transmit data. It results high power
consumption and heating damages the tissue. To reduce the
power consumption an architecture of neural amplifiers was used
in [12] to amplify extracellular spikes with 60dB and bandwidth
of 300Hz-5kHz. The results of simulation in Cadence with
0.18µm technology show that the amplifier works with the
expected midband gain and frequency range.
Keywords—extracellular spikes, OTA, neural amplifier, gain,
phase
I. INTRODUCTION
Recent advancement in implantable microelectrode arrays
and neuroprosthesis devices has shown that they have the
ability to record activity from many neurons simultaneously in
specific region of the brain. Recorded signals can be decoded
to allow the human or animal to drive cursor directly through
thoughts or to be used in clinical applications in diagnosis or
treatment of a brain disorder. Recording activities from motor
planning regions can be used to predict hand trajectories in
behaving animals [1, 2]. The correlation between
simultaneously recorded neural activities and limb movements
can be determined and then the neural activity can be used to
move a robotic arm or a cursor. It has also application in
treatment of paralysis [3].
The implanted microelectrode arrays in the cerebral cortex
record the extracellular electrical activity of nearby cells. These
recorded extracellular activities are made of spikes, each with a
potential of 50-500µV and duration of around 250µs.
Intracellular penetrating electrodes can result in cell dead and
are not feasible for chronic implant. The spontaneous activities
of neurons are around 1-10 spikes per second and their evoked
activities are 10-100 spikes per second.
Using bundles of fine wire to transmit recorded data from
electrodes to all the external electronics components has three
major barriers for the development of practical neuroprosthesis
devices: 1) the connectors can provide a way for infection, 2)
external noise and interfacing signals can enter the wires, 3) the
external electronics and connectors are large and bulky
comparing to small microelectrode arrays. To solve these
problems wireless transmission of data from the electrodes to
external electronics should be provided [4].
By increasing the usage of wireless neuroprosthetic devices
there is a need for fully implantation of the whole electronics
system including amplification, conditioning, digitization,
waveform selection, and information transmission circuit close
to the recording sites. However, recording from multiple sites
requires high bandwidth for data telemetry and increase in the
number of integrated amplifiers and it consumes high amount
of power which may damage the tissue and kill the neurons in
the recording area. Amplifiers are one of the main components
of every neuroprosthetic system to amplify the recorded
voltages of extracellular spikes that is around 50µV. The
amplifiers for invasive recording directly from the tissue
should have low input-referred noise. However, this needs high
amount of power to decrease the noise level. Thus, low power
operation (~10mW) of the system is essential for implanted
wireless extracellular neural recording system and amplifier as
one of the main components should operate with low power
consumption to prevent the damage to the tissue.
Several attempts have been performed to build low noise
low power neural amplifiers for applications in neuroprosthesis
devices. A fully reconfigurable biopotential sensing amplifier
with floating point transistor can be used to be programmed to
several bandwidths and result in 1.96 noise efficiency factor
[5]. A low noise low power amplifier with tunable cut-off
frequencies was implemented with low distortion pseudoresistances [6]. Highly linear feedback pseudoresistors (gatebalanced) can also be used in low power biopotential
amplification [7]. A 16-channel architecture each with a threestage configuration made of low-noise amplifier (T networkbased capacitive feedback amplifier) was implemented for
recording iEEG signals and compressive sampling algorithms
was used to reduce the amount of transferred data and as the
result reduce the power consumption [8]. To develop ultra-low
power neural amplifiers with low high driving capability a new
methodology for designing three-stage CMOS OTA that works
in sub-threshold region has been introduced which exhibits
120dB DC gain [9]. A wireless and battery less integrated
neural recording system that is takes its energy by induction is
presented that performs amplification, filtering, sampling, and
analog to time conversion with low power [10].
Here, a low-power low-noise CMOS neural amplifier is
simulated for applications in wireless extracellular neural
recording systems based on [12]. This neural amplifier detect s
spikes with gain 60dB and bandwidth of 300Hz-5kHz.
II. NEURAL AMPLIFIER
A. Basic Requirements
Since extracellular neural signals are in microvolt levels
they should be amplified before spike detection and
digitization steps. In addition, a DC offset of 1V or more that is
produced by the interface of tissue-electrode should be
eliminated by ac coupling electrodes and amplifier. The
frequency band for neural spike trains is 300Hz-5kHz and
neural amplifiers should reject the signals outside of this band
including LFP signals that are in the range of 1Hz-100Hz. LFP
that are synchronous firing of many neurons in a region far
from the electrodes should be rejected to facilitate spike
detection. For amplifying neural signals the gain of 60dB and
bandwidth of 300Hz-5kHz is required to observe individual
spikes. The amplifier with low input-referred noise is needed
because the extracellular neural signals are weak. To decrease
the input-referred noise the high power should be acquired that
is against low power operation of implantable devices
especially for chips with high number of electrodes that for
each electrode one amplifier is designed. Thus, the trade-off
between power dissipation and input-referred noise should be
optimized.
where gm is the transconductance of the OTA. Pseudoresistors
in the model circuits can be replaced by big resistors (e.g.
100GΩ). The OTA internal circuit is presented in Fig. 2. The
circuit is made of 12 MOSFET transistors each with different
values of width and length. To optimize the trade-off between
input-referred noise and the power consumption the ratio gm/ID
in the current mirror of the OTA should be modified. The
differential pair transistors in current mirror OTA should work
in weak inversion where ratio gm/ID is maximum and current
mirror transistors are operated in strong inversion where gm/ID
is highly reduced [11]. The load capacitor CL is used for
changing high frequency cut-off.
The second stage is a high-pass filter to eliminate LFP
signals. The same OTA schematic is used in this stage but with
different MOSFET width and length parameters. The coupling
capacitor C3 is used to change the high frequency cut-off of the
transfer function of the complete neural amplifier. This circuit
operates in weak inversion. The final stage is a simple 20dB
gain stage with gain of 1+R2/R1.
B. Neural Amplifier Operation
The complete schematic of the 60dB neural signal amplifier
[12] is shown in Fig. 1. It is made of three stages: Front-End
amplifier with 40dB gain, active gm-C high-pass filter, and a
Fig. 2. Schematic of OTA used in neural signal
amplifier.
For the design of these three stages bias current (current
source) of the high pass filter should be set to provide a HPF
pole frequency between 30Hz and 1kHz.
III.
SIMULATION RESULTS
A. Circuit Parameters
Fig. 1. Schematic of neural amplifier. First stage is a
40dB Front-End amplifier, second stage is a gm-C high pass
filter, and the third stage is a 20dB gain stage.
20dB gain stage. The circuit and technique for design and
simulation of the first stage amplifier is based on [11]. The first
stage is made of an OTA, pseudoresistors (Ma-Mb), capacitors
C1, C2, and CL. The midband gain of the first stage when C1,
CL,>>C2 equals to C1/C2 and the bandwidth is gm/(C1CL/C2)
The implementation of 60dB neural amplifier is performed in
Cadence using 0.18µm technology using the OTA operational
amplifier and the basic structure of three stages neural
amplifier. The values for neural amplifier capacitors are
C1=500fF, C2=5fF, CL=100pF, C3=10nF. The resistor values
are R1=40kΩ, R2=360kΩ. For the MOSFET transistors in OTA
structures for amplification (first and third stages) and high
pass filter (second stage) the values are given in Table .1 and
Table .2.
These values are used in the circuit simulation to reach to the
expected gain and frequency.
TABLE I.
OTA CMOS SIZING FOR AMPLIFICATION
MOSFET Transistors
W/L
M1, M2
100
M3, M4
5
M5, M6
11.4
M7, M8
25
M9, M10
10
MN
20
MP
50
Fig. 3. Phase curve of neural signal amplifier.
TABLE II.
OTA CMOS SIZING FOR HIGH PASS FILTERING
MOSFET Transistors
W/L
M1, M2
20
M3, M4
100
M5, M6
0.4
M7, M8
20
M9, M10
10
MN
10
MP
10
The amplifier consumes 532.2µA of supply current.
IV.
CONCLUSION
In this paper a 60dB neural amplifier was simulated for
wireless extracellular recording from the cortex. The circuit
was simulated in Cadence with 0.18Ω technology and the
60dB midband gain and 300Hz-5kHz frequency range were
achieved.
ACKNOWLEDGMENT
B. Results of Gain and phase diagrams
The author would like to thank Mr. Mohamed Zgaren for
his help in this project.
The transfer function of the neural amplifier and the phase
REFERENCES
1.
2.
3.
4.
5.
6.
Fig. 3. Frequency response curve of neural signal amplifier.
diagram are shown in Fig. 3 and Fig. 4. The curve of gain
shows the midband gain of around 59~60dB in the range of
300Hz-5kHz. For the phase at frequency 1Hz the phase is
around -8 degree.
7.
8.
Taylor, D.M., S.I. Tillery, and A.B. Schwartz, Direct cortical
control of 3D neuroprosthetic devices. Science, 2002. 296(5574):
p. 1829-32.
Serruya, M.D., Hatsopoulos, N. G., Paninski, L., Fellows, M. R.,
& Donoghue, J. P. , Brain-machine interface: Instant neural
control of a movement signal. Nature, 2002. 416(6877): p. 141142.
Hochberg, L.R., et al., Neuronal ensemble control of prosthetic
devices by a human with tetraplegia. Nature, 2006. 442(7099): p.
164-71.
Irazoqui-Pastor, P., M. I, and J.W. Judy, In-Vivo EEG recording
using a wireless implantable neural transceiver. 1st International
Ieee Embs Conference on Neural Engineering 2003, Conference
Proceedings, 2003: p. 622-625.
Wang, T.Y., et al., A Fully Reconfigurable Low-Noise Biopotential
Sensing Amplifier With 1.96 Noise Efficiency Factor. IEEE Trans
Biomed Circuits Syst, 2013.
Karasz, Z., et al., Tunable Low Noise Amplifier Implementation
With Low Distortion Pseudo-Resistance for in Vivo Brain Activity
Measurement. Ieee Sensors Journal, 2014. 14(5): p. 1357-1363.
Wang, T.Y., L.H. Liu, and S.Y. Peng, A Power-Efficient Highly
Linear Reconfigurable Biopotential Sensing Amplifier Using GateBalanced Pseudoresistors. Ieee Transactions on Circuits and
Systems Ii-Express Briefs, 2015. 62(2): p. 199-203.
Shoaran, M., et al., Compact low-power cortical recording
architecture for compressive multichannel data acquisition. IEEE
Trans Biomed Circuits Syst, 2014. 8(6): p. 857-70.
9.
10.
Grasso, A.D., et al., Design Methodology of Subthreshold ThreeStage CMOS OTAs Suitable for Ultra-Low-Power Low-Area and
High Driving Capability. Ieee Transactions on Circuits and
Systems I-Regular Papers, 2015. 62(6): p. 1453-1462.
Lee, S., Lee, B., Kiani, M., Mahmoudi, B., Gross, R., &
Ghoovanloo, M. , An Inductively-Powered Wireless Neural
Recording System with a Charge Sampling Analog Front-End.
2015.
11.
12.
Harrison, R.R., & Charles, C., A low-power low-noise CMOS
amplifier for neural recording applications. Solid-State Circuits,
IEEE Journal of, 2003. 38(6): p. 958-965.
Harrison, R.R., et al., A low-power integrated circuit for a wireless
100-electrode neural recording system. Ieee Journal of Solid-State
Circuits, 2007. 42(1): p. 123-133.
Quadrature Carrier Width Modulation Front-End
Demodulator for Micro-Implants
Aref Trigui
Course Project: GBM8320 Dispositifs mdicaux intelligents
Electrical Engineering Departement
Polytechnique Montreal
Email: [email protected]
Abstract—Over the past few decades, Implantable Medical
Devices (IMDs) tend to combine many technologies and employ
smart medical devices within the human body. They allow
a continuous and automatic management of numerous health
issues, such as endoscopic capsules, lab-on-a-chip and artificial
retinal prosthesis. Due to their continuously increasing potential,
IMDs are getting more complex thus requiring more sophisticated
wireless powering and communication systems. In this paper,
we propose a Quadrature Carrier Width Modulation (QCWM)
technique that promises a high data-rate, efficient powering,
low power consumption and low Bit Error Rate (BER) while
maintaining a simple implementation. A very simple front-end
QCWM demodulator circuit is designed using 130nm CMOS
technology. The simulation results validate the functionality of
the proposed circuit and shows ultra-low power consumption of
1.82 µW, 163% lower than that of the conventional front-end
demodulator.
I. I NTRODUCTION
Recent years have been characterized by a massive development of a variety of implantable medical devices (IMDs), such
as nerve stimulators, endoscopic capsules, artificial retinal
prosthesis, lab-on-chip, and so on. The overall trend is to move
towards a miniaturization of devices to provide more patient
comfort, while also integrating more functions in the implant.
As well, being a constantly evolving market, reducing design
and manufacturing costs of the IMDs while ensuring better
product quality is a more important challenge than ever for all.
This evolution emphasizes the need for a high-performance
wireless communication system. New applications such as
capsule endoscopy and bionic eye require an exchange of high
data rate, low power consumption, high robustness against
noise and a simplicity of implementation. Different wireless
communication methods have been investigated in the IMDs
world. Actually, wireless data communication can be performed using electromagnetic wave propagation (such as RF
link or optical link), acoustical wave propagation (ultrasound
link), electrostatic field (capacitive link) or magnetic coupling
also known by inductive link [1].
Due to its simplicity, reliability and safety, the inductive
link is the most adopted technique in commercial IMDs. In
addition, wireless data and power transfer can be combined
when using inductive link [2]. None of other methods is able to
ensure that, mainly when the required power is in the milliwatt
range.
The principle of a traditional inductive coupling system is
based on two coils positioned in proximity to each other.
When an AC current flows through the primary coil, an AC
magnetic flux is created in its vicinity. This flux is picked
up by the secondary coil and therefore converted to an ac
voltage across it. The system is composed of an external
and implantable parts. Obviously, only the external part send
power to the implantable device. However, both external and
internal parts can send and receive data. According to the
application, the data transfer from the external controller to the
IMD (Downlink) can be used to control the implantable device
or to stimulate biological tissue through specific parameters.
On the other hand, the data communication from the IMD to
the external controller (Uplink) can be used in order to reveal
the status of the IMD and the human body organ.
The downlink data transfer is mainly based on carrier modulation to create detectable variation through the secondary coil.
Commonly, the carrier variation can be done by Amplitude
Shift Keying (ASK), Frequency Shift Keying (FSK) or Phase
Shift Keying (PSK) [3]. In the ASK modulation, if either
of amplitudes is equal to 0, the modulation is called OnOff Keying (OOK) [4]. It is the most popular technique in
IMD because it is the simplest to implement. Its demodulator consists of only three stages, envelope detector, lowpass filter and level detector. As a result, the demodulator
power consumption is typically low. However, it has a number
of limitations such as its relatively low data rate and its
sensitivity to noise, interference, coupling variation and all
motion artifacts that may affect the carrier amplitude. FSK,
PSK modulations and their derivatives have also been used for
data transmission to IMDs. These modulation techniques have
the advantages of a higher robustness against different sources
of noise and interference and a higher data rate. However, their
main limitations are their high implementation complexity and
power consumption. Moreover, the FSK modulation does not
promote an efficient and safe power transfer. Firstly, because
the coupled coils require a constant frequency to ensure
resonance and high power efficiency. Secondly, because the
operating frequency should be within the medical allocated
frequency bands, which are relatively narrow. That is why the
FSK modulation is not widely used in inductive wireless link
for IMDs [1].
Despite their complexity, in recent decades, PSK modulation
and its derivatives have been widely used [5]. This is because
they have the highest spectral efficiency compared to the other
two techniques, which means that they are able to transmit
higher data rates per unit of available bandwidth. For example,
in quadrature PSK (QPSK), by using four different phases, it
is possible to transmit four symbols (two bits per phase) [5].
In addition, the data rate can be increased if two modulation
techniques are combined. This is the case of the Quadrature
Amplitude Modulation (QAM) which combine PSK with ASK
modulation. In return, this results in a higher bit error rate
(BER), complexity and power consumption.
A data transmission technique based on the duty cycle
variation of the driving square wave (of the class E power
amplifier) was also proposed by SA Mirbozorgi [6]. This
technique is called duty cycle Shift Keying (DCSK) in which
the modulator and demodulator are simple and suitable for
IMDs. For a logic ”0”, the duty ratio is approximately 30%
and when the logic is ”1”, the duty cycle is around 70%.
The scheme has three coils, an external coil (L1 ) in charge of
transmitting power and data to the IMD and two receiver coils,
one for power (L2 ) and one for data (L3 ). In order to detect
these duty cycle variations and extract data by the receiver, the
quality factor of the resonant circuit at the output of the Class
E PA should be designed to be low [6]. Thus, we can expect
that the link power efficiency will be very low. Interference
between L2 and L3 signals is also a limit of this system.
The ASK-PW modulation which is an ASK modulation
with pulse width data coding can be a better solution for
IMDs applications [7], [8]. This method can provide more
power to IMDs than the OOK system. It has also a low
power consumption because it does not need a complex
synchronisation circuitry for data recovery. However, the BER
and data rate resulting from this method are poor especially
when the gap widths (shown in Fig.1) of the modulated signal
are short [8].
Thus, we conclude according to the different types of
modulation already proposed for IMDs that a trade-off must
always be made between several parameters such as the
implementation simplicity, power consumption, data rate, BER
and delivered power. These methods prioritize one or two
performance in spite of the others. Hence, the interest is to
propose a more efficient modulation technique able to combine
these performances in one system.
In this paper, we introduce an advanced ASK-PW modulation technique, that we called Quadrature Carrier Width
Modulation (QCWM). This method claims to have a very
simple demodulation circuit, low power consumption, high
data rate, low BER and high power link efficiency.
QCWM will be introduced in section II. In section III,
we present the simulation results of the front-end QCWM
receiver based on conventional ASK-PW demodulator and our
proposed circuit, followed by a conclusion in section IV.
Fig. 1. The waveforms of the proposed QCWM technique: (a) the 3.39 MHz
bit-words, (b) the modulated signal
II. Q UADRATURE C ARRIER W IDTH M ODULATION
(QCWM)
As the name indicates, the modulated parameter is the width
of the carrier or the number of carrier cycles. The QCWM
transmitter generates a 2-bit words at a frequency fm of
3.39M Hz, resulting in four word combinations (11, 10, 01
and 00). Assuming the carrier frequency fc is 27.12 MHz, the
choice will be demonstrated later in this section. As shown
in Fig.1, the solution is based on modulating the width of the
carrier in a period of time Tm (= 1/fm ). Thus, as shown in the
modulated signal in Fig.1.b, a duty ratio of 75% is allocated
for the binary word 0 110 , 50% for 0 100 , 25% for 0 010 and 0 %
for 0 000 .
In the receiver side, the received modulated signal must
be demodulated such a manner that convert the pulses width
to a proportional amplitude levels. A comparison of the
resulting signal with three reference signals allow retrieving
the transmitted data.
Regarding to the selected frequencies, it has been shown
that the frequency range of 3kHz to 30M Hz is widely used
in transcutaneous wireless transmission thanks to its ability
to penetrate the skin over a short distance without heating
the surrounding biological tissue [9]. Knowing that the power
link efficiency and the data rate are directly proportional to
the carrier and to the baseband message signal frequencies, we
have chosen the highest frequency band in this frequency range
that belongs to the Industrial Scientific and Medical (ISM)
bands, which is the frequency band 27.12M Hz ±163kHz.
On the other hand, the message signal frequency must also
be as high as possible to ensure a high data rate, since
D = Nb ⇤ fm (with Nb is the number of bits per data word
in our case Nb = 2), but at the same time, there should be
enough distinction between data words to reduce the bit error
rate (BER). Therefore, a compromise between data rate and
the BER will be made. The chosen appropriate frequency is
fm = 3.39M Hz. If the carrier width is calculated according
to the number of cycles for each word, a duty ratios of 75%,
50%, 25% and 0% correspond to 6Tc , 4Tc , 2Tc and no cycle,
respectively. In this case, the distinction between bit-words
that can be expressed by a modulation index equal to 25% or
2Tc . Under this frequency, the theoretical binary data rate will
be D = 6.78 M bit/s.
In this paper, the transmitter part will not be studied. Only
the front-end of the receiver will be investigated.
Fig. 2. Conventional front-end ASK-PW demodulator
III. F RONT- END D EMODULATOR D ESIGN
Since a high-voltage width modulated carrier is received
through the inductively-coupled coil, the signal should be
attenuated in order to be supported by the integrated circuit.
As demodulating of different time intervals is not an easy
task, converting them to proportional voltage levels facilitates
the demodulation and the decoding by the decision circuit.
Commonly, this conversion is made using three blocks: an
envelope detector to replicate the shape of the modulating
signal, a comparator to generate a more accurate envelope,
and finally an integrator circuit to generate ramps whose
amplitudes are proportional to the duty cycle of the carrier
signal. In this paper, we propose a new design consisting of
one block that can produce the same waveform with better performances. The decision circuit can be made by a comparator
with different threshold voltages to assess the exact received
bit-words. The attenuator and the decision blocks will not be
considered in this paper. A conventional and a proposed frontend demodulator circuits are designed in Cadence design tools
using 130nm CMOS technology, simulated and compared.
1) Conventional front-end ASK-PW demodulator: Fig. 2
shows the conventional front-end ASK-PW demodulator.
There are various ways to detect the amplitude of a waveform.
As a starting point for the design, we have consider one of the
simplest envelope detector (ED) which is a diode followed by
a capacitor C and a resistor R in parallel. When the amplitude
of the input wave increases, the voltage across the capacitor
increases by means of the rectifier diode. When the capacitor
voltage is greater than the input signal voltage, the diode is
cut off and so the capacitor voltage drops by being discharged
through the resistor R. The charging and discharging time of
the capacitor is simply the time constant ⌧ = RC. If ⌧ is
too large, the discharge is slow and the output signal does not
follow the low level of the modulated signal. This effect is
known by negative peak clipping. On the other hand, if ⌧ is
too small, the output signal will have a high ripples. This effect
happens because the capacitor is discharged even between
successive high frequency peaks. To prevent the negative peak
clipping and the ripple effects, we should therefore choose a
constant time as follow
Tp ⌧ ⌧ ⌧ µm Tm
(1)
with µm Tm is the shortest time interval between two binary
words which is equal to 0.25 Tm . This inequality is not insured
in our application since Tp (36.78 ns) and µm Tm (73.74 ns)
Fig. 3. Simulation waveforms of the basic circuits to integrate the modulated
signal
Fig. 4. Enhanced charge pump circuit for integrating PW signal
are very close. The simulation results of this block presented
in Fig.3 prove it. It is shown that, even with an optimal ⌧ , the
envelope has high ripple and a slow discharge in gaps. Under
practical situation, the output signal may be more distorted due
to the different types of noise that can occur. That is why the
imperfection of the ED can be considered as the main reason
of the high BER and low data-rate in the ASK-PW receivers
[7]. In addition, it was found that the power dissipated by this
block is very high (278 µW).
A conventional comparator circuit has been designed to
reproduce a less distorted and higher amplitude envelope
(which varies between 1.2V and 0V) as shown in Fig.3. This
block compares the output signal of the envelope detector with
a DC reference voltage. Afterwards, a charge pump circuit
shown in Fig. 4 is used as an integrator circuit because of its
low power consumption. The circuit is enhanced compared to
a conventional charge pump. The latter allows charging and
discharging of the output capacitor Cint at a same time interval
(as the current sources resistances are identical), which gives
rise to a triangular output signal that does not vanish due to
Fig. 5. The scheme of the proposed front-end QCWM demodulator
the slow discharging. That is why we added the switch Mb
to bypass the discharge path and get a rapid voltage drop in
the integrator output. According to the simulation, the whole
circuit consumes (298 µW) of which 93% is consumed by the
envelope detector.
2) Proposed front-end QCWM demodulator: In order to
decrease the power consumption and the BER as low as
possible, a proposed brilliant solution is introduced in which
the envelope detector is removed to avoid its limitations
explained above. The proposed circuit shown in Fig.5 gives
the same functions that have been obtained from the circuit
described in Fig.2 but with very simple implementation. When
the received signal is lower than MOSFET threshold voltage,
M5 is ON and M6 is OFF, the capacitor Cout is then charged
by a constant current Ic . Therefore, the voltage across Cout is
increased until the received signal is higher than the threshold
voltage. The current Ic is provided by the resistor Rc and
the current mirrors M1 through M4 . In the opposite case,
(when M5 is OFF and M6 is ON) Cout is discharged. M6
is designed to has the lowest Drain-Source on-resistance in
order to provide fast discharging. The dimensions of the
used transistors are given in Fig.5. Fig.6 shows the transient
simulation for the proposed circuit. As shown in the figure,
the ramps are obtained when the received signal is zero,
unlike the conventional demodulator output. Since each pulse
width is converted into a proportional ramp amplitude, the
functionality of our proposed QCWM method is approved.
Moreover, during each negative and positive half cycle, there is
respectively a small charging and discharging current through
Cout . As a result, the output signal contains some ripples.
However, as ripples does not exceed the lowest amplitude of
the ramps (as in our case), a data decision can be made without
error.
The proposed front-end QCWM demodulator achieves an
ultra-low power consumption of 1.82 µW which corresponds
to a reduction of 163% compared to the conventional frontend ASK-PW demodulator. In future work, the whole receiver
will be designed so that we can simulate the BER and data
Fig. 6. Waveforms of the proposed front-end QCWM demodulator
rate.
IV. C ONCLUSION
This study outlines the existing modulation techniques, their
characteristics, challenges and problems. We have seen that
a suitable modulation technique is very important to achieve
high performance system. In this article, we have presented a
Quadrature Carrier Width Modulation technique for low power
consumption, high data-rate and high robustness against bit
error. The main contribution of this paper is the proposal of
a very simple implementation of the front-end demodulation
circuit. The simulation results validate the functionality of
this implementation and show ultra-low power consumption of
1.82 µW. Under this new implementation, the QCWM method
claims to reach as well a low BER and high data rate.
R EFERENCES
[1] F. Asgarian and A. M. Sodagar, Wireless telemetry for implantable
biomedical microsystems. INTECH Open Access Publisher, 2011.
[2] A. Trigui, S. Hached, F. Mounaim, A. Ammari, and M. Sawan, “Inductive
power transfer system with self-calibrated primary resonant frequency,”
Power Electronics, IEEE Transactions on, vol. 30, no. 11, pp. 6078–6087,
Nov 2015.
[3] M. Sawan, Y. Hu, and J. Coulombe, “Wireless smart implants dedicated
to multichannel monitoring and microstimulation,” Circuits and Systems
Magazine, IEEE, vol. 5, no. 1, pp. 21–39, 2005.
[4] F. Mounaı̈m and M. Sawan, “Toward a fully integrated neurostimulator
with inductive power recovery front-end,” Biomedical Circuits and Systems, IEEE Transactions on, vol. 6, no. 4, pp. 309–318, 2012.
[5] G. Simard, M. Sawan, and D. Massicotte, “High-speed oqpsk and
efficient power transfer through inductive link for biomedical implants,”
Biomedical Circuits and Systems, IEEE Transactions on, vol. 4, no. 3,
pp. 192–200, 2010.
[6] S. Mirbozorgi, G. Nabovati, and M. Maymandi-Nejad, “Duty cycle shift
keying data transfer technique for bio-implantable devices,” in Circuits
and Systems (ISCAS), 2011 IEEE International Symposium on, May 2011,
pp. 917–920.
[7] A. Yakovlev, S. Kim, and A. Poon, “Implantable biomedical devices:
Wireless powering and communication,” Communications Magazine,
IEEE, vol. 50, no. 4, pp. 152–159, 2012.
[8] A. Al-Kalbani, M. Yuce, and J.-M. Redoute, “Design methodology for
maximum power transmission, optimal ber-snr and data rate in biomedical
implants,” Communications Letters, IEEE, vol. 17, no. 10, pp. 1897–1900,
October 2013.
[9] M. A. Hannan, S. Mutashar, S. A. Samad, and A. Hussain, “Energy
harvesting for the implantable biomedical devices: issues and challenges,”
Biomed. Eng. Online, vol. 13, 2014.
Un filtre préliminaire passe-bande 0.4-60Hz réalisé
avec une configuration OTA-C 1.8V, CMOS 180nm
Nathan YAPI, Département du génie biomédical
École Polytechnique de Montréal
Montréal, Canada
[email protected]
Abstract— Dans cet article, on va présenter un circuit
permettant de mesurer des signaux biologiques de faible
amplitude et fortement bruités. L’objectif de cet article est de
filtrer les signaux obtenus tout en minimisant le bruit issu des
lignes de courant (60 Hz). Dans certains cas, les signaux
récupérés sont aussi bruités par les tissus environnants et ont
donc aussi un bruit DC (< 0.1 Hz). Des filtres passe-bande et
passe-bas ont été conçus à partir du modelé du filtre gm-C ou
OTA-C afin de filtrer spécifiquement ces fréquences. Les filtres
gm-C utilisent un OTA à faible transconductance comme blocs
de construction. Ainsi permettant l’utilisation de plus faible
capacité pour le design des filtres et aussi d’atteindre une très
faible consommation d’énergie. La consommation d’énergie avec
une source de tension de 1.8V des filtres passe-bande et passe-bas
est de 56.8 µW et 20.7µW respectivement.
I. INTRODUCTION
L’avancée des technologies et surtout des circuits intégrés (IC)
permet maintenant la réalisation de capteurs portatifs pour la
mesure de signaux biologiques. Toutefois, ces circuits sont de
très faibles amplitudes et sont fortement bruités. Le bruit
observé est composé d’une composante DC élevé et du bruit
issu des lignes de courants a 60Hz (ou 50 Hz dans des pays
comme l’Inde). Les signaux d’électroencéphalogramme
(EEG), d’électrocardiogramme (ECG), électro-occulographe
(EOG) sont tous des signaux de très faibles fréquences et de
faible amplitude [1] [7] [8].
Le design de circuit pour de cet ordre de grandeur de
fréquences nécessite habituellement de très grandes
résistances et capacités ce qui occupe une grande surface sur
des circuits intégrés et les rend difficiles à fabriquer. Par
ailleurs, des circuits de très faible amplitude sont beaucoup
plus susceptibles à des sources extérieures de bruit provenant
de l’alimentation, de l’électrode, du mouvement du patient.
Il faut aussi considérer la quantité d’énergie dissipée par le
circuit afin de la minimiser. Ceci permet de réduire les
blessures aux tissus environnants surtout dans le cas de
capteur implantable. La faible consommation d’énergie
permet d’utiliser de plus petite batterie et prolonge la durée de
vie de celle-ci.
L’enjeu le plus important dans l’acquisition de ces signaux est
le bruit de 60 Hz qui est issu de l’interférence des lignes de
courant. Une fois l’acquisition fait les signaux passe par un
filtre passe-bas ou passe-bande afin de supprimer le bruit
accumulé lors de l'acquisition. Toutefois, l’implémentation de
ces filtres traditionnelle utilise des résistances et capacité de
très grande valeur est sont susceptibles aux erreurs
d’incertitude sur les résistances utiliser ce qui peut affecter
énormément la précision des fréquences de coupure. Une
méthode pour pallier ce problème est d’utiliser un
amplificateur opérationnel à transconductance (OTA) comme
unité de construction. Les OTA ont une très faible
transconductance ce qui permet d'utilisation de faibles
capacités rendant le filtre implantable sur circuit intégré.
Cet article présente une approche pour l’acquisition de
signaux biologiques à travers un OTA basé sur la technique de
« current cancellation » [2] en utilisant la technologie CMOS
180nm. La transconductance de l’OTA proposé varie en
fonction des dimensions des transistors est du courant Ibias
fournie. Afin de rejeter des fréquences spécifiques (0.4Hz et
60Hz) le circuit utilise un filtre passe-bande ou passe-bas
construit à partir de cette OTA.
Le papier suivant est organisé comme ceci : la section II
présente les spécifications de l’OTA dans la technologie
180nm. La section III présente les caractéristiques des filtres
passe-bande et passe-bas. La section IV présente les
performances des filtres simulés sur Cadence. La section V
conclut le papier.
II. AMPLIFICATEUR OPÉRATIONNEL À TRANSCONDUCTANCES
Fig.1 - Symbol électrique Cadences de l’amplificateur
opérationnel à transconductance (OTA).
Un amplificateur opérationnel à transconductances (OTA) de
la Fig. 1[3] est un amplificateur à une entrée différentiel et une
sortie. L’OTA fournit un courant de sortie en fonction de la
différence de potentiel à l’entrer. Un courant Ibias est donné à
l’OTA afin de contrôler ça transconductances (gm).
Iout = (V1 – V2)gm
(1)
Où V1 et V2 correspond aux tensions d’entrer de l’OTA, et
Iout correspond a sont courant de sortie. Les amplificateurs
opérationnels a transconductance sont similaire a des
amplificateurs opérationnels (Opamp) dans le sens qu’il
amplifie l’entrer différentiel. Cependant, ils fournissent un
courant de sortie et ne nécessitent pas habituellement une
boucle de rétroaction [4].
L'OTA d’intérêt vas être utilisé dans l’acquisition de signaux
biologiques comme circuit d’entrer afin de filtrer les
fréquences d’intérêt et doit donc avoir une faible
consommation d’énergie et une faible transconductance. Pour
obtenir de telles spéciations l’OTA construit est basé sur les
techniques de « current cancelation » visible dans la Fig. 2.
partiellement due aux faibles courants qui circule dans chacun
de ces transistors.
La transconductance totale de l’OTA de la Fig. 2. est donné
par la formule suivante :
(2)
Où N est le ratio de la transconductance des MOSFET MN et
M1 soit :
(3)
Ainsi, pour la transconductance gm soit très faible il faut que
N tend vers un.
L’OTA utilisant la technique de « current cancelation » a été
introduit dans la technologie CMOS par Josée Silva-Martinez
et Jorge Salcedo-Suner [5], puis évalué en 0.35µm [6] et
ensuite en 22nm [3]. Ce papier évalue les performances de
cette OTA dans la technologie 0.180 µm pour des applications
de filtrage divers.
III. DESIGN DU FILTRE PASSE-BANDE ET PASSE-BAS
Un filtre passe-bande est un filtre analogue continu qui ne
laissent passer qu’une bande ou intervalle de fréquences
comprît entre la fréquence coupure basse et la fréquence de
coupure haute du filtre. La fréquence de coupure est définie
comme une chute de 3dB sur le diagramme de Bode (gain en
fonction de la fréquence). Une application typique du filtre est
lorsqu’un bruit s’ajoute aux signaux biologiques d’intérêt, soit
à travers le placement des électrodes ou le bruit de 60 Hz issus
des lignes de courants. Ces bruits peuvent être amplitude
significative et donc empêcher l’acquisition des signaux désirer
d’où l’intérêt d’employer de tels filtres pour éliminer ces
fréquences parasites du signal.
Fig. 2. – Configuration CMOS de l’amplificateur opérationnel
a transconductance employant la technique de « current
cancellation » [3]
Dans cette technique, le courant de drain des MOSFET M1 et
MN s’annule partiellement entre eux. Tous les MOSFET de
l’OTA opèrent dans la région subthreshold ce qui minimise
leur transconductance [2]. En effet, dans cette configuration,
un faible courant fuit du drain vers la source même si VGS est
inférieur à Vth. L’OTA de la Fig. 2. avec tous ces MOSFET
qui opère dans la région de subtreshold atteint une très faible
transconductance et créer donc faible consommation d’énergie
La configuration OTA-C (connu sous le nom de gm-C) est
utilisée souvent pour le design de filtre pour des signaux de
basses fréquences. En effet, il permet l’utilisation de très
faibles capacités grâce à la faible transconductance gm des
OTA utilisés.
En conservant la transconductance de l’OTA dans l’ordre des
nA/V on peut atteindre de très faibles niveaux de
consommation d’énergie et donc avoir une plus longue durée
de vie du dispositif ce qui le rend plus facilement portable ou
implantable dans le corps humain.
Le filtre gm-C de la Fig. 3 (passe-bande ou passe-bas) utilisant
l’OTA de la Fig. 2 est composé d’un intégrateur différentiel
(les 3 OTA du haut) et les 2 restants sont utiliser comme
résistance terminale.
Fig. 3. – Configuration OTA-C des amplificateurs opérationnels à transconductances utilisées pour réaliser les filtres passebande et passe-bas [3]
La fonction de transfert de l’amplificateur opérationnel à
transconductance est donnée par l’équation (4) [3]. Le filtre
résultant dépend donc du choix des 4 capacités (C1, C3, C2,
CL2) et de la transconductance (gm) des OTA utiliser dans
son design. Ainsi, l’allure finale du filtre dépend aussi du
dimensionnement des MOSFET (MN et M1) utilisé dans la
conception de l’OTA.
Après analyse de la fonction de transfert on réalise que pour
une valeur de transconductance fixe on peut simplifier
l’équation en rendant les capacités C1 = C3 et C2 = CL2. Donc,
pour faire varier la position des pôles et zéro de la fonction
de transfert il faut jouer sur les valeurs des 2 capacités
restantes soit C1 et C2.
Les entrer terminale on de très grandes résistances et toutes
les composantes a l’exception de la capacité C2 sont mise à
la masse. En plus, la conception du filtre est faite sans
résistance ce qui rend sont implémentation immuniser aux
erreurs d’incertitude des résistances.
Le tableau I, illustre les ratios de transistor utilisé dans ce
papier pour réaliser 2 types de filtres distincts qui coupe tous
deux le bruit de 60 Hz.
TABLEAU I
RATIO DES TRANSISTORS MOSFET UTILISÉ DANS LA
RÉALISATION DES FILTRES PASSE-BANDE ET PASSE-BAS
Type de filtre
MN (W/L)
M1 (W/L)
M2 (W/L)
Passe-bande
500n/20u
400n/20u
1u/20u
Passe-bas
7.74u/6.5u
7.4u/6.5u
32.32u/6.5u
IV. RÉSULTAS DES SIMULATIONS
Les performances de l’OTA et du filtre préliminaire (gm-C)
ont été évaluées en utilisant Cadence. Dans le cadre des
simulations, la valeur de VSS et VDD est 0V et 1.8V
respectivement. Pour simuler des acquisitions biologiques
les tests ont été faits avec une valeur de Vi trés faible : 3±2
mV. Selon le type de filtre réalisé, les valeurs des
dimensions des transistors étaient les mêmes que celle du
tableau I. Le courant Ibias varie selon le type de filtre soit
2.3 µA pour le filtre passe-bas et 10 µA pour le filtre passebande. La transconductance résultante des OTA calculés
selon la formule (3) est de 150 nA/V pour le filtre passe-bas
et de 132 nA/V pour le filtre passe-bande.
TABLEAU II
VALEURS DES CAPACITÉS UTILISER POUR RÉALISER LES
FILTRES PASSE-BANDE ET PASSE-BAS
Capacité
Filtre passe-bande
(0.4Hz – 60 Hz)
Filtre passe-bas
(60Hz)
C1=C3
3 nF
600 pF
C2 = CL2
200 nF
500 fF
Les capacités nécessaires à la réalisation du filtre coupebande (0.4 Hz a 60 Hz) sont illustrées dans le tableau II. Le
diagramme de gain du filtre est visibles dans la Fig. 4.Une
atténuation d’environs 20dB/décade est atteinte de part et
d’autre des fréquences de coupure. La gamme de fréquences
acceptée par le filtre est atténuée de -18 dB et la
consommation d’énergie estimée du circuit est de 56.8 µW.
Dans le cas de ce filtre, tant que C2 > C1, faire varier la
valeur de la capacité C1 et C2 déplace les fréquences de
coupure haute et basse respectivement.
transconductance variable et peut donc atteindre de très
faible valeur de consommation d’énergie. La conception de
deux filtres passe-bande et passe-bas, capable d’éliminer
spécifiquement le bruit de 60Hz, a été réalisée à partir du
filtre gm-C en modifiant les valeurs des éléments actifs qui
le composent (capacité). La réponse des filtres pour les
fréquences d’intérêt a un gain élevé par rapport aux
applications antérieures de ce design (env. -20dB) [3].
VI. RÉFÉRENCES
[1] Haixi Li, Jinyong Zhang, and Lei Wang. A fully
integrated continuoustime 50-hz notch filter with center
frequency tunability. In Engineering in Medicine and
Biology Society, EMBC, 2011 Annual International
Conference of the IEEE, pages 3558–3562. IEEE, 2011.
Fig. 4 – Diagramme Gain du filtre passe-bande réaliser avec
l’OTA-C.
Pour le filtre passe-bas (60 Hz), les capacités utilisent sont
aussi illustré dans le tableau II. Les diagrammes de gain de
ce filtre est visible à la Fig. 5. L’atténuation atteinte après 60
Hz est de -40dB/décade dans le cadre de ce filtre et les
fréquences acceptés ont un gain de -28dB. La consommation
d’énergie approximative du filtre est de 20.7µW et pour faire
varier la fréquence de coupure il faut modifier la valeur de la
capacité C2.
[2] Haixi Li, Jinyong Zhang, and Lei Wang. A 120pw 50hz
notch filter for low-frequency physiological acquisition. In
Bioelectronics
and
Bioinformatics
(ISBB),
2011
International Symposium on, pages 49–52. IEEE, 2011.
[3] Rishika Sinha, Sourabh Khot, Mohd. Samar Ansar. A
22nm ±0.95V CMOS OTA–C front-end with 50/60 Hz
Notch for Biomedical Signal Acquisition. In Power and
Advanced Control Engineering (ICPACE), 2015
International Conference on , page 295 – 299,IEEE , 2015.
[4] Chaodong Ling, Pizhou Ye, Rong Liu, and Jiaxian
Wang. A low-pass power notch filter based on an otac
structure for electroencephalogram.In Intelligent Signal
Processing and Communication Systems, 2007. ISPACS
2007. International Symposium on, pages 451–453. IEEE,
2007.
[5] Josée Silva-Martinez and Jorge Salcedo-Su˜ner. Ic
voltage to current transducers with very small
transconductance. Analog Integrated Circuits andSignal
Processing, 13(3):285–293, 1997.
[6] Yan Li, Carmen CY Poon, and Yuan-Ting Zhang.
Analog integrated circuits design for processing
physiological signals. Biomedical Engineering,IEEE
Reviews in, 3:93–105, 2010.
Fig. 5 – Diagramme Gain du filtre passe-bas réaliser avec
l’OTA-C.
V. CONCLUSION
En conclusion, cet article présente quelques filtres
préliminaires pour l’acquisition de signaux biologiques. Le
design de l’OTA dans la technologie 180nm a une
[7] James C. Huhta and John G. Webster, “60-Hz
Interference in Electrocardiography,” IEEE Trans.
Biomed.ENG., VOL.BME-20 NO.2, pp. 91-101, March
1973.
[8] Krishnaswamy Nagaraj, “Switched-capacitor circuit with
large time constant”, US patent 4 894 620, Jan 16, 1990.